CN109192738B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN109192738B
CN109192738B CN201811056797.1A CN201811056797A CN109192738B CN 109192738 B CN109192738 B CN 109192738B CN 201811056797 A CN201811056797 A CN 201811056797A CN 109192738 B CN109192738 B CN 109192738B
Authority
CN
China
Prior art keywords
pads
circuit board
transmission
electrically connected
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811056797.1A
Other languages
English (en)
Other versions
CN109192738A (zh
Inventor
王志豪
黄柏辅
蒋尚霖
叶财记
陈志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN109192738A publication Critical patent/CN109192738A/zh
Application granted granted Critical
Publication of CN109192738B publication Critical patent/CN109192738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H01L2224/09132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种电子装置包括基板、多条第一信号线、多个像素结构、多个第一接垫、多个传输接垫、第一组合型电路板及传输电路板。多个第一接垫电性连接至部分的多条第一信号线。多个传输接垫电性连接至部分的多条第一信号线。第一组合型电路板设置于基板的相对的第一侧边与第二侧边之间。传输电路板设置于第一组合型电路板与基板的第二侧边之间。第一组合型电路板电性连接至少部分的多个第一接垫，且两相邻的第一接垫之间具有第一间距。多个传输接垫电性连接传输电路板，且两相邻的传输接垫之间具有传输接垫间距。传输接垫间距大于第一间距。

Description

电子装置
技术领域
本发明涉及一种电子装置，且特别是一种包括电路板的电子装置。
背景技术
在既有平面显示器的高对比、高亮度、高色彩饱和度及广视角的基础下，超高分辨率(Ultra High Definition，UHD)的平面显示器快速崛起。在平面显示器的画质需提升至超高分辨率的前提下，位于平面显示器周边且用以连接电路板的接垫数量势必增加，而使得相邻两接垫的间距变小。当相邻两接垫的间距过小，而超出目前生产机台的工艺能力时，电路板与平面显示器的接垫的接合良率大幅下降。因此，在追求超高分辨率的同时，如何提升平面显示面板的接合良率是各厂所亟欲解决的课题。
发明内容
本发明提供一种电子装置，接合良率高。
本发明的电子装置，包括基板、多条第一信号线、多个像素结构、多个第一接垫、多个传输接垫、第一组合型电路板及传输电路板。基板具有相对的第一侧边与第二侧边。多条第一信号线沿着第一方向排列于基板的第一侧边与第二侧边之间，且沿着第二方向延伸设置。像素结构电性连接至第一信号线。第一接垫设置于基板上，电性连接至部分的多条第一信号线。传输接垫设置于基板上，电性连接至部分的多条第一信号线。第一组合型电路板设置于基板的第一侧边与基板的第二侧边之间。传输电路板设置于第一组合型电路板与基板的第二侧边之间。第一组合型电路板电性连接至少部分的多条第一接垫，且在第一方向上，两相邻的第一接垫之间具有第一间距。传输电路板电性连接于传输接垫。在第一方向上，两相邻的传输接垫之间具有传输接垫间距，且传输接垫间距大于第一间距。
在本发明的一实施例中，上述的电子装置还包括多个第二接垫，设置于基板上，且位于多个第一接垫与基板的第一侧边之间。第一组合型电路板电性连接至少部分的多个第二接垫。在第一方向上，两相邻的第二接垫之间具有第二间距，而第二间距大于第一间距。
在本发明的一实施例中，上述的电子装置的多个第二接垫的其中之一在第一方向上的宽度大于多个第一接垫的其中之一在第一方向上的宽度。
在本发明的一实施例中，上述的电子装置还包括多条第二信号线及第一驱动电路。第二信号线设置于基板上，电性连接至像素结构，且沿着第一方向延伸设置。第一驱动电路设置在基板上的第一侧边旁，且电性连接于多条第二信号线。电性连接至第一组合型电路板的第二接垫电性连接至第一驱动电路。
在本发明的一实施例中，上述的电子装置还包括多个第三接垫，设置于基板上，且位于第一接垫与基板的第二侧边之间。第一组合型电路板接合于至少部分的多个第三接垫。
在本发明的一实施例中，上述的电子装置的第三接垫结构上未与多条第一信号线连接。两相邻的第三接垫之间具有第三间距，而第三间距大于第一间距。
在本发明的一实施例中，上述的电子装置的第三接垫具有浮置电位、接地电位或其组合。
在本发明的一实施例中，上述的电子装置还包括第二组合型电路板、多个第四接垫、多个第五接垫以及第二驱动电路。第二组合型电路板设置于传输电路板与基板的第二侧边之间。多个第一接垫包括第一组第一接垫与第二组第一接垫。第一组第一接垫电性连接第一组合型电路板，而第二组第一接垫电性连接第二组合型电路板。多个第四接垫设置于第二组第一接垫与传输接垫之间。第四接垫接合于第二组合型电路板。多个第五接垫设置于第二组第一接垫与基板的第二侧边之间。第五接垫电性连接第二组合型电路板。第二驱动电路设置在基板上的第二侧边旁，且电性连接于多条第二信号线。电性连接至第二组合型电路板的第五接垫电性连接至第二驱动电路。
在本发明的一实施例中，上述的电子装置的多个第四接垫结构上未与多条第一信号线连接。在第一方向上，两相邻的第四接垫之间具有第四间距，而第四间距大于第一间距。在第一方向上，两相邻的第五接垫之间具有第五间距，而第五间距大于第一间距。
在本发明的一实施例中，上述的电子装置的多个第四接垫具有浮置电位、接地电位或其组合。
在本发明的一实施例中，上述的电子装置的传输电路板包括设置于第一组合型电路板与第二组合型电路板之间的第一传输电路板与第二传输电路板。电子装置还包括第三组合型电路板及多个第六接垫。第三组合型电路板设置于第一传输电路板与第二传输电路板之间。多个第一接垫还包括第三组第一接垫，与第三组合型电路板电性连接。第六接垫设置于第三组第一接垫与传输接垫之间，且接合于第三组合型电路板。
在本发明的一实施例中，上述的电子装置的第六接垫结构上未与多条第一信号线连接。
在本发明的一实施例中，上述的电子装置的两相邻的第六接垫之间在第一方向上具有第六间距，而第六间距大于第一间距。
在本发明的一实施例中，上述的电子装置的传输电路板包括设置于第一组合型电路板与基板的第二侧边之间的第一子传输电路板与第二子传输电路板。电子装置还包括第三组合型电路板及多个第六接垫。第三组合型电路板设置于第一子传输电路板与第二子传输电路板之间。多个第一接垫包括第一组第一接垫与第三组第一接垫。第一组第一接垫电性连接于第一组合型电路板，而第三组第一接垫电性连接于第三组合型电路板。多个第六接垫设置于第三组第一接垫与传输接垫之间，且接合于第三组合型电路板。
在本发明的一实施例中，上述的电子装置的第六接垫结构上未与多条第一信号线连接。
基于上述，在本发明的一实施例的电子装置中，由于传输接垫间距大于第一间距，因此，传输电路板易接合至传输接垫，而电子装置的接合良率高。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1为本发明一实施例的电子装置的正视示意图。
图2为本发明一实施例的电子装置的区域I的放大示意图。
图3为本发明一实施例的电子装置的区域II的放大示意图。
图4为本发明一实施例的电子装置的区域III的放大示意图。
图5为本发明一实施例的电子装置的区域IV的放大示意图。
图6为本发明一实施例的电子装置的剖面示意图。
图7为本发明一实施例的电子装置的剖面示意图。
图8为本发明另一实施例的电子装置的正视示意图。
附图标记说明：
10、10A：电子装置
11：基板
11a：第一侧边
11b：第二侧边
11c：第三侧边
11d、11e、11f：范围
13：绝缘层
13a、13b：开口
14a、14b、15a、15b：导电图案
31、41：软性基板
32、42：线路层
33、43：驱动芯片
34、44：防焊层
35、45：输出引脚
36、46：输出走线
37、47：输入引脚
38、48：输入走线
100：导电接垫
110：第一接垫
111：第一组第一接垫
112：第二组第一接垫
113：第三组第一接垫
114：第四组第一接垫
120：第二接垫
130：第三接垫
140：第四接垫
150：第五接垫
160：第六接垫
170：第七接垫
200：传输接垫
310：第一组合型电路板
320：第二组合型电路板
330：第三组合型电路板
340：第四组合型电路板
400：传输电路板
410：第一子传输电路板
420：第二子传输电路板
AR：像素阵列基板
ACF1、ACF2：异方性导电胶
D：漏极
D1：第一方向
D2：第二方向
G：栅极
GDC1：第一驱动电路
GDC2：第二驱动电路
PX：像素结构
PE：像素电极
S：源极
S1：第一间距
S2：第二间距
S3：第三间距
S4：第四间距
S5：第五间距
S6：第六间距
S200：传输接垫间距
SL1：第一信号线
SL2：第二信号线
T：主动元件
W1～W6、W200：宽度
A-A’、B-B’：剖线
I、II、III、IV：区域
具体实施方式
图1为本发明一实施例的电子装置的正视示意图。图2为本发明一实施例的电子装置的区域I的放大示意图。图3为本发明一实施例的电子装置的区域II的放大示意图。图4为本发明一实施例的电子装置的区域III的放大示意图。图5为本发明一实施例的电子装置的区域IV的放大示意图。图6为本发明的一实施例的电子装置的剖面示意图。特别是，图6对应于图2的剖线A-A’。图7为本发明的一实施例的电子装置的剖面示意图。特别是，图7可对应于图3的剖线B-B’。为清楚呈现起见，图1至图5省略异方性导电胶ACF1、ACF2的示出。
请参照图1，电子装置10包括像素阵列基板AR。在本实施例中，像素阵列基板AR包括基板11、多条第一信号线SL1、多条第二信号线SL2及多个像素结构PX。基板11具有相对的第一侧边11a与第二侧边11b。多条第一信号线SL1设置于基板11上，且沿第一方向D1排列于第一侧边11a与第二侧边11b之间。多条第二信号线SL2设置于基板11上，且沿第二方向D2排列。在本实施例中，第一信号线SL1沿第二方向D2延伸设置，第二信号线SL2沿第一方向D1延伸设置，第一方向D1与第二方向D2交错。举例而言，在本实施例中，多条第一信号线SL1例如是数据线(data line)，多条第二信号线SL2例如是扫描线(scan lines)，且第一方向D1可垂直于第二方向D2，但本发明不以此为限。
在本实施例中，像素结构PX可包括主动元件T及像素电极PE。主动元件T例如是薄膜晶体管，具有源极S、漏极D与栅极G。主动元件T的源极S电性连接至对应的第一信号线SL1。主动元件T的栅极G电性连接至对应的第二信号线SL2。主动元件T的漏极D电性连接至对应的像素电极PE。基于导电性的考量，栅极G、源极S、漏极D、第一信号线SL1及第二信号线SL2的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，栅极G、源极S、漏极D、第一信号线SL1及第二信号线SL2也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。在本实施例中，像素电极PE可以选择性地是穿透式电极，而穿透式电极的材质包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、或其它合适的氧化物、或者是上述至少两者的堆叠层。然而，本发明不限于此，根据其它实施例，像素电极PE也可以是反射式电极、或反射式电极与穿透式电极的组合。
请参照图1，像素阵列基板AR还包括设置于基板11上的多个导电接垫100及多个传输接垫200。举例而言，在本实施例中，多个导电接垫100及多个传输接垫200可沿着第一方向D1排列于基板11的第一侧边11a与第二侧边11b之间。亦即，基板11具有连接于第一侧边11a与第二侧边11b之间的第三侧边11c，而多个导电接垫100及多个传输接垫200可沿着第三侧边11c排列，但本发明不以此为限。
在本实施例中，电子装置10包括彼此分离的多个组合型电路板300。多个组合型电路板300与多个导电接垫100接合。请参照图1、图2及图6，在本实施例中，组合型电路板300包括软性基板31以及设置于软性基板31上的线路层32。亦即，组合型电路板300为软性电路板(flexible printed circuit board)。在本实施例中，组合型电路板300可以选择性地包括电性连接至线路层32的驱动芯片33。举例而言，在本实施例中，驱动芯片33可利用覆晶接合技术电性连接至线路层32，而组合型电路板300可以是覆晶薄膜封装(chip on film)。然而，但本发明不以此为限，在其它实施例中，驱动芯片33也可利用其它技术电性连接至线路层32，而组合型电路板300也可以是其它种类的封装；举例而言，于另一实施例中，驱动芯片33也可利用卷带式接合(Tape Automated Bonding，TAB)技术电性连接至线路层32，而组合型电路板300也可以是卷带式封装(Tape Carrier Package，TCP)。需说明的是，本发明并不限制组合型电路板300一定要包括驱动芯片，根据其它实施例，组合型电路板300也可以是不具驱动芯片的软性电路板。
请参照图2及图6，举例而言，在本实施例中，线路层32具有多个输出引脚(lead)35、多个输入引脚37、多条输出走线36及多条输入走线38。多个输出引脚35及多个输入引脚37分别位于驱动芯片33的相对两侧。多条输出走线36电性连接于至少一驱动芯片33与多个输出引脚35之间。多个输出引脚35用以接合至像素阵列基板AR的多个导电接垫100。多条输入走线38电性连接于至少一驱动芯片33与多个输入引脚37之间。多个输入引脚37可用以接合至印刷电路板(未示出)。在本实施例中，组合型电路板300还包括防焊层34，覆盖多条输出走线36及多条输入走线38，而暴露出驱动芯片33、多个输出引脚35及多个输入引脚37。
请参照图6，在本实施例中，导电接垫100可选择性地包括形成于不同膜层的多个导电图案14a、15a。举例而言，在本实施例中，导电图案14a可与第一信号线SL1形成于同一膜层，而导电图案与15a可与像素电极PE可形成于同一膜层。导电图案14a、15a彼此电性连接。具体而言，像素阵列基板AR还包括设置于导电图案14a与导电图案15a之间的绝缘层13(示出于图6)，导电图案15a可通过绝缘层13的开口13a电性连接至导电图案14a。然而，本发明不以此为限，在另一实施例中，导电接垫100的多个导电图案14a、15a也可分别形成于其它膜层；在又一实施例中，导电接垫100也可由单一个导电图案所构成。
在本实施例中，电子装置10还包括多个异方性导电胶ACF1(示出于图6)。多个组合型电路板300的多个输出引脚35可通过多个异方性导电胶ACF1电性连接至像素阵列基板AR的多个导电接垫100。举例而言，在本实施例中，多个异方性导电胶ACF1可与导电接垫100的导电图案15a直接接触，但本发明不以此为限。
请参照图1、图3及图7，电子装置10还包括传输电路板400。传输电路板400与多个组合型电路板300彼此分离。传输电路板400与多个传输接垫200接合。在本实施例中，传输电路板400包括软性基板41以及设置于软性基板41上的线路层42。亦即，传输电路板400为软性电路板(flexible printed circuit board)。在本实施例中，传输电路板400可以选择性地包括电性连接至线路层42的驱动芯片43。举例而言，在本实施例中，驱动芯片43可利用覆晶接合技术电性连接至线路层42，而传输电路板400可以是覆晶薄膜封装(chip onfilm)。然而，但本发明不以此为限，在其它实施例中，驱动芯片43也可利用其它技术电性连接至线路层42，而传输电路板400也可以是其它种类的封装；举例而言，于另一实施例中，驱动芯片43也可利用卷带式接合(Tape Automated Bonding，TAB)技术电性连接至线路层42，而传输电路板400也可以是卷带式封装(Tape Carrier Package，TCP)。需说明的是，本发明并不限制传输电路板400一定要包括驱动芯片，根据其它实施例，传输电路板400也可以是不具驱动芯片的软性电路板。
请参照图3及图7，举例而言，在本实施例中，线路层42具有多个输出引脚(lead)45、多个输入引脚47、多条输出走线46及多条输入走线48。多个输出引脚45及多个输入引脚47分别位于驱动芯片43的相对两侧。多条输出走线46电性连接于至少一驱动芯片43与多个输出引脚45之间。多个输出引脚45用以接合至像素阵列基板AR的多个传输接垫200。多条输入走线48电性连接于至少一驱动芯片43与多个输入引脚47之间。多个输入引脚47可用以接合至印刷电路板(未示出)。在本实施例中，传输电路板400还包括防焊层44，覆盖多条输出走线46及多条输入走线48，而暴露出驱动芯片43、多个输出引脚45及多个输入引脚47。
在本实施例中，传输接垫200可选择性地包括形成于不同膜层的多个导电图案14b、15b。举例而言，在本实施例中，导电图案14b可与第一信号线SL1形成于同一膜层，而导电图案与15b可与像素电极PE可形成于同一膜层。导电图案14b、15b彼此电性连接。具体而言，像素阵列基板AR还包括设置于导电图案14b与导电图案15b之间的绝缘层13(示出于图7)，导电图案15b可通过绝缘层13的开口13b电性连接至导电图案14b。然而，本发明不以此为限，在另一实施例中，传输接垫200的多个导电图案14b、15b可形成于其它膜层；在又一实施例中，传输接垫200也可由单一个导电图案所构成。
在本实施例中，电子装置10还包括多个异方性导电胶ACF2(示出于图7)。传输电路板400的多个输出引脚45可通过异方性导电胶ACF2电性连接至传输接垫200。举例而言，在本实施例中，异方性导电胶ACF2可与传输接垫200的导电图案15b直接接触，但本发明不以此为限。
请参照图1、图2及图3，在本实施例中，组合型电路板300的外形与传输电路板400的外形可选择性不同，以利机台或工作人员辨识，进而将组合型电路板300接合至对应的导电接垫100，将传输电路板400接合至对应的传输接垫200。然而，本发明不以此为限，在其他实施例中，组合型电路板300的外形与传输电路板400的外形也可以相同。
请参照图1及图2，在本实施例中，多个导电接垫100包括电性连接至部分的多条第一信号线SL的多个第一接垫110。多个组合型电路板300包括第一组合型电路板310，设置于基板11的第一侧边11a与基板11的第二侧边11b之间。第一组合型电路310板电性连接至少部分的多个第一接垫110(例如：第一组第一接垫111)。请参照图1及图3，传输电路板400电性连接至多个传输接垫200。传输电路板400包括第一子传输电路板410，设置于第一组合型电路板310与基板11的第二侧边11b之间。请参照图1、图2及图3，电性连接至第一组合型电路板310的多个第一接垫110的相邻两第一接垫110在第一方向D1上具有第一间距S1，电性连接至第一子传输电路板410的多个传输接垫200的相邻两传输接垫200在第一方向D1上具有传输间距S200，而传输间距S200大于第一间距S1。
在本实施例中，任两相邻的传输接垫200之间具有多个传输接垫间距S200，所述多个传输接垫间距S200实质上相同。亦即，在本实施例中，多个传输接垫200是以相同的间距(即传输接垫间距S200)排列，但本发明不限于此。在一实施例中，任两相邻的第一接垫110的多个第一间距S1可具有一最大值，任两相邻的传输接垫200的多个传输接垫间距S200可具有一最大值，且所述多个第一间距S1的最大值大于所述多个传输接垫间距200S的最大值。在一实施例中，任两相邻的第一接垫110的多个第一间距S1可具有一平均值，任两相邻的传输接垫200的多个传输接垫间距S200可具有一平均值，且所述多个第一间距S1的平均值大于所述多个传输接垫间距200S的平均值。此外，在本实施例中，传输接垫200在第一方向D1上具有宽度W200，第一接垫110在第一方向D1上具有宽度W1，而传输接垫200的宽度W200可大于第一接垫110的宽度W1，但本发明不以此为限。
请参照图1及图2，在本实施例中，导电接垫100还包括多个第二接垫120，设置于多个第一接垫110与基板11的第一侧边11a之间。第一组合型电路板310更电性连接于至少部分的多个第二接垫120。在第一方向D1上，多个第二接垫120的两相邻第二接垫120之间具有第二间距S2，而第二间距S2大于第一间距S1。此外，多个第二接垫120的其中之一在第一方向D1上的宽度W2大于多个第一接垫110的其中之一在第一方向D1上的宽度W1，但本发明不以此为限。
请参照图1，在本实施例中，像素阵列基板AR还包括第一驱动电路GDC1，第一驱动电路GDC1例如是整合型栅极驱动电路(gate driver on array)。亦即，在本实施例中，第一驱动电路GDC1的主动元件(未示出)是与像素结构PX的主动元件T一起制作的。第一驱动电路GDC1设置于基板11上的第一侧边11a旁，且与至少部分的多条第二信号线SL2电性连接。电性连接至第一组合型电路板310的多个第二接垫120电性连接至第一驱动电路GDC1。
请参照图1及图2，在本实施例中，多个导电接垫100还包括多个第三接垫130，位于多个第一接垫110与基板11的第二侧边11b之间。第一组合型电路板310接合于至少部分的多个第三接垫130。多个第三接垫130的两相邻第三接垫130之间具有第三间距S3，而第三间距S3可大于第一间距S1。在本实施例中，第二间距S2实质上可等于第三间距S3，但本发明不以此为限。此外，多个第三接垫130的其中之一在第一方向D1上的宽度W3大于多个第一接垫110的其中之一在第一方向D1上的宽度W1，但本发明不以此为限。再者，在本实施例中，宽度W2与宽度W3实质上可相等，但本发明不以此为限。
请参照图1，多个第三接垫130结构上未与多条第一信号线SL1连接。亦即，多个第三接垫130为虚设(dummy)接垫。多个第三接垫130可具有浮置电位、接地电位或其组合，但本发明不以此为限。
请参照图1及图4，在本实施例中，多个组合型电路板300还包括第二组合型电路板320，设置于传输电路板400(例如：第一子传输电路板410)与基板11的第二侧边11b之间。多个第一接垫110还包括第二组第一接垫112，电性连接至第二组合型电路板320。第二组合型电路板320与第一组合型电路板310及传输电路板400分离。传输电路板400设置于第一组合型电路板310与第二组合型电路板320之间。在本实施例中，多个导电接垫100还包括多个第四接垫140，设置于第二组第一接垫112与多个传输接垫200之间。多个第四接垫140接合于第二组合型电路板320。在本实施例中，任两相邻的第四接垫140在第一方向D1上具有第四间距S4，第四间距S4可大于第一间距S1，但本发明不以此为限。此外，在本实施例中，每一个第四接垫140在第一方向D1上具有宽度W4，宽度W4可大于宽度W1，但本发明不以此为限。
在本实施例中，多个第四接垫140结构上未与多条第一信号线SL1连接。也就是说，多个第四接垫140为虚设(dummy)接垫。多个第四接垫140可具有浮置电位、接地电位或其组合，但本发明不以此为限。
请参照图1及图4，在本实施例中，多个导电接垫100还包括多个第五接垫150，设置于第二组第一接垫112与基板11的第二侧边11b之间。多个第五接垫150电性连接至第二组合型电路板320。在本实施例中，任两相邻的第五接垫150在第一方向D1上具有第五间距S5，第五间距S5可大于第一间距S1，但本发明不以此为限。在本实施例中，第四间距S4与第五间距S5实质上可相等，但本发明不以此为限。此外，在本实施例中，每一个第五接垫150在第一方向D1上具有宽度W5，宽度W5可大于宽度W1，宽度W4与宽度W5实质上可相等，但本发明不以此为限。在其他实施例中，宽度W4与宽度W5实质上可与宽度W2(标示于图2)或宽度W3(标示于图2)相等，但本发明不以此为限。
请参照图1，在本实施例中，像素阵列基板AR还包括第二驱动电路GDC2。第二驱动电路GDC2例如是整合型栅极驱动电路，亦即，第二驱动电路GDC2的主动元件(未示出)是与像素结构PX的主动元件T一起制作的。第二驱动电路GDC2设置在基板11上的第二侧边11b旁，且与至少部分的多条第二信号线SL2电性连接。电性连接至第二组合型电路板320的多个第五接垫150可电性连接至第二驱动电路GDC2。
请参照图1，传输电路板400包括第一子传输电路板410与第二子传输电路板420，设置于第一组合型电路板310与基板11的第二侧边11b之间。举例而言，在本实施例中，第一子传输电路板410与第二子传输电路板420可设置于第一组合型电路板310与第二组合型电路板320之间，但本发明不以此为限。多个组合型电路板300还包括第三组合型电路板330，设置于第一子传输电路板410与第二子传输电路板420之间。多个第一接垫110还包括第三组第一接垫113，电性连接至第三组合型电路板330。多个导电接垫100还包括多个第六接垫160，设置于第三组第一接垫113与多个传输接垫200之间。多个第六接垫160接合于第三组合型电路板330。请参照图1及图5，在本实施例中，任两相邻的第六接垫160在第一方向D1上具有第六间距S6，第六间距S6可大于第一间距S1，但本发明不以此为限。在本实施例中，每一个第六接垫160在第一方向D1上具有宽度W6，宽度W6可大于宽度W1，宽度W6实质上可与宽度W2或宽度W3相等，但本发明不以此为限。
请参照图1，在本实施例中，多个第六接垫160结构上未与多条第一信号线SL1连接。亦即，第六接垫160为虚设(dummy)接垫。第六接垫160可具有一浮置电位、一接地电位或其组合，但本发明不以此为限。
请参照图1，在本实施例中，多个组合型电路板300还包括第四组合型电路板340，设置于第三组合型电路板330与传输电路板400(例如：第一子传输电路板410)之间。多个第一接垫110还包括第四组第一接垫114，电性连接至第四组合型电路板340。第四组合型电路板340与第一组合型电路板310、第二组合型电路板320、第三组合型电路板330及传输电路板400分离。多个导电接垫100还包括多个第七接垫170，设置于第四组第一接垫114与多个传输接垫200之间。多个第七接垫170接合于第四组合型电路板340。在本实施例中，多个第七接垫170结构上未与多条第一信号线SL1连接。亦即，第七接垫170为虚设(dummy)接垫。第七接垫170可具有一浮置电位、一接地电位或其组合，但本发明不以此为限。
请参照图1，在本实施例中，基板11上的像素阵列基板AR的多个构件(例如：位于第一侧边11a与第二侧边11b之间的多个导电接垫100及多个传输接垫200)可选择性地利用接曝方法形成。举例而言，基板11具有不同的多个范围11d、11e，范围11d与范围11e部分地重叠，而接曝的方法包括下列步骤：首先，提供一曝光源及一掩模，其中曝光源所发出的光线穿过掩模后于基板11上形成的投影面积小于欲形成的构件所占的面积；接着，利用所述掩模于基板11的范围11d内形成多个导电接垫100及多个传输接垫200的至少一膜层(例如：导电图案14a或导电图案15a所属的膜层)；然后，利用前述同一掩模于基板11的范围11e内形成多个导电接垫100及多个传输接垫200的所述至少一膜层，其中范围11d与范围11e部分地重叠的范围11f为重复曝光区域。于多次曝光过程中，在重复曝光区域11f中形成的构件的图案需相同，因此，在本实施例中，对应于多个第一子传输电路板410与第二子传输电路板420的多个传输接垫200之间还具有对应于至少一组合型电路板(例如：第三组合型电路板330及第四组合型电路板340)的导电接垫100(例如：第三组第一接垫113及第四组第一接垫114)。然而，本发明不限于此，根据其它实施例，如不需使用接曝方法形成像素阵列基板AR的构件，多个第一子传输电路板410与第二子传输电路板420之间可不具导电接垫100。
请参照图1，在本实施例中，一部分的多条第二信号线SL2(例如奇数条)与第一驱动电路GDC1电性连接，另一部分的多条第二信号线SL2(例如偶数条)与第二驱动电路GDC2电性连接。也就是说，整合型栅极驱动电路(GOA)设置于基板11的双侧。然而，本发明不限于此。图8为本发明另一实施例的电子装置的正视示意图，如图8所示，整合型栅极驱动电路(GOA)也可设置于基板11的单侧，即设置于基板11的第一侧边11a旁，此时，设置于基板11的第二侧边11b旁的第二组合型电路板320可以省略，以更进一步提升接合良率。此外，在又一实施例中，整合型栅极驱动电路(GOA)设置于基板11的单侧旁(例如：第一侧边11a旁)时，与组合型电路板300接合的导电接垫100可选择性地不包括靠近另一侧(例如：第二侧边11b)的虚设接垫；举例而言，在所述又一实施例中，与第一组合型电路板310接合的导电接垫100可选择性地不包括图8的第三接垫130，与第三组合型电路板330接合的导电接垫100可选择性地不包括图8的位于第三组第一接垫113右侧的第六接垫160。
综上所述，本发明一实施例的电子装置包括电性连接至部分的第一信号线的多个第一接垫、电性连接至部分的第一信号线的多个传输接垫、第一组合型电路板以及传输电路板。第一组合型电路板设置于基板的第一侧边与基板的第二侧边之间。第一组合型电路板电性连接至少部分的多个第一接垫。传输电路板设置于第一组合型电路板与基板的第二侧边之间。传输电路板电性连接至多个传输接垫。在第一方向上，多个第一接垫的两相邻第一接垫之间具有一第一间距，多个传输接垫的两相邻传输接垫之间具有一传输接垫间距，且传输接垫间距大于第一间距。由于传输接垫间距大于第一间距，因此，传输电路板易接合至传输接垫，进而能提升电子装置的接合良率。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种电子装置，包括：
一基板，具有相对的一第一侧边与一第二侧边；
多条第一信号线，沿着一第一方向排列于该基板的该第一侧边与该基板的该第二侧边之间，且沿着一第二方向延伸设置；
多个像素结构，电性连接至该些第一信号线；
多个第一接垫，设置于该基板上，且电性连接至部分的该些第一信号线；
多个传输接垫，设置于该基板上，且电性连接至部分的该些第一信号线；
一第一组合型电路板，设置于该基板的该第一侧边与该基板的该第二侧边之间，其中该第一组合型电路板电性连接至少部分的该些第一接垫，且在该第一方向上，该些第一接垫的两相邻第一接垫之间具有一第一间距；
一传输电路板，设置于该第一组合型电路板与该基板的该第二侧边之间，其中该传输电路板电性连接至该些传输接垫，且在该第一方向上，该些传输接垫的两相邻传输接垫之间具有一传输接垫间距，且该传输接垫间距大于该第一间距；
多个第二接垫，设置于该基板上，且位于该些第一接垫与该基板的该第一侧边之间，其中该第一组合型电路板电性连接至少部分的该些第二接垫，且在该第一方向上，该些第二接垫的两相邻第二接垫之间具有一第二间距，而该第二间距大于该第一间距；
多条第二信号线，设置于该基板上，电性连接至该些像素结构，且沿着该第一方向延伸设置；以及
一第一驱动电路，设置在该基板上的该第一侧边旁，且电性连接至该些第二信号线，其中电性连接至该第一组合型电路板的该些第二接垫电性连接至该第一驱动电路。
2.如权利要求1所述的电子装置，其中该些第二接垫的其中之一在该第一方向上的宽度大于该些第一接垫的其中之一在该第一方向上的宽度。
3.如权利要求1所述的电子装置，还包括：
多个第三接垫，设置于该基板上，且位于该些第一接垫与该基板的该第二侧边之间，其中该第一组合型电路板接合于至少部分的该些第三接垫。
4.如权利要求3所述的电子装置，其中该些第三接垫结构上未与该些第一信号线连接，该些第三接垫的两相邻第三接垫之间具有一第三间距，而该第三间距大于该第一间距。
5.如权利要求4所述的电子装置，其中该第二间距实质上等于该第三间距。
6.如权利要求4所述的电子装置，其中该些第三接垫具有一浮置电位、一接地电位或其组合。
7.如权利要求1所述的电子装置，还包括：
一第二组合型电路板，设置于该传输电路板与该基板的该第二侧边之间，其中该些第一接垫包括一第一组第一接垫与一第二组第一接垫，该第一组第一接垫电性连接至该第一组合型电路板，而该第二组第一接垫电性连接至该第二组合型电路板；
多个第四接垫，设置于该第二组第一接垫与该些传输接垫之间，其中该些第四接垫接合于该第二组合型电路板；
多个第五接垫，设置于该第二组第一接垫与该基板的该第二侧边之间，其中该些第五接垫电性连接至该第二组合型电路板；以及
一第二驱动电路，设置在该基板上的该第二侧边旁，且电性连接于该些第二信号线，其中电性连接至该第二组合型电路板的该些第五接垫电性连接至该第二驱动电路。
8.如权利要求7所述的电子装置，其中：
该些第四接垫结构上未与该些第一信号线连接，且在该第一方向上，该些第四接垫的两相邻第四接垫之间具有一第四间距，而该第四间距大于该第一间距；以及
在该第一方向上，该些第五接垫的两相邻第五接垫之间具有一第五间距，而该第五间距大于该第一间距。
9.如权利要求8所述的电子装置，其中该些第四接垫具有一浮置电位、一接地电位或其组合。
10.如权利要求7所述的电子装置，其中该传输电路板包括设置于该第一组合型电路板与该第二组合型电路板之间的一第一子传输电路板与一第二子传输电路板，而该电子装置还包括：
一第三组合型电路板，设置于该第一子传输电路板与该第二子传输电路板之间，其中该些第一接垫还包括一第三组第一接垫，电性连接至该一第三组合型电路板；以及
多个第六接垫，设置于该第三组第一接垫与该些传输接垫之间，其中该些第六接垫接合于该第三组合型电路板。
11.如权利要求10所述的电子装置，其中该些第六接垫结构上未与该些第一信号线连接。
12.如权利要求10所述的电子装置，其中在该第一方向上，该些第六接垫的两相邻第六接垫之间具有一第六间距，而该第六间距大于该第一间距。
13.如权利要求1所述的电子装置，其中该传输电路板包括设置于该第一组合型电路板与该基板的该第二侧边之间的一第一子传输电路板与一第二子传输电路板，而该电子装置还包括：
一第三组合型电路板，设置于该第一子传输电路板与该第二子传输电路板之间，其中该些第一接垫包括一第一组第一接垫与一第三组第一接垫，该第一组第一接垫电性连接至该第一组合型电路板，而该第三组第一接垫电性连接至该第三组合型电路板；以及
多个第六接垫，设置于该第三组第一接垫与该些传输接垫之间，其中该些第六接垫接合于该第三组合型电路板。
14.如权利要求13所述的电子装置，该些第六接垫结构上未与该些第一信号线连接。
CN201811056797.1A 2018-06-15 2018-09-11 电子装置 Active CN109192738B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107120717A TWI666490B (zh) 2018-06-15 2018-06-15 電子裝置
TW107120717 2018-06-15

Publications (2)

Publication Number Publication Date
CN109192738A CN109192738A (zh) 2019-01-11
CN109192738B true CN109192738B (zh) 2020-12-25

Family

ID=64910405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811056797.1A Active CN109192738B (zh) 2018-06-15 2018-09-11 电子装置

Country Status (3)

Country Link
US (1) US10748848B2 (zh)
CN (1) CN109192738B (zh)
TW (1) TWI666490B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104507254A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 软性印刷电路板和液晶显示器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH087346B2 (ja) * 1990-07-12 1996-01-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 液晶表示装置
WO2000054098A1 (fr) * 1999-03-08 2000-09-14 Matsushita Electric Industrial Co., Ltd. Affichage a cristaux liquides et son procede d'inspection
JP3808224B2 (ja) * 1998-12-02 2006-08-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100356988B1 (ko) * 2000-02-23 2002-10-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP3578110B2 (ja) * 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
KR100715942B1 (ko) * 2000-11-27 2007-05-08 삼성전자주식회사 얼라인미스 개량을 위한 인쇄회로기판의 제조방법 및 이를채용한 액정표시장치
US6693384B1 (en) * 2002-02-01 2004-02-17 Alien Technology Corporation Interconnect structure for electronic devices
JP4047102B2 (ja) * 2002-08-23 2008-02-13 シャープ株式会社 フレキシブル基板およびそれを用いたｌｃｄモジュール
KR100917324B1 (ko) 2002-11-16 2009-09-11 엘지디스플레이 주식회사 모바일 폰용 액정표시장치
TWI231876B (en) * 2003-05-16 2005-05-01 Au Optronics Corp Package structure for a LCD driver IC
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
TWI236329B (en) 2003-12-25 2005-07-11 Au Optronics Corp Printed circuit board of display for preventing accumulation of thermal expansion
JP5292665B2 (ja) * 2005-10-31 2013-09-18 株式会社ジャパンディスプレイ 表示装置
KR101281867B1 (ko) * 2006-06-29 2013-07-03 엘지디스플레이 주식회사 액정표시장치
KR100863911B1 (ko) * 2007-08-22 2008-10-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20090058987A (ko) * 2007-12-05 2009-06-10 엘지디스플레이 주식회사 액정표시장치의 제조방법 및 액정표시장치의 필름 캐리어테이프 제조방법
JP5164547B2 (ja) * 2007-12-12 2013-03-21 三菱電機株式会社 液晶表示装置
JP2009229510A (ja) * 2008-03-19 2009-10-08 Hitachi Displays Ltd 液晶表示装置
KR101386574B1 (ko) * 2008-04-23 2014-04-17 엘지디스플레이 주식회사 액정표시소자
JP6147533B2 (ja) 2013-03-22 2017-06-14 パナソニック液晶ディスプレイ株式会社 表示装置
TWI484382B (zh) * 2013-04-17 2015-05-11 E Ink Holdings Inc 觸控面板
JP2014215464A (ja) 2013-04-25 2014-11-17 三菱電機株式会社 表示装置
US10216302B2 (en) * 2014-07-22 2019-02-26 Synaptics Incorporated Routing for an integrated display and input sensing device
TWI561137B (en) 2015-07-08 2016-12-01 Au Optronics Corp Curved display
TWI585500B (zh) * 2016-11-11 2017-06-01 友達光電股份有限公司 接觸墊陣列結構及應用其之電路接合結構
KR102481818B1 (ko) * 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
KR102379779B1 (ko) * 2017-11-30 2022-03-28 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
KR102465556B1 (ko) * 2017-12-08 2022-11-10 엘지디스플레이 주식회사 표시장치 구동용 필름 소자와 이를 이용한 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104507254A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 软性印刷电路板和液晶显示器

Also Published As

Publication number Publication date
TW202001360A (zh) 2020-01-01
TWI666490B (zh) 2019-07-21
CN109192738A (zh) 2019-01-11
US10748848B2 (en) 2020-08-18
US20190385944A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US10692807B2 (en) Chip-on-film package structure and display device
US20210104594A1 (en) Display panel, preparation method thereof and display device
US10903127B2 (en) Film for a package substrate
CN110286794B (zh) 一种触控面板、触控模组及触控显示装置
KR20090061447A (ko) 가요성 인쇄 회로막 및 이를 포함하는 표시 장치
CN109725447B (zh) 阵列基板、显示面板及显示装置
CN110111682B (zh) 覆晶薄膜及显示装置
CN110568681B (zh) 显示面板及液晶显示器
KR20050078646A (ko) 필름기판 및 그 제조방법과 화상표시용 기판
KR20190095684A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
CN111951682B (zh) 显示面板及显示装置
CN114761867B (zh) 显示基板及其制作方法、显示装置
JP2006119321A (ja) 電気回路間の導通接続構造
US20120170242A1 (en) Circuit board, connecting structure of circuit boards, and display panel assembly
CN109192738B (zh) 电子装置
US20220330430A1 (en) Bonding pad structure
KR102023923B1 (ko) 인쇄회로기판 및 이를 포함한 평판 표시 장치
TWI819896B (zh) 顯示裝置
TWI817805B (zh) 顯示面板以及顯示裝置
TWI797911B (zh) 顯示面板
CN113690291B (zh) 触控显示面板及显示装置
WO2023184244A1 (zh) 显示基板及显示装置
US20240072012A1 (en) Light emitting display unit and display apparatus
JP2008216466A (ja) 表示装置およびその製造方法
KR20140133292A (ko) 연성 인쇄회로기판 및 표시소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant