CN100352028C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100352028C
CN100352028C CNB2004100798658A CN200410079865A CN100352028C CN 100352028 C CN100352028 C CN 100352028C CN B2004100798658 A CNB2004100798658 A CN B2004100798658A CN 200410079865 A CN200410079865 A CN 200410079865A CN 100352028 C CN100352028 C CN 100352028C
Authority
CN
China
Prior art keywords
diaphragm
semiconductor device
circuit board
wiring pattern
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100798658A
Other languages
English (en)
Other versions
CN1601714A (zh
Inventor
青柳哲理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1601714A publication Critical patent/CN1601714A/zh
Application granted granted Critical
Publication of CN100352028C publication Critical patent/CN100352028C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

提供一种半导体装置的制造方法，在具有布线图案(12)的布线基板(10)上，形成具有开口(22)的保护膜(20)，使其表面为凹凸面，并且从开口(22)露出布线图案(12)的一部分。在布线基板(10)上装载具有电极(32)的半导体芯片(30)，使布线基板(12)中从开口(22)的露出部(14)和电极(32)相面对进行电连接。保护膜(20)，其形成为凹凸面的凹部不贯通保护膜(20)。这样，可以制造出可靠性高的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种有关半导体装置及其制造方法。
背景技术
众所周知，在具有布线图案的布线基板上，形成保护布线图案的保护膜。这里，增大保护膜的表面积，可以增加从保护膜表面蒸发的水分量，可以提高半导体装置的可靠性。
发明内容
本发明的目的在于提供一种可靠性高的半导体装置及其制造方法。
(1)有关本发明的半导体装置的制造方法，包含：在具有布线图案的布线基板上形成具有开口的保护摸，使该保护膜的表面为凹凸面，并且通过上述开口使上述布线图案的一部分露出的工序；在上述布线基板上装载具有电极的半导体芯片后，让上述布线图案中的从开口露出的露出部和上述电极相面对，进行电连接的工序；和在装载上述半导体芯片的工序之前，在上述布线基板中的从上述开口露出的露出区域上设置粘接剂，直抵达上述保护膜中的上述开口的周缘部分的工序；上述保护膜按照上述凹凸面的凹部不贯通上述保护膜那样形成，通过上述粘接剂将上述半导体芯片和上述布线基板接合，以膜状设置上述粘接剂，上述保护膜形成为包含沟状凹部，上述凹部配置在上述保护膜中的从上述开口端部到用于设置上述粘接剂的区域的外侧。
根据本发明，保护膜形成为其表面为凹凸面。这样，加大保护膜的表面积，就能够增加从保护膜蒸发的水分量。而且，根据本发明，凹凸面的凹部形成为不贯通保护膜。因此，就能够防止因凹部而露出布线图案。因此，就能够制造出耐湿性良好、可靠性高的半导体装置。
另外，设置粘接剂直抵达保护膜中的开口的周缘部分。然后，保护膜形成为其表面为凹凸面。因此，扩大了粘接剂和保护膜接触面积，可以提高接合力。因此，能够制造出使半导体芯片和布线基板能牢固连接的、可靠性高的半导体装置。
另外，利用沟状凹部，就能够从由布线基板、保护膜与膜状粘接剂形成的空间中抽出空气。这样，就能够防止半导体芯片和布线基板之间有气泡残留，制造可靠性高的半导体装置。
(2)在该半导体装置的制造方法中，上述粘接剂含有导电粒子；让上述导电粒子介于上述布线图案和上述电极之间。
(3)在该半导体装置的制造方法中，以糊状设置上述粘接剂。
(4)在该半导体装置的制造方法中，上述沟状凹部采用冲压加工形成。
(5)在该半导体装置的制造方法中，上述沟状凹部采用蚀刻形成。
(6)在该半导体装置的制造方法中，上述沟状凹部按照避开与上述布线图案重叠的区域而配置。
这样，就能够保护布线图案、制造出可靠性高的半导体装置。
(7)在该半导体装置的制造方法中，上述保护膜形成为让上述沟状凹部的底部厚度比上述布线图案还薄。
这样，就能够很容易从由布线基板、保护膜和膜状粘接剂形成的空间中抽出空气，能够制造可靠性高的半导体装置。
(8)有关本发明的半导体装置，包含：布线基板，其具有布线图案和保护膜，上述保护膜形成有使上述布线图案一部分露出的开口，并且其表面为凹凸面；和半导体芯片，其具有电极，按照让上述电极和上述布线图案相对面而装载在上述布线基板上；上述凹凸面的凹部形成为不贯通上述保护膜。
这样，增大了保护膜的表面积，就可以增加从保护膜蒸发的水分量。而且，根据本发明，凹凸面的凹部形成为不贯通保护膜。因此，可以防止由于凹部使布线图案露出。因此，能够提供耐湿性良好、可靠性高的半导体装置。
(9)在该半导体装置中，在上述布线基板和上述半导体芯片之间进一步具有树脂部，其被配置直抵达上述保护膜中的上述开口的周缘部分。这样，树脂部设置成直抵达保护膜中的开口的周缘部分。然后，保护膜形成为其表面为凹凸面。因此，增大了保护膜和树脂部的接触面积，就能够提高保护膜和树脂部的接合强度。即，能够提供使布线基板和半导体芯片牢固接合的可靠性高的半导体装置。
附图说明
图1表示有关适用本发明的第1实施方式的半导体装置的制造方法的说明图。
图2表示有关适用本发明的第1实施方式的半导体装置的制造方法的说明图。
图3表示有关适用本发明的第1实施方式的半导体装置的制造方法的说明图。
图4表示有关适用本发明的第1实施方式的半导体装置的制造方法的说明图。
图5A以及图5B表示有关适用本发明的第1实施方式的半导体装置的制造方法的说明图。
图6表示有关适用本发明的第1实施方式的半导体装置的制造方法的说明图。
图7表示安装了有关适用本发明的实施方式的半导体装置的电路基板的图。
图8表示具有有关适用本发明的实施方式的半导体装置的电子机器的图。
图9表示具有有关适用本发明的实施方式的具有半导体装置的电子机器的图。
图10表示有关适用本发明的第2实施方式的半导体装置的制造方法的说明图。
图11表示有关适用本发明的第2实施方式的半导体装置的制造方法的说明图。
图12表示有关适用本发明的第2实施方式的半导体装置的制造方法的说明图。
图13表示有关适用本发明的第2实施方式的半导体装置的制造方法的说明图。
图14表示有关适用本发明的第2实施方式的半导体装置的制造方法的说明图。
图15表示有关适用本发明的第2实施方式的半导体装置的制造方法的说明图。
具体实施方式
以下，参照附图对适用本发明的实施方式进行说明。但是，本发明，并不限定于以下的实施方式。
(第1实施方式)
图1～图6表示有关适用本发明的第1实施方式的半导体装置的制造方法的说明图。
有关本实施方式的半导体装置的制造方法，如图1所示，含有准备布线基板10的工序。布线基板10的材料没有特别限定，可以是有机类(例如环氧树脂基板)、无机类(例如陶瓷基板、玻璃基板)，或者它们的组合构造(例如玻璃环氧树脂基板)所构成。布线基板10，可以是刚性基板，这时，布线基板10可被称作插接件。或者，布线基板10，也可以是聚酯基板或聚酰亚胺基板等软性基板。布线基板10，可以是COF(Chip On Film)用的基板或者TAB(Tape Automated Bonding)用的基板。而且，布线基板10，可以是仅由一层组成的单层基板，也可以是具有层叠的多层的层叠基板。然后，关于布线基板10的形状和厚度，也没有特别限定。
布线基板10，如图1所示，具有布线图案12。布线图案12，可以设置在布线基板10的两面，这时，通过贯通导电部15，也可以实现使布线基板10的一面和另一面之间的电连接(参照图3)。而且，作为布线基板10准备层叠基板时，各层间，可以形成布线图案。布线图案12，使铜(Au)、铬(Cr)、钛(Ti)、镍(Ni)、钛钨合金(Ti-W)、金(Au)、铝(Al)、镍钒合金(NiV)、钨(W)中的任何一种层叠，或者使用其中任何一种的一层形成。布线图案12的形成方法没有特别限定。例如，可以采用溅射等形成布线图案12、也可以采用非电解电镀形成布线图案12的添加剂(additive)法。或者通过蚀刻金属箔形成布线图案12。布线图案12，也可以采用焊锡、锡、金、镍等电镀。
有关本实施方式的半导体装置的制造方法，如图2～图4所示，包含在布线基板10形成具有开口22的保护膜20的工序。并且，图3表示图2的III-III线断面图。图4表示图2的IV-IV线截面的一部分放大图。保护膜20，可以被称作抗蚀膜。通过保护膜20，就可以防止布线图案12的腐蚀，或布线图案12间的短路，制造出可靠性高的半导体装置。保护膜20，可以按公知的任何一种方法形成。例如，在布线基板10的正面由感光性材料形成保护膜20，之后，通过曝光显影工序(通过光刻工序)除去一部分，形成具有开口22的保护膜20。或者，采用丝网印刷法，形成具有开口22的保护膜20。如图2所示，保护膜20，其形成为从开口22露出布线图案12的一部分。这里，布线图案12中从开口22露出的部分(露出部14)，为后述使半导体芯片30和布线图案12的电导通的部分。
在有关本实施方式的半导体装置的制造方法中，如图3以及图4所示，保护膜20被形成为表面为凹凸面。例如，在形成保护膜20之后，通过采用喷砂的机械方法，或者采用的等离子、紫外线、臭氧等的物理方法，或者采用蚀刻材料的化学方法，是其表面变粗糙，在表面形成凹凸面。或者，在布线基板10上设置保护膜20的前躯体，将该躯体的表面作为凹凸面使之重合，形成表面为凹凸面的保护膜20。通过让保护膜20的表面为凹凸面，就能够增大保护膜20的表面积。因此，保护膜20内的水分较容易蒸发。并且，对于布线基板10含有的水分，由于其容易透过保护膜20，因此较容易从基板10被除去。因此，能够减少布线基板10以及保护膜20内含有的水分量，制造可靠性高的半导体装置。并且，在有关本实施方式的半导体装置的制造方法中，保护膜20被形成为凹凸面的凹部不贯通保护膜20。这样，就能够防止由于凹凸面的凹部使布线图案12露出，在不需要严密控制凹凸面的凹部位置的情况下，可以制造出可靠性高的半导体装置。
有关本实施方式的半导体装置的制造方法，包含在布线基板10上，装载具有电极32的半导体芯片30的工序(参照图5A以及图5B)。电极32也可以与半导体芯片30内部电连接。半导体芯片30，也可以具有由晶体管和存储器元件等构成的集成电路34。在本实施方式中，如图5B所示，让布线基板12中从开口22的露出部14和电极32相面对，进行电连接。这时，在装载半导体芯片30工序之前，也可以在布线基板10设置粘接剂40。换言之，如图5A所示，也可以在布线基板10设置粘接剂40后，再在布线基板10上装载半导体芯片30。粘接剂40，可以按图5A所示糊状设置，或者粘接剂40，也可以按膜状(图略)设置。然后，通过粘接剂40，半导体芯片30和布线基板10就可以接合。例如，使粘接剂40固化后形成树脂部41，使两者接合(参照图6)。
粘接剂40，设置在布线基板10中从开口22露出的露出区域16(参照图2)上，直抵达保护膜20的开口22的周缘部分。这样，就能够使粘接剂40和保护膜20接触。如前面所述，保护膜20其表面成凹凸面。因此，通过在至保护膜20处设置粘接剂40，就能够提高粘接剂40和保护膜20的连接强度，制造出可靠性高的半导体装置。而且，由于粘接剂40和保护膜20的接触面积变大，粘接剂40中含有的水分很容易在保护膜20移动。这样，能够减少粘接剂40(树脂部41)含有的水分量，制造出可靠性高的半导体装置。粘接剂40，如图5A所示，可以预先设置直抵达保护膜20中的开口22的周缘部分，与此不同，也可以通过半导体芯片30进行按压扩大，设置直抵达保护膜20中的开口22的周缘部分。
如图5A以及图5B所示，作为粘接剂40，可以采用含有导电粒子42的各向异性导电胶(或者各向异性导电膜)。然后，如图5B所示，在电极32和布线图案12(详细为露出部14)之间介入导电粒子42，使两者电连接。这样，就能够制造出电连接可靠性高的半导体装置。但是，除此之外，也可以使电极32与布线图案12接触，使两者电连接(图略)。再有，可以根据在电极32和布线图案12之间形成合金使电连接。可以在布线基板上装载半导体芯片后，在半导体芯片和布线基板之间填充底部灌充材料，制造半导体装置(图略)。这时，可以在保护膜中直抵达开口的端部设置底部灌充材料。
并且，如图5A以及图5B所示，可以在1个布线基板10上装载1个半导体芯片30，制造半导体装置。也可以在1个布线基板10上装载多个半导体芯片，通过在后工序中切断布线基板10，制造半导体装置(图略)
有关本实施方式的半导体装置的制造方法，也可以进一步包含在布线基板10上形成外部端子50的工序(参照图6)。外部端子50，其形成可以是在布线基板10中与装载半导体芯片30的面的反面。外部端子50，也可以是例如用焊锡形成。然后，在必要情况下，经过切断布线基板10的工序和检查工序等，制造出如图6所示的半导体装置1。
有关适用本发明的第1实施方式的半导体装置1，含有布线基板10。布线基板10具有布线图案12。而且，布线基板10，具有其表面为凹凸面的保护膜20。保护膜20中，形成露出布线图案12一部分的开口22。半导体装置1含有半导体芯片30。半导体芯片30具有电极32。半导体芯片30，按照其电极32与布线图案12相面对那样装载在布线基板10上。然后，保护膜20的表面的凹凸面的凹部，其形成为不贯通保护膜20。如上所述，半导体装置1的保护膜20，其形成为表面为凹凸面。这样，由于加大保护膜20的表面积，就能够增加从保护膜20蒸发的水分量。而且，构成保护膜20其表面为凹凸面的凹部，其形成为不贯通保护膜20。因此，能够防止从凹部露出布线图案12。因此，能够提供耐湿性良好的、可靠性高的半导体装置。半导体装置1，还可以具有树脂部41。树脂部41，可以配置在布线基板10和半导体芯片30之间，直抵达保护膜20中的开口22的周缘部分。并且，有关适用本发明的实施方式的半导体装置1，还可以进一步包含从上述半导体装置1的制造方法中说明的内容导出的构成。然后，图7中，表示安装半导体装置1的电路基板1000。而且，作为具有有关适用本发明的实施方式的半导体装置的电子机器，分别如图8的笔记本型个人电脑2000、图9的移动电话机3000所示。
(第2实施方式)
图10～图15表示有关适用本发明的第2实施方式的半导体装置的制造方法的说明图。并且，本实施方式，也在可能的范围适用已说明的内容。
有关本实施方式的半导体装置的制造方法，包含在布线基板10形成具有开口62的保护膜60的工序。这里，图10～图13表示在布线基板10形成保护膜60的方法的说明图。并且，图11表示图10的XI-XI线截面图。而且，图12表示图10的XII-XII线截面图，图13表示图10的XIII-XIII线截面图。
有关本实施方式的半导体装置的制造方法，包含保护膜60被形成为表面成凹凸面的工序。这时，保护膜60，其形成为凹凸面的凹部含有沟状凹部64(参照图10～图13)。沟状凹部64的形成方法没有特别限定。例如，在布线基板10设置具有开口62的保护膜60，之后，在保护膜60形成沟状凹部64。详细来讲，可以在布线基板10上设置保护膜60的前躯体，该前躯体在形成开口62后与之重合，从而形成沟状凹部64。这时，可以采用冲压加工形成沟状凹部64。或者可以在布线基板10上设置保护膜60的前躯体，在该前躯体的表面形成沟状凹部64后将其重合，从而形成沟状凹部64。这时，可以通过将保护膜60的一部分蚀刻除去，在保护膜60的前躯体形成沟状凹部64，也可以通过冲压加工形成沟状凹部64。如图10以及11所示，沟状凹部64，其形成为从保护膜60的开口62端部分开始，至用于设置粘接剂的区域66的外侧。并且，如图10所示，用于设置粘接剂的区域66，为比开口62还大的区域。沟状凹部64可以避开和布线图案12重叠的区域而形成(参照图10～图13)。这样，如图12以及图13所示，能够充分确保布线图案12上的保护膜60的厚度，制造可靠性高的半导体装置。这时，沟状凹部64，其形成可以是沿着布线图案12(参照图10)。而且，如图13所示，保护膜60可以形成为沟状凹部64的底部65的厚度比布线图案12还薄。
有关本实施方式的半导体装置的制造方法，如图14以及图15所示，也可以包含在布线基板10上设置粘接剂70的工序。并且，图15表示图14的XV-XV线截面图。粘接剂70设置在用于设置粘接剂的区域66(参照图10)。如图14所示，粘接剂70，设置在保护膜60中至开口62的周缘部分。本实施方式中，粘接剂70按膜状设置。如前面说明，保护膜60具有沟状凹部64。然后，沟状凹部64，配置在从保护膜60中开口62的端部至用于设置粘接剂的区域66的外侧。因此，可以防止由布线基板10、保护膜60以及膜状的粘接剂70所包围的空间成为封闭空间。这样，在装载半导体芯片之时，通过沟状凹部64，就能够从由布线基板10、保护膜60以及膜状的粘接剂70包围的空间中抽出空气(参照图15)。因此，能够防止半导体芯片和布线基板10之间残留气泡，制造出可靠性高的半导体装置。如前面说明，保护膜60可以形成为使沟状凹部64的底部65的厚度比布线图案12还薄。这样，就很容易从由布线基板10、保护膜60以及膜状的粘接剂70形成的空间中拔出空气。因此，能够制造出可靠性更高的半导体装置。
有关适用本发明的第2实施方式的半导体装置的制造方法，并不限定于以上说明。例如，可以通过光刻法工序，形成沟状凹部64。详细讲，在布线基板10，设置保护膜60的前躯体后，通过曝光显影工序除去其中一部分，形成沟状凹部64。这时，作为保护膜60的的前躯体采用感光性材料。据此，可以制造出得到同样效果的半导体装置。
并且，本发明，并非仅限定于上述实施方式，还可以有各种变形。例如，本发明包含与实施方式中说明的构成在实质上相同的构成(例如：功能、方法以及结果为相同的构成，或者目的以及效果为相同的构成)。而且，本发明包含替换实施方式中说明的构成中非本质部分的构成。还有，本发明包含与实施方式中说明的构成取得相同作用效果的构成或者达到相同目的的构成。并且，本发明，包含在实施方式中说明的构成中附加公知技术的构成。

Claims (6)

1、一种半导体装置的制造方法，其特征在于，包含：
在具有布线图案的布线基板上形成具有开口的保护摸，使该保护膜的表面为凹凸面，并且通过所述开口使所述布线图案的一部分露出的工序；
在所述布线基板上装载具有电极的半导体芯片后，让所述布线图案中的从开口露出的露出部和所述电极相面对，进行电连接的工序；和
在装载所述半导体芯片的工序之前，在所述布线基板中的从所述开口露出的露出区域上设置粘接剂，直抵达所述保护膜中的所述开口的周缘部分的工序；
所述保护膜按照所述凹凸面的凹部不贯通所述保护膜那样形成，
通过所述粘接剂将所述半导体芯片和所述布线基板接合，
以膜状设置所述粘接剂，
所述保护膜形成为包含沟状凹部，所述凹部配置在所述保护膜中的从所述开口端部到用于设置所述粘接剂的区域的外侧。
2、根据权利要求1所述的半导体装置的制造方法，其特征在于，所述粘接剂含有导电粒子；
让所述导电粒子介于所述布线图案和所述电极之间。
3、根据权利要求1所述的半导体装置的制造方法，其特征在于，所述沟状凹部采用冲压加工形成。
4、根据权利要求1所述的半导体装置的制造方法，其特征在于，所述沟状凹部采用蚀刻形成。
5、根据权利要求1所述的半导体装置的制造方法，其特征在于，所述沟状凹部按照避开与所述布线图案重叠的区域而配置。
6、根据权利要求1、3～5中任一项所述的半导体装置的制造方法，其特征在于，所述保护膜形成为让所述沟状凹部的底部厚度比所述布线图案还薄。
CNB2004100798658A 2003-09-24 2004-09-23 半导体装置及其制造方法 Expired - Fee Related CN100352028C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003331496A JP3693060B2 (ja) 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003331496 2003-09-24

Publications (2)

Publication Number Publication Date
CN1601714A CN1601714A (zh) 2005-03-30
CN100352028C true CN100352028C (zh) 2007-11-28

Family

ID=34460148

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100798658A Expired - Fee Related CN100352028C (zh) 2003-09-24 2004-09-23 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7508080B2 (zh)
JP (1) JP3693060B2 (zh)
CN (1) CN100352028C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20060001352A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2006165105A (ja) * 2004-12-03 2006-06-22 Fuji Photo Film Co Ltd 配線基板及びカメラモジュール
JP2009099597A (ja) 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
US8379187B2 (en) 2007-10-24 2013-02-19 Nikon Corporation Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
CN102047404B (zh) 2008-12-16 2013-07-10 松下电器产业株式会社 半导体装置和倒装芯片安装方法及倒装芯片安装装置
JP6398554B2 (ja) * 2014-09-30 2018-10-03 日亜化学工業株式会社 発光装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949142A (en) * 1997-03-27 1999-09-07 Kabushiki Kaisha Toshiba Chip size package and method of manufacturing the same
JP2000277566A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 電子部品ユニットおよび電子部品ユニット製造方法
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2003158156A (ja) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102583A (ja) 1994-09-30 1996-04-16 Toppan Printing Co Ltd 配線回路基板
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949142A (en) * 1997-03-27 1999-09-07 Kabushiki Kaisha Toshiba Chip size package and method of manufacturing the same
JP2000277566A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 電子部品ユニットおよび電子部品ユニット製造方法
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2003158156A (ja) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3693060B2 (ja) 2005-09-07
JP2005101170A (ja) 2005-04-14
US20050095746A1 (en) 2005-05-05
CN1601714A (zh) 2005-03-30
US7508080B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
CN1604320A (zh) 层积半导体芯片的半导体装置及其制造方法
CN1524293A (zh) 具有集成器件的微电子衬底
TW200924135A (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
CN1778153A (zh) 印刷布线板的连接结构
CN1647268A (zh) 载体、制造载体和电子器件的方法
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
US20090242238A1 (en) Buried pattern substrate
CN100352028C (zh) 半导体装置及其制造方法
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
CN1206729C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1551344A (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
WO2007078799A2 (en) Low resistivity package substrate and its manufacturing method
US8124520B2 (en) Integrated circuit mount system with solder mask pad
US7244647B2 (en) Embedded capacitor structure in circuit board and method for fabricating the same
CN1260790C (zh) 布线基板及其制造方法
US7786598B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
CN1901149A (zh) 半导体装置及其制造方法
TW200919676A (en) Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
US20050127493A1 (en) Semiconductor device and electronic device, and methods for manufacturing thereof
CN1157634C (zh) 半导体装置与其制造方法及应用该半导体装置的液晶显示器
JP4904768B2 (ja) 半導体パッケージ
JP3497774B2 (ja) 配線基板とその製造方法
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128

Termination date: 20160923

CF01 Termination of patent right due to non-payment of annual fee