CN1260790C - 布线基板及其制造方法 - Google Patents

布线基板及其制造方法 Download PDF

Info

Publication number
CN1260790C
CN1260790C CNB2004100014392A CN200410001439A CN1260790C CN 1260790 C CN1260790 C CN 1260790C CN B2004100014392 A CNB2004100014392 A CN B2004100014392A CN 200410001439 A CN200410001439 A CN 200410001439A CN 1260790 C CN1260790 C CN 1260790C
Authority
CN
China
Prior art keywords
pad
opening
protective layer
substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100014392A
Other languages
English (en)
Other versions
CN1518078A (zh
Inventor
唐泽文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1518078A publication Critical patent/CN1518078A/zh
Application granted granted Critical
Publication of CN1260790C publication Critical patent/CN1260790C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种布线基板及其制造方法及半导体装置。该布线基板的制造方法包括：在形成具有焊盘(30)的布线(20)的基板上，形成具有使焊盘(30)的至少中央部分露出的开口(42)的保护层(40)，使开口(42)的端部(45)的第1部分(44)被配置在基板(10)上、开口(42)的端部(45)的第2部分(46)被配置在焊盘(30)上，在这样的状态下，对所述焊盘(30)实施电镀处理。由此，可制造出可靠性高的布线基板及半导体装置。

Description

布线基板及其制造方法
技术领域
本发明涉及布线基板及其制造方法、半导体装置、电子模块及电子仪器。
背景技术
以保护布线等为目的、在布线基板上形成具有开口的保护层，是从以往以来就实施的技术。并且，通过调整保护层的开口及布线的焊盘的状态，就可以制造可靠性更高的布线基板。
本发明的目的在于提供可靠性高的布线基板及其制造方法、半导体装置、电子模块及电子仪器。
发明内容
(1)本发明的布线基板的制造方法，包括以下的步骤，即，在设置具有焊盘的布线的基板上，形成具有使所述焊盘的至少中央部分暴露出的开口的保护层，使所述开口的端部的第1部分被配置在所述基板上，使所述开口的端部的第2部分被配置在所述焊盘上，在这样的状态下，对所述焊盘实施电镀处理，所述焊盘形成具有凹部的外形，形成所述保护层，使所述凹部的一部分从所述开口露出。根据本发明，保护层的开口的端部的至少一部分被配置在基板上。并且，由于保护层和基板的密接性很强，因而在保护层的开口的端部的至少一部分上就可以形成和基板密接性很强的部分。因此，可以防止杂质进入保护层和基板、或保护层和焊盘之间，就可以制造可靠性很高的电路基板。
(2)本发明的布线基板的制造方法，包括以下的步骤，即，在形成了具有形成具有凹部的外形的焊盘的布线的基板上，形成具有使所述焊盘的至少中央部分暴露出的开口的保护层，使其以与所述焊盘外接的最小的矩形为基准，覆盖所述矩形的各边，使所述焊盘的所述凹部的一部分从所述开口暴露出。根据本发明，由于与焊盘外接的最小的矩形的各边被保护层所覆盖，因而焊盘的各个顶部被保护层所覆盖。因此，焊盘就很难从基板上剥落下来，就可以制造可靠性高的电路基板。
(3)本发明的布线基板的制造方法，包括以下的步骤，即，在形成具有焊盘的布线的基板上，形成具有使所述焊盘的边缘部分的一部分及中央部分暴露出的开口的保护层，使被所述焊盘的所述保护层所覆盖的第1边的长度的合计比从所述开口暴露出的第2边的长度的合计大，所述焊盘形成具有凹部的外形，形成所述保护层，使所述凹部的一部分从所述开口露出。根据本发明，在焊盘的外周中，被保护层所覆盖的边的长度的合计就比没有被保护层所覆盖的边的长度的合计大。因此，在焊盘上形成焊剂的情况下等，可以防止焊剂从焊盘流出，就可以制造可靠性高的电路基板。
(4)在该布线基板的制造方法中，也可以将所述保护层形成为：所述焊盘具有凹部的外形，所述凹部的一部分从所述开口露出。
(5)在该布线基板的制造方法中，还可以包括在形成所述保护层的状态下，对所述焊盘实施电镀处理。
(6)本发明的布线基板，是由上述布线基板的制造方法所制造。
(7)本发明的布线基板，具有：基板；形成在所述基板上的、具有形成具有凹部的外形的焊盘的布线；具有开口、通过所述开口使所述焊盘的边缘部分的一部分及中央部分露出的、覆盖所述布线的保护层，形成所述保护层，使其以与所述焊盘外接的最小的矩形为基准、覆盖所述矩形的各边、使所述焊盘的所述凹部的一部分从所述开口露出。根据本发明，由于与焊盘外接的最小的矩形的各边被保护层所覆盖，因而焊盘的各个顶部被保护层所覆盖。因此，焊盘很难从基板上剥落下来，就可以提供可靠性高的电路基板。
(8)本发明的布线基板，具有：基板；形成在所述基板上的具有焊盘的布线；具有开口、并通过所述开口使所述焊盘的边缘部分的一部分及中央部分露出的、覆盖所述布线的保护层，形成所述保护层，使被所述焊盘的所述保护层所覆盖的第1边的长度的合计比从所述开口暴露出的第2边的长度的合计大，所述焊盘形成具有凹部的外形，所述凹部的一部分从所述开口露出。根据本发明，在焊盘的外周中，被保护层所覆盖的边的长度的合计就比没有被保护层所覆盖的边的长度的合计大。因此，在焊盘上形成焊剂的情况下等，就可以防止焊剂从焊盘流出，可以提供可靠性高的电路基板。
(9)在该布线基板中，也可以形成所述焊盘具有凹部的外形、所述凹部的一部分从所述开口露出。
(10)本发明的半导体装置，具有上述布线基板。
(11)本发明的电子模块，具有上述半导体装置。
(12)本发明的电子仪器，具有上述电子模块。
附图说明
图1为表示应用本发明的实施例的布线基板的图。
图2为图1的II-II线的截面图。
图3为表示具有应用本发明的实施例的布线基板的半导体装置的图。
图4为表示应用本发明的实施例的电子模块的图。
图5为表示应用本发明的实施例的电子仪器的图。
图6为表示应用本发明的实施例的电子仪器的图。
图中：10-基板，20-布线，30-焊盘，34-凹部，36-第1边，38-第2边，40-保护层，42-开口，44-第1部分，45-端部，46-第2部分。
具体实施方式
下面，参照图面对本发明的实施例进行说明。但本发明并不限于以下的实施例。另外，图1为应用本发明的实施例的布线基板的局部放大图，图2为图1的II-II线的截面图。
(布线基板)
本实施例的布线基板，具有基板10。基板10的材料并没有被特别限定，也可以由有机系列(比如环氧化物基板)、无机系列(比如陶瓷基板、玻璃基板)、或这些复合构造(比如玻璃环氧化物基板)构成。基板10也可以为聚脂基板及聚酰亚胺基板等的柔性基板。基板10也可以为COF(Chip On Film)用的基板及TAB(Tape Automated Bonding)用的基板。另外，关于基板10的形状及厚度，也没有特别的限定。
布线基板具有多个布线20。可以在基板10的一方的面上形成布线20，也可以在两方的面上形成。所谓布线20是指至少可以达到两点的电连接的部分，也可以将独立形成的多个布线20称为布线图形。布线20也可以由单层构成，也可以由多层构成。
布线20是由与焊盘(PAD)30及焊盘30相连接的连线22所构成。焊盘30为达到和电子元件的电连接的端子，连线22为将电信号提供给焊盘30的导线。焊盘30也可以为表面安装用的端子，也可以为具有贯通孔的插入安装用的端子。另外，如图1所示，焊盘30也可以形成具有凸部33和凹部34的外形。
布线基板具有形成开口42的保护层40。保护层40通过开口42只将焊盘30的边缘部的一部分及中央部分露出而覆盖布线20。另外，保护层40也可以形成为：以与焊盘30相连接的最少的矩形32为基准、覆盖矩形32的各边、使焊盘30的凹部34的一部分从开口42露出。一般来讲，由多个边形成外周的焊盘，其顶部很容易从基板上剥离。但本实施例的布线基板，由于与焊盘30相连接的最少的矩形32的各边被保护层40所覆盖，所以凸部33被保护层40所覆盖，各个焊盘30的顶部被保护层40所覆盖。因此，焊盘30从基板10上很难剥离，可以提供可靠性高的电路基板。另外，保护层40也可以由具有绝缘性的材料(比如树脂)形成。另外，也可以避开矩形32的角部来形成凹部34。
保护层40也可以形成为：被焊盘30的保护层40所覆盖的第1边36的长度的合计比从开口42暴露出的第2边38的长度的合计大。换言之，保护层40也可以形成为：在焊盘30的外周中，从开口42暴露出的边(第2边38)的长度的合计比被保护层40所覆盖的边(第1边36)的长度的合计小。在形成保护层40具有凸部33和凹部34的外形的情况下，保护层40也可以形成为：凸部33的一部分被保护层40覆盖，凹部34的一部分从开口42暴露出。在形成焊盘的外周的边中，从保护层的开口暴露出的边的长度长的布线基板中，就有焊剂从其暴露的边流出到焊盘的外面的情况。但在本实施例的布线基板中，从开口42暴露出的第2边38的长度的合计比保护层40所覆盖的第1边36的长度的合计短。因此，在其后的工序中，在焊盘30上形成的焊剂就很难流出到焊盘30的外面(详细来讲，从开口42暴露出的基板10的上面)。因此，可以就可以按设计的那样形成焊剂，可以提供可靠性高的布线基板。
另外，也可以在布线20上形成金属薄膜50(参照图3)。也可以只在从焊盘30的开口42暴露出的部分上形成金属薄膜50。金属薄膜50也可以由金形成。
在图3中，表示了在上述的布线基板上装载了半导体芯片1的半导体装置100。另外，图4为表示具有半导体装置100的电子模块1000的图。另外，电子模块1000具有半导体装置100和基板200。基板200比如也可以为玻璃基板。基板200也可以为电光学板(液晶板、电致发光板)的一部分。作为具有电子模块的电子仪器，在图5中表示了笔记本个人电脑2000，在图6中表示了便携式电话机3000。
(布线基板的制造方法)
下面，对应用本发明的实施例的布线基板的制造方法进行说明。
首先，在基板上形成具有焊盘30的布线20。布线20比如也可以通过图中未示的粘合剂将铜箔等的金属箔粘贴到基板10上，应用光刻法进行蚀刻加工来形成。或也可以不用粘合剂形成布线20，构成两层基板。也可以比如通过溅射法来形成布线20。或也可以适用通过无电解电镀形成布线20的叠加法。另外，布线20也可以形成为：焊盘30具有凸部33和凹部34的外形。
接下来，在基板10上形成具有使焊盘30的至少中央部分暴露出的开口42的保护层40。保护层40也可以通过众所周知的任何的方法(比如筛网印刷法)来形成。保护层40也可以形成为：将开口42的端部45的第1部分44配置到基板10上、将端部45的第2部分46配置到焊盘30上。即、保护层40也可以形成为：开口42的端部45具有配置到基板10上的第1部分44和配置到焊盘30上的第2部分46。在该情况下，第1部分44与基板10接触、第2部分46与焊盘30接触(参照图2)。另外，焊盘30也可以形成具有凸部33和凹部34的外形，在该情况下，保护层40也可以形成为：凸部33的一部分被保护层40所覆盖、凹部34的一部分从开口42暴露出。
另外，也可以通过开口42，使焊盘30的边缘部分的一部分及中央部分32露出形成保护层40。这时，焊盘30也可以形成具有凹部34的外形。在该情况下，保护层40也可以形成为：以与焊盘30外接的最小的矩形32为基准，覆盖矩形32的各边，使焊盘30的凹部34的一部分从开口42暴露出。
另外，保护层40也可以形成为：使被焊盘30的保护层40所覆盖的第1边36的长度的合计比从开口42暴露出的第2边38的长度的合计大。这时，焊盘30也可以形成具有凸部33和凹部34的外形，也可以使凸部33的一部分被保护层40覆盖、凹部34的一部分从开口42露出形成保护层40。
接下来，在基板10上形成保护层40的状态下，对焊盘30实施电镀处理。详细来讲，在从焊盘30的保护层40暴露出的部分上形成金属薄膜50(参照图3)。金属薄膜50比如也可以用金形成。电镀处理也可以通过电解电镀来进行。如上面说明那样，在本实施例中，保护层40形成为：具有将开口42的端部45配置到基板10上的第1部分44和配置到焊盘30上的第2部分46。由于基板10和保护层40密接性很高，因而保护层40的开口42的端部45的至少一部分成为与基板10密接性很高的部分(第1部分44)。因此，在保护层40和基板10、或保护层40和焊盘30之间，杂质很难进入。对电镀处理工序来讲的话，可以防止电镀液渗透到保护层40和基板10、或保护层40和焊盘30的之间。因此，可以制造可靠性高的布线基板。
另外，本发明并不限于上述的实施例，可以进行各种的变形。比如，本发明包括和在实施例中所说明的构造在实质上为同样的构造(比如，功能、方法及结果为同样的构造，或目的及效果为同样的构造)。还有，本发明包括置换在实施例中所说明的构造的非本质的部分的构造。另外，本发明包括可以达到和在实施例中所说明的构造同样的作用效果的构造及可以达成同样的目的的构造。另外，本发明包括对在实施例中所说明的构造附加了众所周知的技术的构造。

Claims (6)

1.一种布线基板的制造方法，其特征在于：
包括以下的步骤，即，在设置具有焊盘的布线的基板上，形成具有使所述焊盘的至少中央部分暴露出的开口的保护层，使所述开口的端部的第1部分被配置在所述基板上，使所述开口的端部的第2部分被配置在所述焊盘上，在这样的状态下，对所述焊盘实施电镀处理，
所述焊盘形成具有凹部的外形，形成所述保护层，使所述凹部的一部分从所述开口露出。
2.一种布线基板的制造方法，其特征在于：包括以下的步骤，即，在形成了具有形成具有凹部的外形的焊盘的布线的基板上，形成具有使所述焊盘的至少中央部分暴露出的开口的保护层，使其以与所述焊盘外接的最小的矩形为基准，覆盖所述矩形的各边，使所述焊盘的所述凹部的一部分从所述开口暴露出。
3.一种布线基板的制造方法，其特征在于：
包括以下的步骤，即，在形成具有焊盘的布线的基板上，形成具有使所述焊盘的边缘部分的一部分及中央部分暴露出的开口的保护层，使被所述焊盘的所述保护层所覆盖的第1边的长度的合计比从所述开口暴露出的第2边的长度的合计大，
所述焊盘形成具有凹部的外形，形成所述保护层，使所述凹部的一部分从所述开口露出。
4.根据权利要求2或3所述的布线基板的制造方法，其特征在于：还包括：在形成了所述保护层的状态下，对所述焊盘实施电镀处理。
5.一种布线基板，其特征在于：具有：基板；
形成在所述基板上的、具有形成具有凹部的外形的焊盘的布线；
具有开口、通过所述开口使所述焊盘的边缘部分的一部分及中央部分露出的、覆盖所述布线的保护层，
形成所述保护层，使其以与所述焊盘外接的最小的矩形为基准、覆盖所述矩形的各边、使所述焊盘的所述凹部的一部分从所述开口露出。
6.一种布线基板，其特征在于：具有：基板；
形成在所述基板上的具有焊盘的布线；
具有开口、并通过所述开口使所述焊盘的边缘部分的一部分及中央部分露出的、覆盖所述布线的保护层，
形成所述保护层，使被所述焊盘的所述保护层所覆盖的第1边的长度的合计比从所述开口暴露出的第2边的长度的合计大，
所述焊盘形成具有凹部的外形，所述凹部的一部分从所述开口露出。
CNB2004100014392A 2003-01-16 2004-01-08 布线基板及其制造方法 Expired - Fee Related CN1260790C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003008462A JP4110391B2 (ja) 2003-01-16 2003-01-16 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JP2003008462 2003-01-16

Publications (2)

Publication Number Publication Date
CN1518078A CN1518078A (zh) 2004-08-04
CN1260790C true CN1260790C (zh) 2006-06-21

Family

ID=32898247

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100014392A Expired - Fee Related CN1260790C (zh) 2003-01-16 2004-01-08 布线基板及其制造方法

Country Status (3)

Country Link
US (1) US7135204B2 (zh)
JP (1) JP4110391B2 (zh)
CN (1) CN1260790C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078500B2 (ja) * 2006-08-30 2012-11-21 三洋電機株式会社 素子搭載用基板、半導体モジュールおよび携帯機器
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016009745A (ja) 2014-06-24 2016-01-18 富士通株式会社 電子部品、電子部品の製造方法及び電子装置
CN104538496B (zh) * 2014-12-26 2018-01-12 新奥光伏能源有限公司 一种高效硅异质结太阳能电池电镀电极制备方法
JP2017103367A (ja) * 2015-12-02 2017-06-08 ローム株式会社 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造
CN106131250B (zh) * 2016-06-28 2017-08-25 广东欧珀移动通信有限公司 移动终端
JP6750872B2 (ja) * 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
CN112997591A (zh) * 2018-11-08 2021-06-18 株式会社村田制作所 陶瓷电子部件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
JPH11354680A (ja) * 1998-06-11 1999-12-24 Sony Corp プリント配線基板とこれを用いた半導体パッケージ
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP2003273145A (ja) * 2002-03-12 2003-09-26 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
JP2004221404A (ja) 2004-08-05
JP4110391B2 (ja) 2008-07-02
US7135204B2 (en) 2006-11-14
CN1518078A (zh) 2004-08-04
US20040172819A1 (en) 2004-09-09

Similar Documents

Publication Publication Date Title
US10912192B2 (en) Flexible circuit board, COF module and electronic device comprising the same
TWI815963B (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
US7816783B2 (en) Resin wiring substrate, and semiconductor device and laminated semiconductor device using the same
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US7833910B2 (en) Film substrate, fabrication method thereof, and image display substrate
JP2006165517A (ja) フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
US20090051036A1 (en) Semiconductor Package Having Buss-Less Substrate
JP2008085089A (ja) 樹脂配線基板および半導体装置
US9281260B2 (en) Semiconductor packages and methods of forming the same
CN1260790C (zh) 布线基板及其制造方法
CN117979538A (zh) 电路板
US20070023877A1 (en) Chip on flex tape with dimension retention pattern
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
KR20090037811A (ko) 배선 기판
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
US7508080B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2000340617A (ja) Ｔａｂテープキャリアおよびその製造方法
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
EP1665378A1 (en) Chip on flex tape with dimension retention pattern
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JP3526380B2 (ja) チップ部品型ｌｅｄ及びその製造方法
US20240096836A1 (en) Chip high-density interconnection package structure and manufacturing method thereof
US20050012213A1 (en) Wiring board, stacked wiring board and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CN115241150A (zh) 电路板及其制备方法和半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20140108