JP2001068836A - プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 - Google Patents

プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法

Info

Publication number
JP2001068836A
JP2001068836A JP24169299A JP24169299A JP2001068836A JP 2001068836 A JP2001068836 A JP 2001068836A JP 24169299 A JP24169299 A JP 24169299A JP 24169299 A JP24169299 A JP 24169299A JP 2001068836 A JP2001068836 A JP 2001068836A
Authority
JP
Japan
Prior art keywords
land
wiring pattern
solder
circuit board
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24169299A
Other languages
English (en)
Inventor
Masaaki Kusui
正昭 楠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24169299A priority Critical patent/JP2001068836A/ja
Priority to US09/504,712 priority patent/US6441316B1/en
Publication of JP2001068836A publication Critical patent/JP2001068836A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 不良半田の検査が容易で高密度実装が可能な
プリント配線基板及び半導体モジュール並びにその製造
方法を提供する。 【解決手段】 この発明に係るプリント配線基板は、回
路路基板１と、この回路基板１の表面上に形成される配
線パターン３と、回路基板の表面上に形成され、配線パ
ターンに接続するランド２と、回路基板の表面上を被う
レジスト６とを備え、このレジスト６にはランド２とこ
のランド２に接続する側の配線パターン３の端部とが露
出する開口部７が設けられているようにしたものであ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
（ＩＣ）を実装するためのプリント配線基板、及び半導
体集積回路を実装した半導体モジュール並びにその半導
体モジュールの製造方法に関するものである。
【０００２】
【従来の技術】従来、BGA(Ball Grid Array)やCSP(Chip
Scale Package)等、半田ボールを備えた多ピンのＩＣ
を回路基板に実装する場合、エポキシ樹脂等の基材で構
成される回路基板上にランドを設けておき、このランド
に上記の半田ボールを一対一に対応させて接続してい
る。ここで、ランドとは、半田ボールの形状に合わせて
回路基板上に設けられた円形の銅箔パターン等である。
【０００３】図１０は従来の回路基板上に半田ボールを
備えたＩＣを実装した場合の半導体モジュールを示す断
面図である。図１０において、１は回路基板であり、そ
の表面上には配線パターン３と、この配線パターン３に
接続するランド２が形成されている。このランド２は、
ＩＣ４にアレイ状に設けられた半田ボールの形状や数に
対応して、回路基板１上にアレイ状に設けられている。
【０００４】また、６は基板を保護するためのレジスト
であり、ランド２が露出するようにランド２に一致して
開口が設けられている。５ａは半田ボールを溶融してラ
ンド２上に融着して形成した良品半田であり、ＩＣ４と
ランド２とを適正に接合している。一方、５ｂは不良半
田であり、その先端部が完全に溶融しておらず、ランド
２とは十分に接合していない。
【０００５】図１０から分かるように、正常な半田５ａ
では、ランド２の表面全体を覆うように半田５ａが形成
されている。しかし、不良半田５ｂでは、半田が完全に
溶融しておらず、ランド２との接合面において隙間が生
じている。
【０００６】このような不良半田５ｂの存在は、いわゆ
オープン不良等を生じ、半導体モジュールとしての信頼
性を損なうこととなる。そのため、上記のような半田付
け工程の後、半田付けの良否を判定する検査を行う必要
がある。しかし、ＩＣ４と回路基板１との間には、多数
の半田５ａが存在するため、断面方向からの目視による
検査は困難である。そこで、従来はＸ線検査装置を用い
て、ＩＣの上面方向からＸ線による透視を行うことによ
り、半田付けのの良否を判断する方法が考えられてい
た。
【０００７】図１１は、このような半導体モジュール
を、上面方向から軟Ｘ線を用いて観察したＸ線透視図で
ある。Ｘ線透視図によれば、半田部分のＸ線透過率は他
の部分に比べて低いため、半田部分は図１１においてハ
ッチングを付した部分のように見え、他の部分より濃く
見える。このため、融けた半田がどのような形状にある
かが観察でき、良品半田と不良半田との判別が容易にで
きることが期待される。
【０００８】しかし、半田ボールの直径と回路基板１上
のランド２の直径とがほぼ等しいと、上面からのＸ線透
視によっても、図１１に示すように良品半田５ａと不良
半田５ｂとがほぼ同一形状に見え、両者の区別がつかな
い。そこで、従来は、特開平９−５１０１７号公報や特
開平１１−４０６７号公報に開示されているように、ラ
ンドの直径を半田ボールの直径より大きくしたり、さら
にランドの形状を半田ボールの断面形状と異なるものと
することにより、正常に溶融した半田と不良半田との判
別ができるような方策を講じていた。
【０００９】このような方策によれば、半田が完全に溶
融すればランド全体に広がり、半田ボールとは異なる大
きさ乃至形状のパターンとしてＸ線透視により認識でき
るため、ランド全体に広がらない不良半田とは容易に判
別をつけることが可能になる。
【００１０】しかし、このような方策を講じた場合、回
路基板上のランドの面積を大きくとる必要が生じるた
め、同じく回路基板上に設けられる配線パターンの設計
の自由度を制限することになる。また、ランドが大きく
なると、ＩＣチップの微細化や多ピン化に伴う半田ボー
ルの間隔の狭隘化に対応できず、高密度実装の妨げにな
るなどの新たな問題点が生じることになる。
【００１１】
【発明が解決しようとする課題】この発明は、上記のよ
うな問題点を解決するためになされたものであり、ラン
ドの面積が半田ボールとほぼ等しい場合であっても、Ｂ
ＧＡやＣＳＰ等の半田ボールを備えたＩＣを実装する際
の不良半田の検査が容易で、高密度実装が可能なプリン
ト配線基板を提供することを目的としている。
【００１２】また、この発明は、回路基板にＢＧＡやＣ
ＳＰ等の半田ボールを備えたＩＣを実装する際の、不良
半田の検査が容易で、信頼性が高くかつ高密度実装が可
能な半導体モジュールを提供することを目的としてい
る。
【００１３】さらに、この発明は、回路基板にＢＧＡや
ＣＳＰ等の半田ボールを備えたＩＣを実装する際の、不
良半田の検査が容易で、信頼性が高くかつ高密度実装が
可能な半導体モジュールの製造方法を提供することを目
的としている。
【００１４】
【課題を解決するための手段】この発明に係るプリント
配線基板は、回路路基板と、この回路基板の表面上に形
成される配線パターンと、回路基板の表面上に形成さ
れ、配線パターンに接続するランドと、回路基板の表面
上を被うレジストとを備え、このレジストにはランドと
このランドに接続する側の配線パターンの端部とが露出
する開口部が設けられているようにしたものである。
【００１５】また、この発明に係るプリント配線基板
は、上記の構成に加え、配線パターンのランドに接続す
る側の端部の形状をランドに向かって開く扇形にしたも
のである。
【００１６】この発明に係る半導体モジュールは、回路
基板と、この回路基板の表面上に形成される配線パター
ンと、回路基板の表面上に形成され、配線パターンに接
続するランドと、半導体集積回路と、この半導体集積回
路を回路基板上に実装する半田とを備え、この半田がラ
ンド及びこのランドに接続する側の配線パターンの端部
に融着して形成されるようにしたものである。
【００１７】また、この発明に係る半導体モジュール
は、回路基板と、この回路基板の表面上に形成される配
線パターンと、回路基板の表面上に形成され、配線パタ
ーンに接続するランドと、回路基板の表面上を被うレジ
ストと、半導体集積回路と、この半導体集積回路を回路
基板上に実装する半田とを備え、レジストはランドとこ
のランドに接続する側の配線パターンの端部とが露出す
る開口部を有しており、上記の半田がランド及び配線パ
ターンの端部に融着して形成されるようにしたものであ
る。
【００１８】さらに、上記の各半導体モジュールにおい
て、配線パターンのランドに接続する側の端部の形状を
このランドに向かって開く扇形にしたものである。
【００１９】また、この発明に係る半導体モジュールの
製造方法は、配線パターン並びにこの配線パターンに接
続するランドが形成された回路基板上にレジストを形成
する工程と、このレジストにランド及びこのランドに接
続する側の配線パターンの端部が露出する開口部を設け
る工程と、半導体集積回路の半田ボールをランドに当接
する工程と、この半田ボールを加熱してランド及び配線
パターンの端部に半田を融着する工程と、Ｘ線透視によ
り融着した半田の形状を検査する工程とを含むものであ
る。
【００２０】また、この発明に係る半導体モジュールの
製造方法は、半田を融着する工程の後に、さらにレジス
トを除去する工程を含むようにしたものである。
【００２１】
【発明の実施の形態】実施の形態１ 図１はこの発明の実施の形態１によるプリント配線基板
の平面図を示すものである。図１において１はエポキシ
樹脂等で構成された回路基板であり、その表面上には配
線パターン３と、この配線パターン３に接続するランド
２が形成されている。このランド２は、 ＢＧＡ等のＩ
Ｃ（半導体集積回路）にアレイ状に設けられた半田ボー
ルの形状や数に対応して、回路基板１上にアレイ状に設
けられている。また、６は回路基板１等を保護するた
め、回路基板１のほぼ全面にわたって形成されたレジス
トである。ただし、レジスト６には、ランド２及び配線
パターン３の端部が露出するように、ランド２の面積よ
り大きく開口する開口部７が設けられている。
【００２２】次に、このようにして構成されたプリント
配線基板を用いてＢＧＡ等の半田ボールを備えたＩＣを
実装した半導体モジュールの製造工程並びに検査工程を
図に基づいて説明する。ここで、図２乃至図５はこの発
明にかかる半導体モジュールの製造工程を示す断面図で
あり、図６はその半導体モジュールの上面方向からのＸ
線透視図を示すものである。また、図２は上記の図１に
示したプリント配線基板の断面図を示すものであり、図
１中のＸ−‘Ｘ線断面に相当する。
【００２３】まず図１及び図２で説明したようなプリン
ト配線基板を用意する。次いで、図３に示すようにこの
プリント配線基板の回路基板１上のランド２の表面に、
このランド２の平面形状に一致させて半田ペースト１０
を印刷等により形成する。
【００２４】次いで、図４に示すようにＩＣ４の半田ボ
ール５を、上記のランド２に正確に位置合わせして当接
する。ここで、プリント配線基板のランド２はＩＣ４の
半田ボールの位置及び形状にほぼ一致するように形成さ
れている。また、半田ボール５の直径とランド２の直径
はほぼ等しいものとなっている。
【００２５】次いで、上記のプリント配線基板及びＩＣ
４をリフロー炉に入れて、高温で半田ペースト１０及び
半田ボール５を加熱溶融し、溶融した半田によってプリ
ント配線基板とＩＣ４とを接合し、図５に示すように半
導体モジュールを形成する。
【００２６】ここで、図５において５ａは半田ボール５
が完全に溶融してランド２とＩＣ４とを十分に接合して
いる正常な半田、すなわち良品半田である。一方、５ｂ
は半田ボール５の溶融が不完全でランド２とＩＣ４との
接合が不十分な不良半田である。
【００２７】図５から分かるように、良品半田５ａで
は、半田がランド２の表面全体を覆うとともに、配線パ
ターン３のレジスト６から露出した部分、すなわちレジ
ストの開口部７の内部にある配線パターン３の端部の表
面上にも半田が形成されている。これは、以下の理由に
よる。配線パターン３は、ランド２と同様金属材料で形
成されているため、溶融した半田に対する親和性が高
い。このため、十分に溶融した半田はランド２のみなら
ず、さらに配線パターン３の上にも拡がって行くことに
なる。
【００２８】一方、配線パターン３が形成されていない
回路基板１の表面やレジスト６の表面は、半田に対して
撥性があり、溶融した半田が付着しない。このため、配
線パターン３上に延在してきた溶融半田はレジスト６の
開口部７の縁部で堰き止められ、結局良品半田５ａはラ
ンド２及び露出した配線パターン３の端部の上に形成さ
れる。
【００２９】これに対し、不良半田５ｂでは、半田ボー
ル５が完全に溶融しておらず、ランド２との接合面にお
いて隙間が生じている。このため、溶融半田はランド２
の表面の一部にのみ存在し、配線パターン３のレジスト
６から露出した部分、すなわちランド２に接続する側の
配線パターン３の端部にまで到達しえない。
【００３０】次に、検査工程について説明する。上記工
程で形成された半導体モジュールを上面から、軟Ｘ線を
照射することにより透視し、半田の良品・不良品の別を
判定する。図６は、このような状態の半導体モジュール
の上面方向からのＸ線透視図である。図６から分かるよ
うに、良品半田５ａは配線パターン３のランド２に接続
する側の端部にまで半田が形成されているため、Ｘ線透
視によりその形状が容易に確認できる。一方、不良半田
５ｂでは配線パターン３のランド２に接続する側の端部
にまで半田が達していないため、そのＸ線透視図では半
田ボールの直径断面ないしランドの平面形状と同一の形
状に見える。よって、Ｘ線透視によれば、両者は容易に
判別ができることになる。
【００３１】以上説明したように、本発明の実施の形態
１によるプリント配線基板を用いて、半導体モジュール
を製造することにより、半田の良否が容易に判別でき、
信頼性の高い半導体モジュールが得られる。また、上記
のプリント配線基板は、ランドの大きさを半田ボールの
半径と同程度の大きさにできるので、ランドが回路基板
上に余分なスペースを必要とすることもない。よって、
配線パターンの設計の自由度を阻害することもなく、ま
たＩＣを高密度に実装できる半導体モジュールを提供で
きる。
【００３２】さらに、上記のプリント配線基板では、ラ
ンドの形状を半田ボールの断面形状に一致した円形とす
れば足りる。従って、従来と同様のマスクパターンが使
用でき、またマスクパターン合わせ工程も容易になる。
【００３３】実施の形態２ 上記実施の形態１では、配線パターン３の回路基板１上
のレジスト６の開口部７内部に露出する部分、すなわち
ランド２に接続する側の配線パターン３の端部は配線パ
ターン３の他の部分の延長であり、その平面の形状とし
て、配線パターン３のその他の部分と同様の矩形状であ
り、かつ同じ幅としている。しかし、この実施の形態２
では、配線パターン３のこのランド２に接続する側の端
部の平面形状を、矩形とは別異の形状にしたものであ
る。
【００３４】図７は、この発明の実施の形態２にかかる
回路基板の平面図を示すものである。図７において、３
ａは配線パターン３の端部であり、レジスト６の開口部
７の内部に露出する部分である。その他の部分は、実施
の形態１で説明したものと同一であるので説明を省略す
る。
【００３５】図７において、レジスト６から露出する、
ランド２に接続する側の配線パターン３の端部３ａは、
ランド２に接する部分に向かって開く扇形状となってい
る。ランド２に接続する側の配線パターン３の端部３ａ
をこのような形状とすることにより、半田ボールが溶融
して、半田がランド２から配線パターン３の方向に流動
する際の抵抗が減少する。このため、半田が正常に溶融
した場合の良品半田では、よりスムーズに配線パターン
のランド２に接続する側の端部３ａの上に半田が乗り、
図８に示すような所望のＸ線透視パターンが得られるの
で、半田の良否の判定が容易になる。
【００３６】さらに、このランド２に接続する側の配線
パターン３の端部３ａを扇形状とすることにより、上記
端部以外の配線パターン３の幅を細く形成しつつ、一方
で配線パターン３のランド２に接続する側の端部３ａの
幅を太く形成できる。このため、Ｘ線透視検査時の視認
性を損なうことなく、回路基板上の配線パターンの必要
スペースを減少させることができ、より高密度実装が可
能な半導体モジュールを提供できる。
【００３７】実施の形態３ 上記発明の実施の形態１で説明した半導体モジュールで
は、リフロー工程を経てＩＣ４を回路基板１上に実装し
た後もレジスト６を存置していた。しかし、この実施の
形態３では、半導体モジュールとしてレジスト６を要し
ない場合について説明する。図９はこの実施の形態３に
係る半導体モジュールの断面図を示すものである。
【００３８】図９に示す半導体モジュールが、実施の形
態１の図５で説明した半導体モジュールと相違する点
は、図５におけるレジスト６が除去されている点であ
る。このような、半導体モジュールは、例えば、実施の
形態１で説明したリフロー工程の後に、有機溶剤等に半
導体モジュールを浸す工程を付加するなどして、レジス
ト６を除去することにより形成できる。
【００３９】このような半導体モジュールによれば、実
施の形態１で説明したのと同様に、半田の良否の検査が
容易で、信頼性の高い半導体モジュールが簡単な製造工
程で得られることになる。
【００４０】なお、上記の各実施の形態では、回路基板
１上に形成したレジスト６の開口部７の縁の形状が円形
である場合について説明したが、他の形状、例えば四角
形や長方形などの場合に本発明を適用してもよい。ま
た、ランド２の形状として円形の場合について説明した
が、他の形状、例えば四角形や円形に突起を有する形状
のランドを用いてもよい。さらに、ランド２と配線パタ
ーン３とは同一の材料で形成されたものでもよく、また
別異の材料で形成されていてもよい。また、ランド２と
配線パターン３の断面方向の厚さは異なるものであって
も良く、また同一であってもよい。また、基板を保護す
るためのレジスト６にかえて、半田に対してマスクとな
る他の素材、例えばテフロン樹脂等を用いても良い。
【００４１】
【発明の効果】以上説明したように、この発明に係るプ
リント配線基板によれば、半田良否の検査が容易で、Ｂ
ＧＡ等のＩＣを高密度に実装することが可能になる。ま
た、この発明に係る半導体モジュールによれば信頼性が
高く、高密度実装が可能な半導体モジュールが得られる
効果がある。さらに、この発明に係る半導体モジュール
の製造方法によれば、簡単な工程で信頼性の高い半導体
モジュールの製造が可能になる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係るプリント配線
基板を示す平面図。
【図２】 この発明の実施の形態１に係る半導体モジュ
ールの製造方法を示す断面図。
【図３】 この発明の実施の形態１に係る半導体モジュ
ールの製造方法を示す断面図。
【図４】 この発明の実施の形態１に係る半導体モジュ
ールの製造方法を示す断面図。
【図５】 この発明の実施の形態１に係る半導体モジュ
ールの製造方法を示す断面図。
【図６】 この発明の実施の形態１に係る半導体モジュ
ールの製造方法を示す平面透視図。
【図７】 この発明の実施の形態２に係るプリント配線
基板を示す平面図。
【図８】 この発明の実施の形態２に係る半導体モジュ
ールの製造方法を示す平面透視図。
【図９】 この発明の実施の形態３に係る半導体モジュ
ールを示す断面図。
【図１０】 従来の半導体モジュールを示す断面図。
【図１１】 従来の半導体モジュールの製造方法を示す
平面透視図。
【符号の説明】
１ 回路基板 ２ ランド ３ 配線パターン ３ａ 配線パターンの端部 ４ 半導体集積回路 ５ 半田ボール ５ａ 半田 ６ レジスト ７ レジストの開口部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 回路基板と、この回路基板の表面上に形
    成される配線パターンと、前記回路基板の表面上に形成
    され、前記配線パターンに接続するランドと、前記回路
    基板の表面上を被うレジストとを備えたプリント配線基
    板であって、前記レジストには前記ランドとこのランド
    に接続する側の前記配線パターンの端部とが露出する開
    口部が設けられていることを特徴とするプリント配線基
    板。
  2. 【請求項２】 前記ランドに接続する側の前記配線パタ
    ーンの端部の形状が前記ランドに向かって開く扇形をし
    ていることを特徴とする請求項１記載のプリント配線基
    板。
  3. 【請求項３】 回路基板と、この回路基板の表面上に形
    成される配線パターンと、前記回路基板の表面上に形成
    され、前記配線パターンに接続するランドと、半導体集
    積回路と、この半導体集積回路を前記回路基板上に実装
    する半田とを備えた半導体モジュールであって、前記半
    田は前記ランド及びこのランドに接続する側の前記配線
    パターンの端部に融着して形成されていることを特徴と
    する半導体モジュール。
  4. 【請求項４】 回路基板と、この回路基板の表面上に形
    成される配線パターンと、前記回路基板の表面上に形成
    され、前記配線パターンに接続するランドと、前記回路
    基板の表面上を被うレジストと、半導体集積回路と、こ
    の半導体集積回路を前記回路基板上に実装する半田とを
    備えた半導体モジュールであって、前記レジストは前記
    ランドとこのランドに接続する側の前記配線パターンの
    端部とが露出する開口部を有しており、前記半田は前記
    ランド及び前期配線パターンの端部に融着して形成され
    ていることを特徴とする半導体モジュール。
  5. 【請求項５】 前記ランドに接続する側の前記配線パタ
    ーンの端部の形状が前記ランドに向かって開く扇形をし
    ていることを特徴とする請求項３又は請求項４記載の半
    導体モジュール。
  6. 【請求項６】 配線パターン並びにこの配線パターンに
    接続するランドが形成された回路基板の表面をレジスト
    で被う工程と、このレジストに前記ランド及びこのラン
    ドに接続する側の前記配線パターンの端部が露出する開
    口部を設ける工程と、半田ボールを備えた半導体集積回
    路の前記半田ボールを前記ランドに当接する工程と、前
    記半田ボールを加熱して前記ランド及び前記配線パター
    ンの端部に半田を融着する工程と、Ｘ線透視により前記
    の半田の形状を検査する工程とを含むことを特徴とする
    半導体モジュールの製造方法。
  7. 【請求項７】 前記半田を融着する工程の後に、前期レ
    ジストを除去する工程を含むことを特徴とする請求項６
    記載の半導体モジュールの製造方法。
JP24169299A 1999-08-27 1999-08-27 プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 Pending JP2001068836A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24169299A JP2001068836A (ja) 1999-08-27 1999-08-27 プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US09/504,712 US6441316B1 (en) 1999-08-27 2000-02-16 Printed-circuit board and a semiconductor module, and a manufacturing process of the semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24169299A JP2001068836A (ja) 1999-08-27 1999-08-27 プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2001068836A true JP2001068836A (ja) 2001-03-16

Family

ID=17078110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24169299A Pending JP2001068836A (ja) 1999-08-27 1999-08-27 プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法

Country Status (2)

Country Link
US (1) US6441316B1 (ja)
JP (1) JP2001068836A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276001A (ja) * 2005-03-01 2006-10-12 Denso Corp Ｘ線検査装置及びｘ線検査方法
JP2006319391A (ja) * 2005-05-10 2006-11-24 Audio Technica Corp コンデンサーマイクロホンおよびコンデンサーマイクロホンにおけるリード線の接続方法
KR100688850B1 (ko) * 2002-10-11 2007-03-02 세이코 엡슨 가부시키가이샤 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기
JP2008288297A (ja) * 2007-05-16 2008-11-27 Spansion Llc 半導体装置及びその製造方法
JP2008294014A (ja) * 2007-05-22 2008-12-04 Canon Inc 半導体装置
JP2009170570A (ja) * 2008-01-15 2009-07-30 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2009182236A (ja) * 2008-01-31 2009-08-13 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
WO2021261013A1 (ja) * 2020-06-23 2021-12-30 日立Astemo株式会社 電子制御装置および電子制御装置の製造方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2344550A (en) * 1998-12-09 2000-06-14 Ibm Pad design for electronic package
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
JP4903966B2 (ja) 2000-03-10 2012-03-28 スタッツ・チップパック・インコーポレイテッド フリップチップ接合構造及びフリップチップ接合構造を形成する方法
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US20060163729A1 (en) * 2001-04-18 2006-07-27 Mou-Shiung Lin Structure and manufacturing method of a chip scale package
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP2003258147A (ja) * 2002-02-28 2003-09-12 Seiko Epson Corp 配線基板及びその製造方法、電子部品並びに電子機器
JP4041949B2 (ja) * 2002-03-25 2008-02-06 ミネベア株式会社 キーボードのアセンブリ構造体
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
JP4110391B2 (ja) * 2003-01-16 2008-07-02 セイコーエプソン株式会社 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
US7098408B1 (en) * 2003-10-14 2006-08-29 Cisco Technology, Inc. Techniques for mounting an area array package to a circuit board using an improved pad layout
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
WO2005048307A2 (en) * 2003-11-08 2005-05-26 Chippac, Inc. Flip chip interconnection pad layout
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
TWI534915B (zh) 2003-11-10 2016-05-21 恰巴克有限公司 引線上凸塊之倒裝晶片互連
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP2007116039A (ja) * 2005-10-24 2007-05-10 Alps Electric Co Ltd 回路基板
TWI278081B (en) * 2005-12-22 2007-04-01 Siliconware Precision Industries Co Ltd Electronic carrier board and package structure thereof
TWI286830B (en) * 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
US9847309B2 (en) * 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
TWI377656B (en) * 2007-09-19 2012-11-21 Method for manufacturing packaging substrate
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
TWI394252B (zh) * 2008-08-05 2013-04-21 Unimicron Technology Corp 封裝基板結構
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
JP2013115214A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法
US9449933B2 (en) * 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
JP6750872B2 (ja) * 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
JP6986492B2 (ja) * 2018-06-01 2021-12-22 日東電工株式会社 配線回路基板
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT389793B (de) * 1986-03-25 1990-01-25 Philips Nv Leiterplatte fuer gedruckte schaltungen und verfahren zur herstellung solcher leiterplatten
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
JPH0951017A (ja) 1995-08-04 1997-02-18 Fujitsu Ltd 半導体モジュール
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
JPH1114067A (ja) 1997-06-19 1999-01-22 Toshiba Corp 加熱調理システム
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688850B1 (ko) * 2002-10-11 2007-03-02 세이코 엡슨 가부시키가이샤 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기
JP2006276001A (ja) * 2005-03-01 2006-10-12 Denso Corp Ｘ線検査装置及びｘ線検査方法
JP2006319391A (ja) * 2005-05-10 2006-11-24 Audio Technica Corp コンデンサーマイクロホンおよびコンデンサーマイクロホンにおけるリード線の接続方法
JP2008288297A (ja) * 2007-05-16 2008-11-27 Spansion Llc 半導体装置及びその製造方法
JP2008294014A (ja) * 2007-05-22 2008-12-04 Canon Inc 半導体装置
JP2009170570A (ja) * 2008-01-15 2009-07-30 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
US8098496B2 (en) 2008-01-15 2012-01-17 Elpida Memory, Inc. Wiring board for semiconductor device
JP2009182236A (ja) * 2008-01-31 2009-08-13 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
US8507805B2 (en) 2008-01-31 2013-08-13 Elpida Memory, Inc. Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
WO2021261013A1 (ja) * 2020-06-23 2021-12-30 日立Astemo株式会社 電子制御装置および電子制御装置の製造方法

Also Published As

Publication number Publication date
US20020053466A1 (en) 2002-05-09
US6441316B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
JP2001068836A (ja) プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP3116130B2 (ja) Ｂｇａ接続構造の形成方法
US7387910B2 (en) Method of bonding solder pads of flip-chip package
US6498307B2 (en) Electronic component package, printing circuit board, and method of inspecting the printed circuit board
JP3613167B2 (ja) パッド電極の接続状態の検査方法
JP2001223293A (ja) 半導体装置及びその製造方法
JPH10189806A (ja) 半導体装置および半導体装置と基板の接合構造
JPH10135276A (ja) エリアアレイ半導体装置、プリント基板及びスクリーンマスク
US8233288B2 (en) Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
JPH08288658A (ja) Ｂｇａパッケージ搭載用印刷配線基板
US6802119B2 (en) Conductive pedestal on pad for leadless chip carrier (LCC) standoff
JPH0951017A (ja) 半導体モジュール
JPH08213413A (ja) シリコン素子のはんだ付け方法
JPH11121648A (ja) 電子部品実装体およびこれを構成する基板
US20050085007A1 (en) Joining material stencil and method of use
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JPH0758173A (ja) 半導体装置のバーンイン方法及び半導体装置
JPH10313167A (ja) 配線基板
JP3174536B2 (ja) ハンダ付け状態の確認方法
JPS6364916B2 (ja)
JPH09214079A (ja) 配線基板
JP2001024313A (ja) プリント配線基板及び半導体モジュール並びにその半導体モジュールの製造方法
JP2002043711A (ja) 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法
US20080036481A1 (en) Air trapped circuit board test pad via
JPH11204934A (ja) 電子部品の実装方法