JP2009170570A - 半導体装置の配線基板、半導体装置、電子装置およびマザーボード - Google Patents

半導体装置の配線基板、半導体装置、電子装置およびマザーボード Download PDF

Info

Publication number
JP2009170570A
JP2009170570A JP2008005275A JP2008005275A JP2009170570A JP 2009170570 A JP2009170570 A JP 2009170570A JP 2008005275 A JP2008005275 A JP 2008005275A JP 2008005275 A JP2008005275 A JP 2008005275A JP 2009170570 A JP2009170570 A JP 2009170570A
Authority
JP
Japan
Prior art keywords
land
wiring
semiconductor device
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008005275A
Other languages
English (en)
Other versions
JP5405749B2 (ja
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008005275A priority Critical patent/JP5405749B2/ja
Priority to US12/348,132 priority patent/US8098496B2/en
Publication of JP2009170570A publication Critical patent/JP2009170570A/ja
Application granted granted Critical
Publication of JP5405749B2 publication Critical patent/JP5405749B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 ランドとコンタクト部材の接合強度を従来よりも向上させることができる配線基板を提供すること。
【解決手段】 半導体装置３の配線基板１は、基材１３、基材１３に設けられたソルダーレジスト２１ｂ、ランド９、配線２５を有している。
ソルダーレジスト２１ｂとランド９は接触しておらず、配線２５の端部２６は、ハンダボール１１が設けられていない状態では、ランド９と互いに対向し、離間して設けられている。
そのため、ランド９と端部２６の間には隙間３１が形成され、ランド９は完全なＮＳＭＤ構造を形成している。
ランド９上にハンダボール１１を設けると、ハンダボール１１が、端部２６およびランド９を覆い、隙間３１を埋めることにより、端部２６とランド９が、電気的に接続される。
【選択図】 図３

Description

本発明は、半導体素子を搭載する半導体装置の配線基板、半導体装置の配線基板を搭載した半導体装置、半導体装置を用いた電子装置、本発明の特徴を有するマザーボード、半導体装置の配線基板の製造方法、半導体装置の配線基板を用いた半導体装置と半導体装置を搭載した電子装置の製造方法とマザーボード上に半導体や電子部品を搭載する電子装置の製造方法に関する。
近年、電子機器の小型化、高性能化に伴い、電子機器に用いられる半導体素子の高集積化、小型化が進んでいる。
そのため、半導体素子と基板との接続構造として、基材上にランドと呼ばれる導電体の台座を設け、ランド上に設けたハンダボール等のコンタクト部材を他の基板等と接続する構造が用いられる場合がある。
このような構造では、半導体素子のさらなる高集積化、多端子化を図るためには、ランドおよびコンタクト部材を小型化する必要がある。
しかしながら、小型化はランドとコンタクト部材の接触部分の面積の縮小を伴うため、接合強度が低下するという問題がある。
そのため、小型化に伴う接合強度の低下を防ぐための構造が必要となる。
ランドとコンタクト部材間の接合強度の低下を防ぐ構造としてはＮＳＭＤ（Non Solder Mask Defined）構造が知られている。
ＮＳＭＤ構造は、ランドとソルダーレジスト間に隙間を設けた構造であり、コンタクト部材がランドの上面だけでなく、ランドの側面とも接触することにより、ランドとコンタクト部材間の接合強度を向上させている。
一方で、ＮＳＭＤ構造であっても、ランドにおいて配線を引き出しているネック部、即ち、配線との接続部についてはソルダーレジストに覆われたＳＭＤ（Solder Mask Defined）構造であった。
その為、コンタクト部材との接続が弱いＳＭＤ部分（ネック）から、コンタクト部材の破断が進行するケースが多く、破断を防ぐ構造が必要な場合がある。
破断を防ぐ構造としては、例えば、ランドの端子部の周囲に環状の支持部を設けて、複数の連結部を用いて端子部と支持部を接続する構造がある。
例えば特許文献１の図１には、ＢＧＡ（Ball Grid Array）の半導体装置の端子構造において、ランドは、ボールを半田付けする為に端子部と、この端子部の外周部近傍に配設された支持部と、端子部と支持部とを繋ぐ連結部とを有し、基板上には、端子部が露出した状態で、支持部を覆うように絶縁層を設け、半田が端子部の表面とエッジ部に跨った状態で、ボールが端子部に半田付けするように構成している。
特開２００３−２４３８１３号公報
しかしながら、このような構造においては、支持部から複数の連結部によりランドを接続するように構成しているため、配線基板とランドとの接続強度を向上することができるが、ランドは連結部により接続されており、連結部の付け根部分ではＳＭＤ構造となる。
そのため、半導体装置に発生する応力によって、半田との接続が弱いＳＭＤ部分から半田ボールが破断が進行する恐れがあり、このようなボールの破断は半導体装置の二次実装の信頼低下につながっていた。
また、このような構造では、ランドの端子部の周囲に支持部が形成されるため、ランド間のピッチが広くなってしまい、配線基板が大型化してしまう恐れがあった。
ランド間に配線を通す必要がある多配線の基板については、さらなる配線基板の大型化と、これによる半導体装置の大型化というデメリットがある。
本発明は、このような問題に鑑みてなされたもので、その目的は、ランドとコンタクト部材の接合強度をランドやコンタクト部材のサイズや、ランド間のピッチを変更する事無く従来よりも向上させることができる配線基板及び当該配線基板を搭載した半導体装置、もしくは当該配線基板の特徴を有したマザーボードを提供することにある。
本発明のさらに他の目的は、上記半導体装置をマザーボードに実装した電子装置や、上記当該配線基板の特徴を有したマザーボード上に種々の半導体装置や電子部品を搭載した電子装置を提供することである。
前述した目的を達成するために、第１の発明は、基材と、前記基材上に設けられ、コンタクト部材を搭載するランドと、前記基材上に設けられ、前記ランドに離間して対向する端部を有する配線と、前記基材の表面を覆うように設けられ、かつ前記ランドおよび前記配線の端部とは接触しないように設けられたソルダーレジストと、を有することを特徴とする半導体装置の配線基板である。
第２の発明は、基材と、前記基材の一方の面に設けられた接続パッドと、前記基材の他の面に設けられ、前記接続パッドと電気的に接続された配線と、前記基材の他の面に設けられ、前記配線と離間して対向するように設けられたランドと、前記ランドと前記配線の一部が露出するように前記基材の他の面に設けられたソルダーレジストと、からなる配線基板と、前記配線基板の一面に搭載され、前記接続パッドと電気的に接続された半導体チップと、少なくとも前記配線基板の一面と半導体チップの一部や全面を覆う封止体とを有する半導体装置において、前記配線基板は、第１の発明記載の半導体装置の配線基板であることを特徴とする半導体装置である。
第３の発明は、第１の発明に記載の半導体装置の配線基板の特徴を有するマザーボードである。
第４の発明は、第１の発明記載の半導体装置を実装したマザーボードを備えていること、または第３の発明記載のマザーボードを備えていることを特徴とする電子装置である。
第５の発明は、基材上に金属薄膜を形成した後に、前記金属薄膜を選択的にエッチングすることにより、ランドと、前記ランドに離間して対向する端部を有する配線と、を配置する工程を有することを特徴とする半導体装置の配線基板の製造方法である。
第６の発明は、第１の発明に記載の半導体装置の配線基板上に半導体チップを搭載し、少なくとも前記半導体装置の配線基板の一面と半導体チップの一部や全面を封止体で覆い、前記ランド上にコンタクト部材を配置して前記ランドと前記半導体チップを電気的に接続し、半導体装置を製造する工程と、前記半導体装置をマザーボード上に実装する工程と、を有することを特徴とする電子装置の製造方法である。
第７の発明は、第１の発明記載に記載の半導体装置の配線基板の特徴を有するマザーボードの製造工程と、前記マザーボード上に半導体装置や電子部品を実装する工程と、を有することを特徴とする電子装置の製造方法である。
本発明によれば、ランドとコンタクト部材の接合強度をピッチ間を変更する事無く従来の同サイズのランドとコンタクト部材よりも向上させることができる配線基板及び当該配線基板を搭載した半導体装置、もしくは当該配線基板の特徴を有したマザーボード、もしくは当該配線基板を搭載した半導体装置をマザーボードに実装した電子装置、もしくは当該配線基板の特徴を有したマザーボード上に種々の半導体装置や電子部品を搭載した電子装置を提供することができる。
以下、図面に基づいて本発明に好適な実施例を詳細に説明する。
まず、図１および図２を参照して、本発明の第１の実施形態に係る配線基板１及び当該配線基板１を含む半導体装置３の概略構成を説明する。
図１および図２に示すように、半導体装置３は、平面形状が略四角形の板状の配線基板１と、半導体チップ５とを有している。図示された半導体チップ５は配線基板１の一方の面に搭載されている。
半導体チップ５は、シリコンやゲルマニウムなどの半導体チップの材料からなる基板の一面に、例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等を備えている。
配線基板１の他の面には、半導体装置３を他の装置と接続するためのハンダボール１１がコンタクト部材として設けられている。
図１および図２を参照して、配線基板１及び半導体装置３の構成をさらに詳細に説明する。
図１および図２に示すように、配線基板１は、基材１３、半導体チップ５を搭載した基材１３の面側に設けられたソルダーレジスト２１ａ、他の面側に設けられたソルダーレジスト２１ｂ、他の面側に設けられたランド９、半導体チップ５が設けられた面側に設けられた接続パッド１５、基材１３の内部および他の面側に設けられた配線２５を有している。
具体的に説明すると、配線基板１の基材１３はガラスエポキシ等で構成され、接続パッド１５は、基材１３の一方の面の外周の近傍に複数個設けられている。
半導体チップ５を搭載した面側に設けられたソルダーレジスト２１ａは、接続パッド１５の形成領域以外の領域に設けられている。
半導体チップ５は、絶縁性の材料からなる接着剤２３を介してソルダーレジスト２１ａ上に設けられている。
半導体チップ５の表面には接続パッド１５との接続用の電極パッド１９が複数設けられており、接続パッド１５と電極パッド１９はＡｕ、Ｃｕ、Ａｌ等からなるワイヤ１７によって電気的に接続されている。
なお、電極パッド１９を除く、半導体チップ５の表面には図示しないパッシベーション膜が形成され、回路形成面を保護している。
また、少なくとも半導体チップ５、接続パッド１５、電極パッド１９、ワイヤ１７を覆うように封止部７が設けられている。
封止部７はエポキシ樹脂等の絶縁性の熱硬化樹脂からなり、半導体チップ５や、電気的接続部位である接続パッド１５、電極パッド１９、ワイヤ１７を保護している。
一方、基材１３の他の面側に設けられたランド９は、図２に示されるように、所定の間隔で格子状に複数個配置されている。また、各ランド９は、基材１３内および基材１３の表面に設けられた配線２５（図１では図示せず）を介して接続パッド１５と電気的に接続されている。
即ち、各ランド９は、配線２５および接続パッド１５を介して半導体チップ５の電極パッド１９と電気的に接続されている。
また、ソルダーレジスト２１ｂは、後述するように、基材１３の他の面に、ランド９と接触しないように設けられている。さらに、コンタクト部材としてのハンダボール１１はランド９上に設けられている。
ハンダボール１１は、他の装置のランド等の接続部分と接続されることにより、配線２５を介して他の装置と半導体チップ５とを電気的に接続する。
次に、図３〜図５を参照して、配線基板１のランド９付近の構造について説明する。
ランド９および配線２５は、後述するように、Ｃｕ等からなる導電体の薄膜を所望のパターン形状にエッチングすることで形成したものであり、ランド９は、図３に示すように、第１の実施形態では略円形状に形成されている。
また、基材１３の表面（図１参照）の大部分はソルダーレジスト２１ｂで覆われている。
ここで、図４および図５に示されたランド９付近の断面図を見ると、図４（ａ）のように、ソルダーレジスト２１ｂとランド９は接触しておらず、いわゆる、ＮＳＭＤ（Non Solder Mask Defined）構造を形成している。
一方、図３および図４に示すように、配線２５は、ランド９に隣接して設けられた端部２６を有しており、端部２６とソルダーレジスト２１ｂは接触していない。
なお、端部２６の外周の一部である外周３４は、ランド９の外周３６と対向して設けられている。
ここで、図３および図４のように、ハンダボール１１が設けられていない状態では、端部２６とランド９は離間して設けられており、ランド９と端部２６の間には隙間３１が形成されいる。
即ち、ランド９と配線２５は、図３および図４の状態では、電気的に接続されていない構造となっている。
図５のように、ランド９上にハンダボール１１を設けると、ハンダボール１１が、端部２６およびランド９を覆い、かつ隙間３１を埋めることにより、端部２６とランド９とは、ハンダボール１１を介して電気的に接続される。また、ハンダボール１１と配線２５も電気的に接続される。
このように、配線基板１はハンダボール１１が設けられていない状態では、ランド９と端部２６は接触しておらず、ランド９は、いわゆる「ネック部」の無い完全なＮＳＭＤ（Non Solder Mask Defined）構造となっている。
これにより、ランド９の側面にもハンダボール１１が完全に回りこみ、ハンダボール１１をランド９から壊れ難くすることができ、理想的な接続強度が見込める。
つまり、半導体装置３としての実装信頼性を向上させる事ができる。
また、上記構造は、基板配線とランドの配置の影響を受けないため、既存の配線基板とランドを持った製品においても、基板配線とランドの配置を変更することなく、わずかなデザイン修正で適応可能となる。
次に、図６〜図１０を参照して、上記した配線基板１を含む半導体装置３の製造工程を説明する。
半導体装置３は、複数の配線基板１を含む配線母基板３５をまず製造し、次に配線母基板３５上に半導体チップ５等を配置することにより製造される。
まず、図６〜図８を参照して配線母基板３５の製造の手順について説明する。
最初に、配線母基板３５の構造について図６を参照して説明する。
図６に示すように、配線母基板３５は、矩形の製品形成領域３７を複数有している。
製品形成領域３７はマトリックス配置されており、製品形成領域３７の間には切り取り線としてのダイシングライン４１が形成されている。
配線基板１は、製品形成領域３７に後述する所定の処理（ランド９、ソルダーレジスト２１ｂの形成）を行うことにより、形成される。
また、製品形成領域３７の周囲には枠部３９が形成されており、配線母基板３５を移動する際は、図示しない搬送機器を枠部３９と接触させて搬送する。
このように、枠部３９を形成することにより、製品形成領域３７に触れることなく、配線母基板３５を移動させることができる。
また、枠部３９には位置決め孔４３が複数設けられており、移動の際の位置決めとして用いられる。
次に、配線母基板３５を形成する手順について図６〜図８を参照して説明する。
まず、ガラスエポキシ等からなる基材１３を用意し、配線母基板３５（図６）と同様の平面形状になるように成形する。
次に、図７（ａ）に示すように、基材１３上に、ランド９および配線２５の形成用の銅層４５を貼り付ける。
次に、レジスト膜であるフォトレジスト４７を銅層４５の表面に塗布し、フォトレジスト４７を塗布した後、図７（ｂ）に示すように、フォトレジスト４７をパターニングして、ランド９を形成する部分以外のフォトレジスト４７を除去して、銅層４５の除去部分を露出させる。
さらに、銅層４５の露出部分をエッチングして、図７（ｃ）に示すように、ランド９と配線２５の元になる部分を形成する。
次に、銅層４５上に再度、フォトレジスト４７を塗布して所望の形状にパターニングし、図７（ｄ）に示すように、ランド９および配線２５を形成する部分にのみフォトレジスト４７を残す。
次に、図８（ａ）に示すように、銅層４５を選択的にエッチングしてランド９および配線２５を形成し、残ったフォトレジスト４７を除去する。
以上の工程により、基材１３上に配線２５およびランド９が形成される。
ランド９が形成されると、次に、図８（ｂ）に示すように、基材１３、配線２５（端部２６）およびランド９の全面に、紫外線硬化型のソルダーレジスト２１ｂを塗布する。
ソルダーレジスト２１ｂの塗布が終了すると、ソルダーレジスト２１ｂを残したい部分のみ紫外線を照射して硬化させる。
ここで、ソルダーレジスト２１ｂは、配線２５の端部２６およびランド９とは接触しない。
そのため、配線２５の端部２６、ランド９、およびランド９の周囲には紫外線を照射しない。
紫外線を照射した後、基材１３およびランド９の全面を洗浄することにより、硬化されていない部分のソルダーレジスト２１ｂが除去され、図８（ｃ）に示すような構造が形成される。
ここで、図８（ｃ）に示すように、ソルダーレジスト２１ｂとランド９は接触しておらず、配線２５の端部２６もソルダーレジスト２１ｂおよびランド９とは接触していない。
そのため、完全なＮＳＭＤ（Non Solder Mask Defined）構造のランドが形成されている。
次に、必要に応じて、基材１３の反対側の面に、図１に示すようなソルダーレジスト２１ａ、接続パッド１５を形成し、基材１３内に、接続パッド１５とランド９を接続する配線２５を設けて配線母基板３５が完成する。
なお、ランド９や接続パッド１５の表面には必要に応じてメッキ処理を行い、酸化防止やバリア等の効果を持たせる。
次に、図９および図１０を参照して配線母基板３５上に半導体チップ５を配置して半導体装置３を製造する手順について説明する。
まず、図９（ａ）に示すように、配線母基板３５を、接続パッド１５が上になるように図示しないチップマウンター装置に載置する。
配線母基板３５の載置が完了すると、図９（ｂ）に示すように、図示しないチップマウンター装置を用いて配線母基板３５上に接着材を介して半導体チップ５を載置したのち、熱を加えて接着材を硬化してチップマウントを完了する。
半導体チップ５の載置が完了すると、図示しないワイヤーボンダー装置に載置する。
ワイヤーボンダー装置により、ワイヤ１７の一端を電極パッド１９（図１参照）に超音波熱圧着により接続し、その後、所定のループ形状を描きながら他端を接続パッド１５上に超音波熱圧着により接続する。
次に、半導体チップ５を載置した配線母基板３５を図示しないモールド装置に載置する。
配線母基板３５の載置が完了すると、図示しないモールド装置の上型と下型により配線母基板３５を型閉めした状態で、溶融された封止樹脂、例えば熱硬化性のエポキシ樹脂等を充填させ、充填させた状態でキュアする。
すると、封止樹脂が熱硬化し、図９（ｃ）に示すように複数の製品形成領域３７（図６参照）を一括的に覆う封止部７が形成される。一括モールドを用いたことにより、効率よく封止部７を形成することができる。
次に、前記配線母基板３５を、ランド９が上になるようにして、図示しないボールマウント装置上に載置する。
配線母基板３５の載置が完了すると、図１０（ａ）に示すように、例えば、ボールマウント装置のマウントツール５３にハンダボール１１を真空吸着し、フラックスを介してハンダボール１１をランド９上に搭載する。
その後、配線母基板３５をリフローすることで、ハンダボール１１がランド９および配線２５と接続される。
このように、配線母基板３５のランド９上にハンダボール１１を搭載することで、外部端子（コンタクト部材）が形成される。
次に、配線母基板３５を、図示しない基板ダイシング装置に載置する。
具体的には、図１０（ｂ）に示すように、封止部７をダイシングテープ５５に貼着固定する。
次に、貼着固定された配線母基板３５のダイシングライン４１（図６参照）を図示しないダイシングブレードにより、回転研削することで、配線母基板３５を個々の製品形成領域３７（図６参照）毎に切断・分離する。
最後に、分離された個々の製品形成領域３７をダイシングテープ５５からピックアップすることで、図１に示すような半導体装置３が得られる。
このように、第１の実施形態によれば、半導体装置３の配線基板１が、基材１３、ソルダーレジスト２１ｂ、配線２５、ランド９を有し、ランド９は、ソルダーレジスト２１ｂおよび配線２５と接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
そのため、完全なＮＳＭＤ構造によるランド９側面へのハンダボール１１の回り込みにより、ランド９とハンダボール１１の接合強度を従来よりも向上させることができ、ハンダボールの破損を防止でき、理想的な接続強度が見込める。
つまり、半導体装置３としての実装信頼性を向上させる事ができる。
なお、ソルダーレジスト２１ｂから露出した配線２５の端部２６は、ハンダボール１１を介してランド９と繋がる為、ハンダボール１１と配線２５、そして半導体チップ５までの導通が確保できる。
また、上記構造は、基板配線とランドの配置に影響を受けないため、既存の配線基板とランドを持った製品においても、基板配線とランドの配置を変更することなく、わずかなデザイン修正で適応可能となる。
次に、第２の実施形態に係る電子装置１０１について、図１１を参照して説明する。
第２の実施形態に係る電子装置１０１は、第１の実施形態に係る半導体装置３をマザーボード６５上に実装したものである。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素には同一
の番号を付し、説明を省略する。
図１１に示すように、電子装置１０１はマザーボード６５と半導体装置３を有している。
マザーボード６５はガラスエポキシ等で構成される基材７１を有し、基材７１の一方の面には複数のランド６９が所定の間隔で格子状に配置されている。また、基材７１の一方の面には配線７０（図示せず）が設けられている。
また、基材７１の一方の面には、ランド６９と配線７０の一部を除き、ソルダーレジスト６７ａが設けられ、他の面にはソルダーレジスト６７ｂが設けられている。
ソルダーレジスト６７ａ、配線７０およびランド６９の構造は、半導体装置３の配線基板１のソルダーレジスト２１ｂ、配線２５およびランド９の構造と同様である。
即ち、ソルダーレジスト６７ａとランド６９は接触しておらず、いわゆる、ＮＳＭＤ（Non Solder Mask Defined）構造を形成している。
一方、配線７０の端部７２（図示せず）もソルダーレジスト６７ａとは接触しておらず、ハンダボール１１とランド６９が接続されていない状態では、ランド６９と端部７２は接触しておらず、互いに離間して設けられている。
そのため、ハンダボール１１とランド６９が接続されていない状態では、ランド６９と配線７０は電気的に接続されていない構造となっている。
図１１のように、マザーボード６５上に半導体装置３を実装し、ランド６９上にハンダボール１１を設けると、ハンダボール１１が、端部７２およびランド６９を覆うことにより、配線７０とランド６９とは、ハンダボール１１を介して電気的に接続される。
このような構造とすることにより、マザーボード６５においても、ランド６９を、ネック部の無い完全なＮＳＭＤ構造とすることができ、ハンダボール１１の破損を防止でき、理想的な接続強度が見込める。
このように、第２の実施形態によれば、電子装置１０１はマザーボード６５と半導体装置３を有している。
従って、第１の実施形態と同等以上の効果を奏する。
次に、第３の実施形態に係る配線基板１ａについて、図１２を参照して説明する。
第３の実施形態に係る配線基板１ａは、第１の実施形態において、配線２５ａの端部２６ａを、ランド９に接近するに伴い、拡幅するような形状としたものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１２に示すように、配線２５ａの端部２６ａは、ランド９に接近するに伴い、ランド９に向けて拡幅した形状となっている。
また、端部２６ａにおいて、外周３４は、ランドの外周３６と対向しているが、外周３４の平面形状は、ランドの外周３６と対応した形状（円弧状）となっている。
このように、端部２６ａを拡幅した形状とすることにより、拡幅しない場合と比べて、端部２６ａとハンダボール１１との接触面積が増加するため、ハンダボール１１を介してのランド９と端部２６ａとの接続を、より確実にできる。
このように、第３の実施形態によれば、半導体装置３ａの配線基板１ａが、基材１３、ソルダーレジスト２１ｂ、配線２５ａ、ランド９を有し、ランド９は、ソルダーレジスト２１ｂおよび配線２５ａと接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
従って、第１の実施形態と同様の効果を奏する。
また、第３の実施形態によれば、配線２５ａの端部２６ａは、ランド９に接近するに伴い、ランド９の形状に沿うように拡幅した形状となっている。
そのため、第１の実施形態と比べて、端部２６ａとハンダボール１１との接触面積が増加するため、ハンダボール１１を介してのランド９と端部２６ａとの接続を、より確実にできる。
次に、第４の実施形態に係る配線基板１ｂについて、図１３を参照して説明する。
第４の実施形態に係る配線基板１ｂは、第２の実施形態において、端部２６ｂの外周３４ｂを、平面形状が波形となるように形成したものである。
なお、第４の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１３に示すように、端部２６ｂは、ランド９の外周３６と対向する外周３４ｂを有しているが、外周３４ｂは、平面形状が波形あるいはノコギリ形となるように形成されている。
このように、外周３４ｂを波形とすることにより、波形としない場合と比べて、端部２６ａとハンダボール１１との接触面積がさらに増加するため、ハンダボール１１を介してのランド９と端部２６ｂとの接続を、より確実にできる。
このように、第４の実施形態によれば、半導体装置３ｂの配線基板１ｂが、基材１３、ソルダーレジスト２１ｂ、配線２５ｂ、ランド９を有し、ランド９は、ソルダーレジスト２１ｂおよび配線２５ｂと接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
従って、第１の実施形態と同様の効果を奏する。
また、第３の実施形態によれば、配線２５ｂの端部２６ｂは、ランド９の外周３６と対向する外周３４ｂの平面形状が波形となるように形成されている。
そのため、第２の実施形態と比べて、端部２６ａとハンダボール１１との接触面積がさらに増加するため、ハンダボール１１を介してのランド９と端部２６ａとの接続を、より確実にできる。
次に、第５の実施形態に係る配線基板１ｃについて、図１４を参照して説明する。
第５の実施形態に係る配線基板１ｃは、第２の実施形態において、ランド９ｃを、複数の環形ランド４０ａ、４０ｂ、４０ｃおよび円形ランド４０ｄからなる構造としたものである。
なお、第５の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１４に示すように、ランド９ｃは、複数の環形ランド４０ａ、４０ｂ、４０ｃおよび円形ランド４０ｄからなる。
環形ランド４０ａ、４０ｂ、４０ｃおよび円形ランド４０ｄは半径が異なっており、それぞれ同心円状に離間して設けられている。
なお、配線２５ａの端部２６ａは、最も半径の大きい環形ランド４０ａと対向するように設けられている。
このような構造とすることにより、ランドとして、単一の円形ランドを設けた場合と比べて、ランド９ｃとハンダボール１１の接続面積が増加し、それに伴いランド９ｃとハンダボール１１の接続強度が向上する。
このように、第５の実施形態によれば、半導体装置３ｃの配線基板１ｄが、基材１３、ソルダーレジスト２１ｂ、配線２５ｃ、ランド９を有し、ランド９は、ソルダーレジスト２１ｂおよび配線２５ｃと接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
従って、第１の実施形態と同様の効果を奏する。
また、第５の実施形態によれば、ランド９ｃは、複数の環形ランド４０ａ、４０ｂ、４０ｃおよび円形ランド４０ｄからなる。
そのため、第２の実施形態と比べて、ランド９ｃとハンダボール１１の接続面積が増加し、それに伴いランド９ｃとハンダボール１１の接続強度が向上する。
次に、第６の実施形態に係る配線基板１ｄについて、図１５を参照して説明する。
第６の実施形態に係る配線基板１ｄは、第２の実施形態において、配線２５ｄの端部を２つ以上に分岐させ、各々がランド９と対向するようにしたものである。
なお、第６の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１５に示すように、配線基板１ｄの配線２５ｄの端部は、端部２８、３０の２つに分岐している。
端部２８、３０は、各々がランド９と対向して設けられた外周を有しており、ランド９と端部２８、３０との間には隙間３０ａ、３０ｂが形成されている。
なお、端部２８、３０は、ランド９を挟んで互いに対向するように設けられている。
このように、配線２５ｃの端部は複数に分岐していてもよく、このような構造とすることにより、ハンダボール１１をランド９にバランスよく配置することができ、配線の接続ミスによる不良を防ぐことができる。
このように、第６の実施形態によれば、半導体装置３ｄの配線基板１ｄが、基材１３、ソルダーレジスト２１ｂ、配線２５ｄ、ランド９を有し、ランド９は、ソルダーレジスト２１ｂおよび配線２５ｄと接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
従って、第１の実施形態と同様の効果を奏する。
また、第６の実施形態によれば、配線２５ｃの端部は、端部２８、３０の２つに分岐している。
そのため、第２の実施形態と比べて、ハンダボール１１をランド９にバランスよく配置することができ、配線の接続ミスによる不良を防ぐことができる。
次に、第７の実施形態に係る配線基板１ｅについて、図１６を参照して説明する。
第７の実施形態に係る配線基板１ｅは、第１の実施形態において、ランド９ｅに切り欠き部７５を設け、切り欠き部７５内に端部２６ｅの一部を設けたものである。
なお、第７の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１６に示すように、配線基板１ｅのランド９ｅは、外周の一部に切り欠き部７５が設けられている。切り欠き部７５は、配線２５ｅの端部２６ｅの形状に対応した形状を有している。
配線２５ｅの端部２６ｅは、一部が切り欠き部７５内に設けられており、いわば、配線２５ｅがランド９ｅ内に引き伸ばされた構造となっている。
ただし、ランド９ｅと、切り欠き部７５内の端部２６ｅは離間して設けられており、ランド９ｅと端部２６ｅの間には、隙間３１ｅが生じている。
このように、ランド９ｅの外周に、切り欠き部７５を設け、切り欠き部７５内に端部２６ｅの一部を設けてもよい。
このような構造とすることにより、切り欠き部７５を設けない場合と比べて配線２５ｅとランド９が接続し易くなる。
このように、第７の実施形態によれば、半導体装置３ｅの配線基板１ｅが、基材１３、ソルダーレジスト２１ｂ、配線２５ｅ、ランド９ｅを有し、ランド９ｅは、ソルダーレジスト２１ｂおよび配線２５ｅと接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
従って、第１の実施形態と同様の効果を奏する。
また、第７の実施形態によれば、ランド９ｅの外周に切り欠き部７５が設けられており、切り欠き部７５内には端部２６ｅの一部が設けられている。
そのため、第１の実施形態と比べて、配線２５ｅとランド９が接続し易くなる。
次に、第７の実施形態に係る配線基板１ｆについて、図１７を参照して説明する。
第７の実施形態に係る配線基板１ｆは、第１の実施形態において、ランド９ｆを複数の弧状ランド７０ａ、７０ｂに分割し、弧状ランド７０ａと弧状ランド７０ｂの間に配線２５ｆの端部２６ｆを設けたものである。
なお、第７の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１７に示すように、配線基板１ｆのランド９ｆは、弧状ランド７０ａ、７０ｂに分割された形状を有しており、弧状ランド７０ａと弧状ランド７０ｂの間に配線２５ｆの端部２６ｆが設けられている。
弧状ランド７０ａ、７０ｂと端部２６ｆとは離間して設けられており、弧状ランド７０ａ、７０ｂと端部２６ｆの間には隙間７２ａ、７２ｂが設けられている。
即ち、配線基板１ｆは、ランド９ｆを複数の弧状ランド７０ａ、７０ｂに分割して、弧状ランド７０ａ、７０ｂの間に配線２５ｆを引き伸ばしたものである。
また、配線基板１ｆの隙間７２ａ、７２ｂには、ハンダボール１１を設ける際の排気用の貫通溝６７が設けられている。
このように、弧状ランド７０ａ、７０ｂに分割して、弧状ランド７０ａ、７０ｂの間に配線２５ｆを引き伸ばすように設けてもよい。
このような構造とすることにより、配線２５ｆとランド９ｆがさらに接続し易くなる。
また、隙間７２ａ、７２ｂに貫通溝６７を設けることにより、配線２５ｆとランド９がさらに接続し易くなる。
このように、第７の実施形態によれば、半導体装置３ｆの配線基板１ｆが、基材１３、ソルダーレジスト２１ｂ、配線２５ｆ、ランド９ｆを有し、ランド９ｆは、ソルダーレジスト２１ｂおよび配線２５ｆの端部２６ｆと接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
従って、第１の実施形態と同様の効果を奏する。
また、第７の実施形態によれば、ランド９ｆは、弧状ランド７０ａ、７０ｂに分割された形状を有しており、弧状ランド７０ａと弧状ランド７０ｂの間に配線２５ｆの端部２６ｆが設けられている。
そのため、第１の実施形態と比べて、配線２５ｆとランド９が接続し易くなる。
また、第７の実施形態によれば、配線基板１ｆの隙間７２ａ、７２ｂには、ハンダボール１１を設ける際の排気用の貫通溝６７が設けられている。
そのため、第１の実施形態と比べて、配線２５ｆとランド９が接続し易くなる。
次に、第８の実施形態に係る配線基板１ｇについて、図１８を参照して説明する。
第８の実施形態に係る配線基板１ｇは、第１の実施形態において、ランド９ｇの平面形状を矩形としたものである。
なお、第８の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１８に示すように、配線基板１ｇのランド９ｇは、平面形状が矩形となっている。
このように、ランド９ｇの平面形状は、円形に限定されるものではなく、矩形であってもよい。
このように、第８の実施形態によれば、半導体装置３ｇの配線基板１ｇが、基材１３、ソルダーレジスト２１ｂ、配線２５ｅ、ランド９ｅを有し、ランド９ｅは、ソルダーレジスト２１ｂおよび配線２５ｅの端部２６ｅと接触せず、ネック部の無い完全なＮＳＭＤ構造を有している。
従って、第１の実施形態と同様の効果を奏する。
上記した実施形態では、本発明を半導体装置３または半導体装置３が実装されるマザーボード６５に適用した場合について説明したが、本発明は、何等、これに限定されることなく、コンタクト部材を用いて電気的に接続する必要があるすべての構造に適用することができる。
半導体装置３を示す断面図である。 図１のＡ方向矢視図である。 図２のＢ領域の拡大図であって、ハンダボール１１は記載を省略し、配線２５のうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 図３のＣ−Ｃ断面図である。 図４のハンダボール１１を含む場合のＣ−Ｃ断面図である。 配線母基板３５を示す平面図である。 配線母基板３５の製造の手順を示す図である。 配線母基板３５の製造の手順を示す図である。 配線母基板３５を用いた半導体装置３の製造の手順を示す図である。 配線母基板３５を用いた半導体装置３の製造の手順を示す図である。 電子装置１０１を示す断面図である。 配線基板１ａを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ａのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｂを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｂのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｃを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ａのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｄを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｃのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｅを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｅのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｆを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｆのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｆを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｆのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。
符号の説明
１…………配線基板
３…………半導体装置
５…………半導体チップ
７…………封止部
９…………ランド
１１………ハンダボール
１３………基材
１５………接続パッド
１７………ワイヤ
１９………電極パッド
２１ａ……ソルダーレジスト
２１ｂ……ソルダーレジスト
２３………接着剤
２５………配線
２６………端部
３１………隙間
３５………配線母基板
３７………製品形成領域
３９………枠部
４１………ダイシングライン
４３………位置決め孔
４５………銅層
４７………フォトレジスト
５３………マウントツール
６５………マザーボード
６７ａ……ソルダーレジスト
６９………ランド
７１………基材
１０１……電子装置

Claims (21)

  1. 基材と、
    前記基材上に設けられ、コンタクト部材を搭載するランドと、
    前記基材上に設けられ、前記コンタクト部材と電気的に接続される配線と、
    前記基材の表面を覆うように設けられ、かつ前記ランドとは接触しないように設けられたソルダーレジストと、
    を有し、
    前記配線は、前記ランドと離間して設けられていることを特徴とする半導体装置の配線基板。
  2. 前記配線は、前記ランドに隣接して設けられた端部を有し、
    前記ソルダーレジストは、前記配線の前記端部と接触しないように設けられていることを特徴とする請求項１記載の半導体装置の配線基板。
  3. 前記端部は、前記ランドへ向けて拡幅した形状を有することを特徴とする請求項２記載の半導体装置の配線基板。
  4. 前記端部の外周のうち、前記ランドの外周と対向する部分は、前記ランドの外周に対応した形状を有することを特徴とする請求項２記載の半導体装置の配線基板。
  5. 前記端部の外周のうち、前記ランドと対向する部分は、平面形状が波形もしくはノコギリ形であることを特徴とする請求項２記載の半導体装置の配線基板。
  6. 前記配線は、前記端部が複数に分岐していることを特徴とする請求項２記載の半導体装置の配線基板。
  7. 前記ランドは、環状の平面形状を有する複数の環状ランドを有し、
    複数の前記環状ランドは、同心円状に配置されていることを特徴とする請求項２記載の半導体装置の配線基板。
  8. 前記ランドは、切り欠き部を有し、
    前記配線の少なくとも一部は、前記切り欠き部に設けられていることを特徴とする請求項２記載の半導体装置の配線基板。
  9. 前記基材は、
    前記ランドと前記端部の間に貫通溝が設けられていることを特徴とする請求項２記載の半導体装置の配線基板。
  10. 前記ランドおよび前記端部を覆うように設けられたコンタクト部材をさらに有し、
    前記コンタクト部材が、前記ランドおよび前記先端を覆うことにより、前記ランドと前記配線が電気的に接続されることを特徴とする請求項２記載の半導体装置の配線基板。
  11. 基材と、前記基材の一方の面に設けられた接続パッドと、前記基材の他の面に設けられ、前記接続パッドと電気的に接続された配線と、前記基材の他の面に設けられ、前記配線と離間して対向するように設けられたランドと、前記ランドと前記配線の一部が露出するように前記基材の他の面に設けられたソルダーレジストと、からなる配線基板と、
    前記配線基板の一面に搭載され、前記接続パッドと電気的に接続された半導体チップと、少なくとも前記配線基板の一面と半導体チップの一部や全面を覆う封止体とを有する半導体装置において、
    前記配線基板は、請求項１〜請求項１０のいずれかに記載の半導体装置の配線基板であることを特徴とする半導体装置。
  12. 請求項１〜請求項１０のいずれかに記載の半導体装置の配線基板の特徴を有するマザーボード。
  13. 請求項１１記載の半導体装置を実装したマザーボードを備えていること、または請求項１２記載のマザーボードを備えていることを特徴とする電子装置。
  14. 基材上に金属薄膜を形成した後に、前記金属薄膜を選択的にエッチングすることにより、
    ランドと、
    前記ランドと離間して設けられた配線と、
    を配置する工程を有することを特徴とする半導体装置の配線基板の製造方法。
  15. 前記工程は、環状の平面形状を有し、同心円状に配置された複数個のランドを配置する工程を有することを特徴とする請求項１４記載の半導体装置の半導体基板の製造方法。
  16. 前記工程は、環状の平面形状を有し、切り欠き部を有するランドを配置を配置する工程を有することを特徴とする請求項１４記載の半導体装置の半導体基板の製造方法。
  17. 前記工程は、端部が複数に分岐した配線を配置する工程を有することを特徴とする請求項１４記載の半導体装置の半導体基板の製造方法。
  18. 基材の表面を部分的に覆うようにソルダーレジストを設ける工程をさらに有し、
    前記工程は、前記基材上に、ランドおよび前記配線の端部と接触しないように、前記ソルダーレジストを設ける工程であることを特徴とする請求項１４〜請求項１７のいずれかに記載の半導体装置の配線基板の製造方法。
  19. 前記ランドと前記配線の間を埋めて、両者を電気的に接続するようにコンタクト部材を設ける工程をさらに有することを特徴とする請求項１８記載の半導体装置の配線基板の製造方法。
  20. 請求項１〜請求項１０のいずれかに記載の半導体装置の配線基板上に半導体チップを搭載し、少なくとも前記半導体装置の配線基板の一面と半導体チップの一部や全面を封止体で覆い、前記ランド上にコンタクト部材を配置して前記ランドと前記半導体チップを電気的に接続し、半導体装置を製造する工程と、
    前記半導体装置をマザーボード上に実装する工程と、
    を有することを特徴とする電子装置の製造方法。
  21. 請求項１〜請求項１０のいずれかに記載の半導体装置の配線基板の特徴を有するマザーボードの製造工程と、前記マザーボード上に半導体装置や電子部品を実装する工程と、を有することを特徴とする電子装置の製造方法。
JP2008005275A 2008-01-15 2008-01-15 半導体装置の配線基板、半導体装置、電子装置およびマザーボード Expired - Fee Related JP5405749B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008005275A JP5405749B2 (ja) 2008-01-15 2008-01-15 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
US12/348,132 US8098496B2 (en) 2008-01-15 2009-01-02 Wiring board for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005275A JP5405749B2 (ja) 2008-01-15 2008-01-15 半導体装置の配線基板、半導体装置、電子装置およびマザーボード

Publications (2)

Publication Number Publication Date
JP2009170570A true JP2009170570A (ja) 2009-07-30
JP5405749B2 JP5405749B2 (ja) 2014-02-05

Family

ID=40849675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005275A Expired - Fee Related JP5405749B2 (ja) 2008-01-15 2008-01-15 半導体装置の配線基板、半導体装置、電子装置およびマザーボード

Country Status (2)

Country Link
US (1) US8098496B2 (ja)
JP (1) JP5405749B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5468286B2 (ja) * 2009-04-07 2014-04-09 株式会社東芝 半導体装置およびその製造方法
US8828802B1 (en) * 2011-11-01 2014-09-09 Amkor Technology, Inc. Wafer level chip scale package and method of fabricating wafer level chip scale package
JP6318638B2 (ja) * 2014-01-17 2018-05-09 富士通株式会社 プリント配線板および情報処理装置
US10665578B2 (en) 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
WO2017153827A1 (en) 2016-03-07 2017-09-14 Wallbrooke Investments Ltd. Inductive heating apparatus and related method
CN117813918A (zh) * 2021-08-18 2024-04-02 特斯拉公司 具有嵌入式控制系统的现场可编程焊球网格阵列

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853880A (ja) * 1981-09-25 1983-03-30 松下電器産業株式会社 印刷配線板
JPH066029A (ja) * 1992-06-22 1994-01-14 Rohm Co Ltd 選択プリント配線の接続方法及びこれに用いるプリント配線基板
JPH1074800A (ja) * 1996-08-29 1998-03-17 Nec Corp 半導体装置の実装構造、実装用基板および実装状 態の検査方法
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2001237529A (ja) * 2000-02-23 2001-08-31 Kyocera Corp 配線基板
JP2002029980A (ja) * 2000-07-12 2002-01-29 Maruzen Pharmaceut Co Ltd エストロゲン様作用剤及びコラーゲン産生促進剤、線維芽細胞増殖作用剤、美容用食品並びに皮膚化粧料
JP2002043711A (ja) * 2000-07-31 2002-02-08 Canon Inc 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法
JP2002299780A (ja) * 2001-04-03 2002-10-11 Denso Corp プリント配線基板
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489572B2 (en) * 2001-01-23 2002-12-03 Kingpak Technology Inc. Substrate structure for an integrated circuit package and method for manufacturing the same
WO2004036495A1 (fr) * 2002-10-18 2004-04-29 Mbbs Holding Sa Transpondeur et outil pour la lecture et/ou l'ecriture de donnees dans le transpondeur
JP4971152B2 (ja) * 2005-06-13 2012-07-11 イビデン株式会社 プリント配線板
TWI302812B (en) * 2006-07-20 2008-11-01 Phoenix Prec Technology Corp Pcb electrical connection terminal structure and manufacturing method thereof
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853880A (ja) * 1981-09-25 1983-03-30 松下電器産業株式会社 印刷配線板
JPH066029A (ja) * 1992-06-22 1994-01-14 Rohm Co Ltd 選択プリント配線の接続方法及びこれに用いるプリント配線基板
JPH1074800A (ja) * 1996-08-29 1998-03-17 Nec Corp 半導体装置の実装構造、実装用基板および実装状 態の検査方法
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2001237529A (ja) * 2000-02-23 2001-08-31 Kyocera Corp 配線基板
JP2002029980A (ja) * 2000-07-12 2002-01-29 Maruzen Pharmaceut Co Ltd エストロゲン様作用剤及びコラーゲン産生促進剤、線維芽細胞増殖作用剤、美容用食品並びに皮膚化粧料
JP2002043711A (ja) * 2000-07-31 2002-02-08 Canon Inc 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法
JP2002299780A (ja) * 2001-04-03 2002-10-11 Denso Corp プリント配線基板
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US20090178836A1 (en) 2009-07-16
US8098496B2 (en) 2012-01-17
JP5405749B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
TWI392066B (zh) 封裝結構及其製法
JP5342154B2 (ja) 半導体装置の製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2009044110A (ja) 半導体装置及びその製造方法
JP2007287922A (ja) 積層型半導体装置及びその製造方法
JP2009026805A (ja) 半導体装置及びその製造方法
JP2009212315A (ja) 半導体装置及びその製造方法
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
KR20070119521A (ko) 반도체 장치의 제조 방법
JP4494175B2 (ja) 半導体装置
JP2007235009A (ja) 半導体装置
US10304767B2 (en) Semiconductor device
JP2011066344A (ja) 半導体装置および電子装置
JP2009094434A (ja) 半導体装置およびその製造方法
JP5469546B2 (ja) 半導体装置の製造方法
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JP6439046B2 (ja) 半導体装置
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
CN111199924B (zh) 半导体封装结构及其制作方法
JP2009283835A (ja) 半導体装置及びその製造方法
JP2006186018A (ja) 回路装置および携帯機器
JP2011222901A (ja) 半導体装置
JP2006147921A (ja) 半導体装置及びその製造方法
JP2010062170A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131031

LAPS Cancellation because of no payment of annual fees