JP2009026805A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009026805A
JP2009026805A JP2007185710A JP2007185710A JP2009026805A JP 2009026805 A JP2009026805 A JP 2009026805A JP 2007185710 A JP2007185710 A JP 2007185710A JP 2007185710 A JP2007185710 A JP 2007185710A JP 2009026805 A JP2009026805 A JP 2009026805A
Authority
JP
Japan
Prior art keywords
electrode
package
resin layer
pad
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007185710A
Other languages
English (en)
Other versions
JP5215605B2 (ja
Inventor
Hidenori Hasegawa
秀則 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Lapis Semiconductor Miyazaki Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Oki Semiconductor Miyazaki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Oki Semiconductor Miyazaki Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007185710A priority Critical patent/JP5215605B2/ja
Priority to US12/219,181 priority patent/US8053275B2/en
Publication of JP2009026805A publication Critical patent/JP2009026805A/ja
Priority to US13/176,256 priority patent/US8643161B2/en
Application granted granted Critical
Publication of JP5215605B2 publication Critical patent/JP5215605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】パッケージ基板のザグリ加工や多数の貫通孔のレーザ加工など複雑な加工を行うことなく、両面電極パッケージを簡易に製造できるようにする。
【解決手段】半導体チップ４４とバンプ６８とは、封止樹脂層５０により封止されている。封止樹脂層５０は、半導体チップ４４の周囲を覆うと共に、封止樹脂層５０を貫通し配線２０に到達する複数の貫通孔３２を備えるように、モールド成形（金型成形）により形成されている。各々の貫通孔３２内には、導電性材料３４が充填されて、貫通電極３６とされている。貫通電極３６の一端は端面３６Ａとして封止樹脂層５０の表面に露出し、貫通電極３６の他端は配線２０に電気的に接続されている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係り、特に、両面電極構造の半導体装置及びその製造方法に関する。
近時、携帯電話など電子機器の小型化により、より実装密度の高い３次元パッケージ技術の開発が進められてきた。３次元パッケージ技術の中では、１つのパッケージ上に別のパッケージを積層するパッケージ・オン・パッケージ（ＰＯＰ）という方法が有望である。ＰＯＰには、両面電極構造のパッケージ（両面電極パッケージ）が使用される。両面電極パッケージには、半導体チップと接続される内部配線と、パッケージ表面側の電極と内部配線とを接続する貫通電極と、パッケージ裏面側の電極と内部配線とを接続する貫通電極と、が必要である。
従来、種々の構造の両面電極パッケージが提案されている。例えば、特許文献１には、リードフレーム型の両面電極パッケージが記載されている。このパッケージでは、段差を備えた内部リードを用い、内部リードの一部を樹脂封止材の外部に露出させ、内部リードの表面及び裏面を外部電極としている。ここでは、内部リードが貫通電極の役割を果している。
また、特許文献２には、ボール・グリッド・アレイ（ＢＧＡ）型の両面電極パッケージが記載されている。このパッケージでは、パッケージ基板に段付き部を設け、この段付き部にワイヤボンディング用電極の端部を露出させ、パッケージ基板を貫通する貫通電極により、この端部と表面側又は裏面側の電極とを接続している。
これら両面電極パッケージを高密度で実装するためには、個々のパッケージを薄型化する必要がある。例えば、特許文献１では、段差を備えた内部リードを用いるなど、半導体チップを収容するザグリ部を設けて、パッケージを薄型化している。また、特許文献２では、パッケージ基板に段付き部を設けると共に、パッケージ基板を裏面側から機械的に研削して、パッケージを薄型化している。
また、特許文献３には、樹脂封止型の両面電極パッケージが記載されている。この両面電極パッケージでは、半導体チップを封止した封止樹脂層に貫通孔を穿設（穴あけ）し、貫通孔を半田ペーストで充填して、表面側の電極と内部配線とを接続する貫通電極を形成している。特許文献３では、封止樹脂層に貫通電極を形成するため、パッケージ基板のザグリ加工などは不要である。
特開２００３−２４９６０４号公報 特開２００５−２３５８２４号公報 特開２００２−１５８３１２号公報
しかしながら、特許文献３の構造においても、パッケージ毎に個々の貫通孔をレーザ照射などにより精密に穿設しなければならず、穿設工程が面倒になるという問題がある。
本発明は、上記事情に鑑み成されたものであり、パッケージ基板のザグリ加工や多数の貫通孔のレーザ加工など複雑な加工を行うことなく、両面電極パッケージを簡易に製造できるようにすることを目的とする。
上記目的を達成するために本発明の半導体装置は、表面に半導体チップの電極と電気的に接続される電極パッドが形成されると共に、裏面に前記電極パッドと電気的に接続された外部接続パッドが形成されたパッケージ基板と、前記パッケージ基板の表面に載置され、前記電極が前記電極パッドに電気的に接続された半導体チップと、前記電極パッドに到達する複数の貫通孔を備えるように金型成形され、前記半導体チップを封止樹脂で封止する封止樹脂層と、前記封止樹脂層に形成された貫通孔を導電性材料で埋めて形成され、一端が前記電極パッドと電気的に接続されると共に、他端が前記封止樹脂層の表面に露出した貫通電極と、を含むことを特徴とする。
上記の半導体装置は以下の製造方法により製造することができる。即ち、本発明の半導体装置の製造方法は、複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、パッケージ基板の表面に半導体チップの電極と電気的に接続される電極パッドを形成すると共に、パッケージ基板の裏面に前記電極パッドと電気的に接続された外部接続パッドを形成する工程と、パッケージ毎に、前記パッケージ基板の表面に前記半導体チップを載置し、前記電極を前記電極パッドに電気的に接続する工程と、パッケージ毎に前記電極パッドに到達する複数の貫通孔が形成されるように、金型内側に前記電極パッドに圧接される柱状突起が形成された金型を用い、該金型を前記フレーム基板の表面に密着させて封止樹脂を注入成形し、前記半導体チップを封止する工程と、前記半導体チップを封止する封止樹脂層に形成された複数の貫通孔の各々に導電性材料を充填して、一端が前記電極パッドと電気的に接続されると共に、他端が前記封止樹脂層の表面に露出した貫通電極を形成する工程と、前記半導体チップの各々がパッケージ毎に収納されると共に、前記電極パッド、前記外部接続パッド、前記貫通電極、及び前記封止樹脂層の各々がパッケージ毎に形成された前記フレーム基板をスクライビングして、個々のパッケージに分割する工程と、を含むことを特徴とする。
本発明の半導体装置は、前記封止樹脂層の表面に形成された再配線パッドと、前記封止樹脂層の表面に形成され、前記貫通電極の他端と前記再配線パッドとを電気的に接続する接続配線と、を更に含んでいてもよい。
再配線パッドと接続配線とを更に含む半導体装置は以下の製造方法により製造することができる。即ち、本発明の半導体装置の製造方法は、複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、パッケージ基板の表面に半導体チップの電極と電気的に接続される電極パッドを形成すると共に、パッケージ基板の裏面に前記電極パッドと電気的に接続された外部接続パッドを形成する工程と、パッケージ毎に、前記パッケージ基板の表面に前記半導体チップを載置し、前記電極を前記電極パッドに電気的に接続する工程と、パッケージ毎に前記電極パッドに到達する複数の貫通孔が形成されるように、金型内側に前記電極パッドに圧接される柱状突起が形成された金型を用い、該金型を前記フレーム基板の表面に密着させて封止樹脂を注入成形し、前記半導体チップを封止する工程と、前記半導体チップを封止する封止樹脂層に形成された複数の貫通孔の各々に導電性材料を充填して、一端が前記電極パッドと電気的に接続されると共に、他端が前記封止樹脂層の表面に露出した貫通電極を形成する工程と、前記封止樹脂層の表面に、パッケージ毎に、再配線パッドを形成すると共に、前記貫通電極の他端と前記再配線パッドとを電気的に接続する接続配線を形成する工程と、前記半導体チップの各々がパッケージ毎に収納されると共に、前記電極パッド、前記外部接続パッド、前記貫通電極、前記封止樹脂層、前記再配線パッド、及び前記接続配線の各々がパッケージ毎に形成された前記フレーム基板をスクライビングして、個々のパッケージに分割する工程と、を含むことを特徴とする。
また、上記の半導体装置の製造方法では、前記複数の貫通孔は前記半導体チップを取り囲むように形成されていることが好ましい。また、前記金型内側の前記柱状突起は、前記金型と一体に形成されていてもよく、前記金型にピンを差し込んで形成されていてもよい。
本発明によれば、パッケージ基板のザグリ加工や多数の貫通孔のレーザ加工など複雑な加工を行うことなく、両面電極パッケージを簡易に製造することができる、という効果がある。
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
＜両面電極パッケージ＞
図１（Ａ）は本発明の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図１（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。図１（Ａ）は図１（Ｂ）のＡ−Ａ断面図である。
本実施の形態に係る両面電極パッケージ１０は、樹脂やセラミクスなどの絶縁体で構成された平板状のコア材１６を備えている。コア材１６の表面には、所定のパターンで複数の配線２０が形成されている。配線２０は、本発明の「電極パッド」に相当する。この配線２０の一方の端部が、ＬＳＩチップ等の半導体チップ４４を接続するためのボンディングパッドとなる。また、配線２０の他方の端部が、貫通電極２８を接続するための表面側接続パッドとなる。コア材１６には、コア材１６を貫通するビア２４が複数形成されている。各々のビア２４内に、導電性材料２６が充填されて、貫通電極２８とされている。
貫通電極２８の一端はコア材１６の表面に露出し、貫通電極２８の他端はコア材１６の裏面に露出している。コア材１６の裏面には、貫通電極２８の露出部を覆うように、外部接続用の接続パッド３０が複数形成されている。また、コア材１６の表面に露出した貫通電極２８の一端は配線２０に電気的に接続され、コア材１６の裏面に露出した貫通電極２８の他端は接続パッド３０に電気的に接続されている。また、コア材１６の裏面は、接続パッド３０を残して、ソルダレジスト４２で被覆されている。
図２（Ａ）に示すように、配線２０、貫通電極２８、接続パッド３０、及びソルダレジスト４２が形成されたコア材１６が、パッケージ基板１２である。図２（Ｂ）はパッケージ基板１２を表面側から見た平面図であり、図２（Ｃ）はパッケージ基板１２を裏面側から見た平面図である。コア材１６の表面には、各々が、半導体チップ４４が配置されるチップ配置領域１４（図２（Ｂ）において点線で囲んだ領域）の外縁を跨ぐように、配線２０が複数形成されている。
チップ配置領域１４は、平面視が矩形状であり、そのサイズは半導体チップ４４の平面サイズよりも大きい。本実施の形態では、コア材１６の表面には、２４個の配線２０が形成されている（２０個は図示、４個は図示せず）。また、本実施の形態では、パッケージ基板１２の裏面には、４９個の接続パッド３０が形成されている。なお、配線２０や接続パッド３０の個数やレイアウトは、半導体チップ４４の電極の数などに応じて、適宜変更することができる。
図１（Ａ）に示すように、ＬＳＩチップ等の半導体チップ４４は、チップ配置領域１４（図２参照）にフェイスダウンで配置されている。半導体チップ４４の表面に形成された電極（図示せず）は、半田などの金属のバンプ６８により、配線２０と直接接続されている。即ち、半導体チップ４４が、配線２０の一端をボンディングパッドとして、パッケージ基板１２にフリップチップ接続されている。
半導体チップ４４とバンプ６８とは、封止樹脂層５０により封止されている。封止樹脂層５０は、後述する通り、半導体チップ４４の周囲を覆うと共に、封止樹脂層５０を貫通し配線２０に到達する複数の貫通孔３２を備えるように、モールド成形（金型成形）により形成されている。各々の貫通孔３２の底部には、配線２０の表面側接続パッドとなる部分が露出している。
また、各々の貫通孔３２内に、導電性材料３４が充填されて、貫通電極３６とされている。貫通電極３６の一端は端面３６Ａとして封止樹脂層５０の表面に露出し、貫通電極３６の他端は配線２０に電気的に接続されている。従って、封止樹脂層５０には、チップ配置領域１４（図２参照）を四角く取り囲むように、円柱状の貫通電極３６が複数形成されている。本実施の形態では、２４本の貫通電極３６が形成されている。なお、貫通電極３６の個数やレイアウトは、半導体チップ４４の電極の数などに応じて、適宜変更することができる。
封止樹脂層５０の表面５０Ｍ上には、複数の再配線パッド５２が形成されている。本実施の形態では、図１（Ｂ）に示すように、２４個の再配線パッド５２が、中央の１つを除いた５×５のマトリクス状に配置されている。なお、再配線パッド５２の個数やレイアウトは、貫通電極３６の個数や上側のパッケージとの接続の容易さなどに応じて、適宜変更することができる。
また、上述した通り、本実施の形態では、チップ配置領域１４の周囲には２４本の貫通電極３６が形成され、封止樹脂層５０の表面５０Ｍからは２４個の端面３６Ａが露出している。これら貫通電極３６の端面３６Ａと再配線パッド５２とを一対一で接続する配線５４が形成されて、両面電極パッケージ１０の表面で再配線が行われている。
＜両面電極パッケージの製造方法＞
次に、上述した両面電極パッケージ１０を製造する製造方法について説明する。図３〜図１１は本実施の形態に係る両面電極パッケージ１０の製造工程を示す図である。この製造工程では、複数のパッケージ基板１２が形成された単一の基板フレーム６０が用いられる。この基板フレーム６０上には、パッケージ基板毎に、両面電極パッケージの構造が形成される。最後に、基板フレーム６０をスクライビングすることにより、個々の両面電極パッケージに分割される。以下、両面電極パッケージ１０の製造工程を、順を追って説明する。
（基板フレームの準備工程）
まず、複数のパッケージ基板が形成された単一の基板フレームを用意する。
図３（Ａ）及び（Ｂ）は基板フレームの準備工程を示す図である。図３（Ａ）は基板フレームの部分断面図であり、図３（Ｂ）は基板フレームを表面側から見た平面図である。
長尺状の基板フレーム６０には、複数のパッケージ基板１２が形成されている。ここでは、図３（Ｂ）に示すように、基板フレーム６０には、３６個のパッケージ基板１２が配置されている。３６個のパッケージ基板１２は、９個ずつ４組に分けられている。１つの組では、９個のパッケージ基板１２が３×３のマトリクス状に配置されている。各組は、基板フレーム６０の長さ方向に沿って、所定間隔をへだてて配置されている。なお、図３（Ａ）には、２個のパッケージ基板１２を含む部分のみを図示している。点線で囲んだ部分が、図２（Ａ）〜（Ｃ）に示す１個のパッケージ基板１２に相当する。
基板フレーム６０は、平板状のコア材１６を備えている。コア材１６には、複数の配線２０、複数の貫通電極２８、複数の接続パッド３０、及びソルダレジスト４２が、形成されている。複数の配線２０は、個々のパッケージ基板１２のチップ配置領域１４に沿って四角く配置されている。各々の配線２０は、一方の端部が半導体チップ４４を接続するためのボンディングパッドとなり、他方の端部が貫通電極２８を接続するための表面側接続パッドとなるように、所定のパターンで形成されている。
コア材１６やソルダレジスト４２は、絶縁体で構成されている。絶縁体としては、有機樹脂などが好ましい。また、配線２０、貫通電極２８のビア２４に充填される導電性材料２６、及び接続パッド３０等の導電性部材は、導電体で構成されている。導電体としては、銅（Ｃｕ）などの電気抵抗の低い導電体が好ましい。
（半導体チップの配置工程）
次に、個々のパッケージ基板１２のチップ配置領域１４に、半導体チップ４４を配置する。図４（Ａ）及び（Ｂ）は半導体チップの配置工程を示す図である。図４（Ａ）は基板フレームの部分断面図であり、図４（Ｂ）は基板フレームを表面側から見た平面図である。ＩＣチップやＬＳＩチップなどの半導体チップ４４は、同じ回路を複数形成した半導体ウェーハを、個々の回路に分割（ダイシング）して作製されている。半導体チップ４４の表面には、図示はしてないが、複数の電極が設けられている。
パッケージ基板１２のチップ配置領域１４に、半導体チップ４４をフェイスダウンで配置する。半導体チップ４４の表面に形成された電極（図示せず）を、バンプ６８により、配線２０に直接接続する。これにより、半導体チップ４４はパッケージ基板１２にフリップチップ接続される。同様にして、基板フレーム６０のチップ配置領域１４の各々に、半導体チップ４４を固定する。
（半導体チップの封止工程）
次に、半導体チップ４４を封止樹脂により封止する。
図５〜図７は半導体チップの封止工程を示す図である。図５は金型にセットされた状態での基板フレームの部分断面図であり、図６（Ａ）及び（Ｂ）は金型の部分断面図である。図７（Ａ）は樹脂封止後の基板フレームの部分断面図であり、図７（Ｂ）は基板フレームを表面側から見た平面図である。図７（Ｂ）からは、１組（９個）のパッケージ基板１２を備えた基板フレーム６０の一部を図示する。
図５に示すように、封止樹脂による封止は、各々のチップ配置領域１４に半導体チップ４４が配置された基板フレーム６０を、モールド金型７０にセットしてトランスファー法により行う。基板フレーム６０がモールド金型７０にセットされると、モールド金型７０と基板フレーム６０との間には密閉空間が形成される。この密閉空間に、図示しない注入口から封止樹脂を注入、充填することにより、基板フレーム６０の表面を封止樹脂層５０で被覆する。封止樹脂としては、エポキシ樹脂を用いることができる。
モールド金型７０は、基板フレーム６０と対向するように配置される平板部７２と、平板部７２の外周に沿って設けられる外枠部７４と、平板部７２から略垂直に突き出した複数の円柱状の突起部７６と、から構成されている。平板部７２は、基板フレーム６０よりひとまわり小さい長尺状の平板である。基板フレーム６０がモールド金型７０にセットされると、平板部７２と外枠部７４と基板フレーム６０との間に密閉空間が形成される。
突起部７６は、基板フレーム６０がモールド金型７０にセットされた状態で、端部が配線２０の表面側接続パッドとなる部分に突き当たるように、外枠部７４より低い所定の高さで形成されている。この突起部７６の存在により、封止樹脂層５０には、封止樹脂層５０を貫通し配線２０に到達する複数の貫通孔３２が形成される。各々の貫通孔３２の底部には、配線２０の表面側接続パッドとなる部分が露出している。
一般に、半導体チップ４４の厚さは５０〜１００μｍ程度である。封止樹脂層５０の厚さは、半導体チップ４４の厚さの２倍〜３倍程度にするのが好ましい。従って、基板フレーム６０がモールド金型７０にセットされた状態で、平板部７２の内面と基板フレーム６０との距離ｄが０．１〜０．３ｍｍ程度となるように、モールド金型７０を設計することが好ましい。
図６（Ａ）に示すように、モールド金型７０の平板部７２、外枠部７４、及び突起部７６は、金型加工により一体に形成することができる。また、図６（Ｂ）に示すように、平板部７２と外枠部７４だけを金型加工により一体に形成し、ストッパが形成されたピン（平ピン）７８を平板部７２に差し込んで突起部を形成することもできる。
図７に示すように、複数のパッケージ基板１２が形成された領域６２（点線で示す）より広い範囲を、封止樹脂層５０で被覆する。モールド終了後に、基板フレーム６０をモールド金型から取り外して、封止工程が終了する。基板フレーム６０の表面を封止樹脂層５０で被覆することで、半導体チップ４４と共に、バンプ６８も同時に封止される。また、領域６２より広い範囲を封止樹脂層５０で被覆することで、各々のチップ配置領域１４に配置された半導体チップ４４が一括して封止される。
既に述べたように、封止樹脂層５０には、樹脂封止と同時に、封止樹脂層５０を貫通し配線２０に到達する複数の貫通孔３２が一括して形成される。本実施の形態では、１つのチップ配置領域１４につき２４本の貫通孔３２が形成され、基板フレーム６０には３６個のパッケージ基板１２が配置されるので（図３（Ｂ）参照）、合計８６４本の貫通孔３２が一括して形成されることになる。
（貫通電極の形成工程）
次に、貫通孔３２に導電性材料３４を充填して貫通電極３６を形成する。
図８及び図９は貫通電極の形成工程を示す図である。図８（Ａ）はメタルマスク取り付け後の基板フレームの部分断面図であり、図８（Ｂ）は基板フレームを表面側から見た平面図である。また、図９（Ａ）は貫通電極が形成された基板フレームの部分断面図であり、図９（Ｂ）は基板フレームを表面側から見た平面図である。
図８（Ａ）及び（Ｂ）に示すように、封止樹脂層５０にメタルマスク８０を取り付ける。メタルマスク８０には、貫通孔３２の各々に対応した複数の開口部８２が設けられている。メタルマスク８０は、貫通孔３２とメタルマスク８０の開口部８２とが一体の貫通孔となるように、位置合わせして取り付けられる。このメタルマスク８０を介して、貫通孔３２の各々に、半田ペーストなどの導電性材料３４を充填する。導電性材料３４は、メタルマスク８０の開口部８２から充填される。
導電性材料３４を充填した後は、封止樹脂層５０からメタルマスク８０を取り外す。メタルマスク８０を用いることで、封止樹脂層５０の表面５０Ｍには導電性材料３４が付着せず、貫通孔３２だけに導電性材料３４を充填することができる。メタルマスク８０としては、開口部８２の加工精度が高く、封止樹脂層５０から容易に取り外せるものが好ましい。例えばアルミニウム薄板などが用いられる。
図９（Ａ）及び（Ｂ）に示すように、封止樹脂層５０に形成された貫通孔３２の各々に導電性材料３４が充填され、貫通電極３６が形成される。貫通電極３６の一端は端面３６Ａとして封止樹脂層５０の表面５０Ｍに露出し、貫通電極３６の他端は配線２０に電気的に接続される。本実施の形態では、１つのチップ配置領域１４につき２４個の端面３６Ａが、封止樹脂層５０の表面５０Ｍに露出する。
（再配線工程）
次に、封止樹脂層５０の表面５０Ｍ上で再配線を行う。
図１０（Ａ）及び（Ｂ）は再配線工程を示す図である。図１０（Ａ）は再配線後の基板フレームの部分断面図であり、図１０（Ｂ）は基板フレームを表面側から見た平面図である。
封止樹脂５０の表面５０Ｍ上に、金属ナノ粒子により、所定の再配線パターンで再配線パッド５２と配線５４とを形成する。本実施の形態では、貫通電極３６の端面３６Ａと表面５０Ｍとが同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。例えば、再配線パターンは、金属ナノ粒子を含むインクを用いたインクジェット・プリントや、金属ナノ粒子を含むペーストを用いたスクリーン印刷により形成することができる。金属ナノ粒子は、粒径が１〜１００ｎｍ程度の金属粒子である。金属ナノ粒子としては、例えば、銅ナノ粒子を用いることができる。
本実施の形態では、上述したように、１つのチップ配置領域１４（図２参照）を四角く取り囲み、一辺に７個の端面３６Ａが並ぶように２４本の貫通電極３６が配置されている。例えば、図１（Ｂ）に示すように、端面３６Ａの個数に応じて、１つのチップ配置領域１４に付き、２４個の再配線パッド５２を表面５０Ｍ上に形成することができる。
再配線パッド５２は、上側に積層されるパッケージとの接続が容易になるように、表面５０Ｍ上に任意のレイアウトで配置（再配線）することができる。例えば、図１（Ｂ）に示す再配線パターンでは、２４個の再配線パッド５２は、中央の１つを除いた５×５のマトリクス状に配列されている。配線５４は、これら端面３６Ａと再配線パッド５２とを一対一で接続するように形成される。
なお、金属ナノ粒子を含むインクやペーストを用いた場合には、再配線パターンを形成した後に、原子状水素を用いた還元を実施して、有機溶媒等による汚れや酸化物を除去することが好ましい。
（スクライビング工程）
最後に、基板フレーム６０をスクライビングして各パッケージを個片化する。
図１１（Ａ）及び（Ｂ）はスクライビング工程を示す図である。図１１（Ａ）はスクライビング前の基板フレームの部分断面図であり、図１１（Ｂ）は基板フレームを表面側から見た平面図である。
基板フレーム６０上には、複数のパッケージ構造６４が形成されている。本実施の形態では、図１１（Ｂ）に示すように、基板フレーム６０の図示された部分には、９個の両面電極パッケージ構造６４が３×３のマトリクス状に配置されている。図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、両面電極パッケージ構造６４の各々を個片化する。これにより、両面電極パッケージ１０が完成する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。ブレードとしては、ダイヤモンドブレード等を用いることができる。
以上説明した通り、本実施の形態では、封止樹脂層を貫通する貫通電極を形成して、基板表面の配線とパッケージ表面の接続パッドとを電気的に接続するので、ザグリ加工した基板フレームなどを予め用意する必要がない。また、貫通電極は、半導体チップをモールド封止すると同時に一括して形成された貫通孔に導電性材料を充填して形成するので、貫通電極を形成するための貫通孔を１つ１つ穴あけ加工する必要がない。従って、両面電極パッケージを非常に簡易に作製することができる。これにより、大幅なコストダウンが可能になる。
また、再配線パッドを任意のレイアウトで配置（再配線）することができるので、上側に積層されるパッケージとの接続が容易になる。また、貫通電極の端面と封止樹脂層の表面とが同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。
また、パッケージ基板の表面が１種類の樹脂（封止樹脂）で一様に被覆されているので、表面が熱膨張率や熱収縮率の異なる複数種類の樹脂で覆われている場合に比べて、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離が発生し難い。これにより、パッケージ内部への水分の浸入や、再配線パターンの剥離による断線を防止することができる。
なお、モールドした封止樹脂を表面側から研削することで、封止樹脂層の薄膜化を図ることも考えられる。しかしながら、この場合には、貫通電極の代わりに予め表面側端子を基板に形成しておき、表面側端子が露出するまで封止樹脂層を研削することになるため、表面側端子の端面にバリが発生し、実装時に接続不良の原因となるおそれがある。また、バリが発生した場合には、これを除去するエッチング工程を更に追加する必要があり、作製工程が煩雑化する。本実施の形態では、モールド成形した貫通孔に導電性材料を充填して貫通電極を形成するので、貫通電極の端面にバリが発生するおそれがなく、作製工程も非常に簡便である。
（変形例）
以下、変形例について説明する。
上記の実施の形態では、両面電極パッケージの表面に再配線パッドが形成され、両面電極パッケージの裏面に電極パッドが形成される例について説明したが、これらパッド上に更に接続端子を形成することができる。例えば、パッド上に半田ペーストを塗布してＬＧＡ（Land Grid Array）型パッケージとしてもよく、パッド上に半田ボールを設けてＢＧＡ（Ball Grid Array）型パッケージとしてもよい。
また、上記の実施の形態では、パッケージ基板を、絶縁体で構成された平板状のコア材、配線、貫通電極、電極パッド、及びソルダレジストで構成する例について説明したが、パッケージ基板を、多層配線した多層有機基板で構成することもできる。多層有機基板は、複数層（例えば、２層〜４層）からなる樹脂基板の各層にそれぞれ配線パターンを形成し、必要に応じて各層の配線パターンを接続するためのビアホールを形成したものである。このビアホールの内部には導体層が形成され、この導体層が下面側に形成された端面電極部であるランドと接続されている。
また、上記の実施の形態では、１つの両面電極パッケージに１つの半導体チップを収容する例について説明したが、１つの両面電極パッケージに複数の半導体チップを収容することもできる。
また、上記の実施の形態では、半導体チップをフリップチップ接続しているが、金属ワイヤを用いてワイヤボンド接続してもよい。
また、上記の実施の形態では、両面電極パッケージ表面のソルダレジストは省略したが、両面電極パッケージの表面をソルダレジストで被覆することができる。
また、上記の実施の形態では、貫通電極の形状（モールド金型の突起部の形状も同様）を円柱状としたが、角柱状としてもよい。柱状の貫通電極（または突起部）を基板（コア材）表面に平行な面で切断したときの切断面の外周形状は、円、楕円、長円等の円形、四角形（正方形、長方形、平行四辺形、ひし形）、五角形、六角形、七角形、八角形等の多角形でもよい。
（Ａ）は本発明の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。 （Ａ）はパッケージ基板の断面図であり、（Ｂ）はパッケージ基板を表面側から見た平面図であり、（Ｃ）はパッケージ基板を裏面側から見た平面図である。 基板フレームの準備工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 半導体チップの配置工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 金型にセットされた状態での基板フレームの部分断面図である。 （Ａ）及び（Ｂ）は金型の部分断面図である。 （Ａ）は樹脂封止後の基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 貫通電極の形成工程を示す図である。（Ａ）はメタルマスク取り付け後の基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 貫通電極の形成工程を示す図である。（Ａ）は貫通電極が形成された基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 再配線工程を示す図である。（Ａ）は再配線後の基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 スクライビング工程を示す図である。（Ａ）はスクライビング前の基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。
符号の説明
１０ 両面電極パッケージ
１２ パッケージ基板
１４ チップ配置領域
１６ コア材
２０ 配線
２４ ビア
２６ 導電性材料
２８ 貫通電極
３０ 接続パッド
３２ 貫通孔
３４ 導電性材料
３６ 貫通電極
３６Ａ 端面
４２ ソルダレジスト
４４ 半導体チップ
５０Ｍ 表面
５０ 封止樹脂層
５２ 再配線パッド
５４ 配線
６０ 基板フレーム
６２ 領域
６４ パッケージ構造
６４ 両面電極パッケージ構造
６６ 通過領域
６８ バンプ
７０ モールド金型
７２ 平板部
７４ 外枠部
７６ 突起部
８０ メタルマスク
８２ 開口部

Claims (7)

  1. 表面に半導体チップの電極と電気的に接続される電極パッドが形成されると共に、裏面に前記電極パッドと電気的に接続された外部接続パッドが形成されたパッケージ基板と、
    前記パッケージ基板の表面に載置され、前記電極が前記電極パッドに電気的に接続された半導体チップと、
    前記電極パッドに到達する複数の貫通孔を備えるように金型成形され、前記半導体チップを封止樹脂で封止する封止樹脂層と、
    前記封止樹脂層に形成された貫通孔を導電性材料で埋めて形成され、一端が前記電極パッドと電気的に接続されると共に、他端が前記封止樹脂層の表面に露出した貫通電極と、
    を含むことを特徴とする半導体装置。
  2. 前記封止樹脂層の表面に形成された再配線パッドと、
    前記封止樹脂層の表面に形成され、前記貫通電極の他端と前記再配線パッドとを電気的に接続する接続配線と、
    を更に含むことを特徴とする請求項１に記載の半導体装置。
  3. 複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、パッケージ基板の表面に半導体チップの電極と電気的に接続される電極パッドを形成すると共に、パッケージ基板の裏面に前記電極パッドと電気的に接続された外部接続パッドを形成する工程と、
    パッケージ毎に、前記パッケージ基板の表面に前記半導体チップを載置し、前記電極を前記電極パッドに電気的に接続する工程と、
    パッケージ毎に前記電極パッドに到達する複数の貫通孔が形成されるように、金型内側に前記電極パッドに圧接される柱状突起が形成された金型を用い、該金型を前記フレーム基板の表面に密着させて封止樹脂を注入成形し、前記半導体チップを封止する工程と、
    前記半導体チップを封止する封止樹脂層に形成された複数の貫通孔の各々に導電性材料を充填して、一端が前記電極パッドと電気的に接続されると共に、他端が前記封止樹脂層の表面に露出した貫通電極を形成する工程と、
    前記半導体チップの各々がパッケージ毎に収納されると共に、前記電極パッド、前記外部接続パッド、前記貫通電極、及び前記封止樹脂層の各々がパッケージ毎に形成された前記フレーム基板をスクライビングして、個々のパッケージに分割する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 請求項２に記載の半導体装置を製造する半導体装置の製造方法であって、
    複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、パッケージ基板の表面に半導体チップの電極と電気的に接続される電極パッドを形成すると共に、パッケージ基板の裏面に前記電極パッドと電気的に接続された外部接続パッドを形成する工程と、
    パッケージ毎に、前記パッケージ基板の表面に前記半導体チップを載置し、前記電極を前記電極パッドに電気的に接続する工程と、
    パッケージ毎に前記電極パッドに到達する複数の貫通孔が形成されるように、金型内側に前記電極パッドに圧接される柱状突起が形成された金型を用い、該金型を前記フレーム基板の表面に密着させて封止樹脂を注入成形し、前記半導体チップを封止する工程と、
    前記半導体チップを封止する封止樹脂層に形成された複数の貫通孔の各々に導電性材料を充填して、一端が前記電極パッドと電気的に接続されると共に、他端が前記封止樹脂層の表面に露出した貫通電極を形成する工程と、
    前記封止樹脂層の表面に、パッケージ毎に、再配線パッドを形成すると共に、前記貫通電極の他端と前記再配線パッドとを電気的に接続する接続配線を形成する工程と、
    前記半導体チップの各々がパッケージ毎に収納されると共に、前記電極パッド、前記外部接続パッド、前記貫通電極、前記封止樹脂層、前記再配線パッド、及び前記接続配線の各々がパッケージ毎に形成された前記フレーム基板をスクライビングして、個々のパッケージに分割する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記複数の貫通孔は前記半導体チップを取り囲むように形成されていることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
  6. 前記金型内側の前記柱状突起は、前記金型と一体に形成されたことを特徴とする請求項３から５までのいずれか１項に記載の半導体装置の製造方法。
  7. 前記金型内側の前記柱状突起は、前記金型にピンを差し込んで形成されたことを特徴とする請求項３から５までのいずれか１項に記載の半導体装置の製造方法。
JP2007185710A 2007-07-17 2007-07-17 半導体装置の製造方法 Active JP5215605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007185710A JP5215605B2 (ja) 2007-07-17 2007-07-17 半導体装置の製造方法
US12/219,181 US8053275B2 (en) 2007-07-17 2008-07-17 Semiconductor device having double side electrode structure and method of producing the same
US13/176,256 US8643161B2 (en) 2007-07-17 2011-07-05 Semiconductor device having double side electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007185710A JP5215605B2 (ja) 2007-07-17 2007-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009026805A true JP2009026805A (ja) 2009-02-05
JP5215605B2 JP5215605B2 (ja) 2013-06-19

Family

ID=40264179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007185710A Active JP5215605B2 (ja) 2007-07-17 2007-07-17 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8053275B2 (ja)
JP (1) JP5215605B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010305A (ko) 2014-07-18 2016-01-27 토와 가부시기가이샤 전자 부품 패키지의 제조 방법
US9397057B2 (en) 2014-06-02 2016-07-19 Kabushiki Kaisha Toshiba Plurality of semiconductor devices in resin with a via

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
JP2010212575A (ja) * 2009-03-12 2010-09-24 Casio Computer Co Ltd 半導体装置の製造方法
US8264091B2 (en) * 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
CN102575084B (zh) * 2009-09-29 2017-03-29 日立化成工业株式会社 多层树脂片及其制造方法、多层树脂片固化物的制造方法、以及高热传导树脂片层叠体及其制造方法
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US9269685B2 (en) 2011-05-09 2016-02-23 Infineon Technologies Ag Integrated circuit package and packaging methods
US9425116B2 (en) * 2011-05-09 2016-08-23 Infineon Technologies Ag Integrated circuit package and a method for manufacturing an integrated circuit package
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
JP5588409B2 (ja) * 2011-09-05 2014-09-10 株式会社東芝 半導体装置およびその製造方法
JP5917899B2 (ja) * 2011-11-29 2016-05-18 日産自動車株式会社 薄型電池及び薄型電池の製造方法
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
KR101867955B1 (ko) 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9331007B2 (en) * 2012-10-16 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages
KR102067155B1 (ko) * 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법
US9406533B2 (en) 2013-06-27 2016-08-02 STATS ChipPAC Pte. Ltd. Methods of forming conductive and insulating layers
WO2015099684A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Package on package architecture and method for making
US9202742B1 (en) 2014-01-15 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof
US9761919B2 (en) * 2014-02-25 2017-09-12 Tesla, Inc. Energy storage system with heat pipe thermal management
CN104078432A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
US20170178990A1 (en) 2015-12-17 2017-06-22 Intel Corporation Through-mold structures
US9490192B1 (en) * 2015-12-30 2016-11-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9991206B1 (en) * 2017-04-05 2018-06-05 Powertech Technology Inc. Package method including forming electrical paths through a mold layer
WO2020188806A1 (ja) * 2019-03-20 2020-09-24 三菱電機株式会社 半導体装置
CN110444526A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 一种量子处理器芯片结构及其封装结构和制作方法
US11515174B2 (en) * 2019-11-12 2022-11-29 Micron Technology, Inc. Semiconductor devices with package-level compartmental shielding and associated systems and methods
JP2021125643A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 半導体装置およびその製造方法
CN111834329B (zh) * 2020-06-30 2021-12-24 江苏长电科技股份有限公司 一种半导体封装结构及其制造方法
US11562936B2 (en) 2020-08-31 2023-01-24 Amkor Technology Singapore Holding Pte. Ltd. Electrionic devices with interposer and redistribution layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167975A (ja) * 1997-08-15 1999-03-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP2003174122A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006253281A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 樹脂パッケージの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
WO2003049184A1 (en) * 2001-12-07 2003-06-12 Fujitsu Limited Semiconductor device and method for manufacturing the same
US8148803B2 (en) * 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
JP2003249604A (ja) 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP4403821B2 (ja) 2004-02-17 2010-01-27 ソニー株式会社 パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
JP5179787B2 (ja) * 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167975A (ja) * 1997-08-15 1999-03-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP2003174122A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006253281A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 樹脂パッケージの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397057B2 (en) 2014-06-02 2016-07-19 Kabushiki Kaisha Toshiba Plurality of semiconductor devices in resin with a via
KR20160010305A (ko) 2014-07-18 2016-01-27 토와 가부시기가이샤 전자 부품 패키지의 제조 방법
KR20170040150A (ko) 2014-07-18 2017-04-12 토와 가부시기가이샤 전자 부품 패키지의 제조 방법

Also Published As

Publication number Publication date
US8053275B2 (en) 2011-11-08
US8643161B2 (en) 2014-02-04
US20090020882A1 (en) 2009-01-22
US20110260334A1 (en) 2011-10-27
JP5215605B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5215605B2 (ja) 半導体装置の製造方法
JP5280014B2 (ja) 半導体装置及びその製造方法
JP5215587B2 (ja) 半導体装置
JP5179787B2 (ja) 半導体装置及びその製造方法
JP5043743B2 (ja) 半導体装置の製造方法
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI614848B (zh) 電子封裝結構及其製法
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
US20210125965A1 (en) Semiconductor device package and method of manufacturing the same
JP2004214543A (ja) 半導体装置及びその製造方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
TWI736859B (zh) 電子封裝件及其製法
CN213782012U (zh) 半导体封装结构
JP2006228897A (ja) 半導体装置
JP2004165190A (ja) 半導体装置及びその製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2012134572A (ja) 半導体装置
TWI607530B (zh) 封裝裝置與其製作方法
CN116072634A (zh) 电子封装件及其制法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
JP2016219535A (ja) 電子回路装置
WO2014171403A1 (ja) 半導体装置
CN113990759A (zh) 半导体封装方法及半导体封装结构
TW202036796A (zh) 無基板半導體封裝結構及其製法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130301

R150 Certificate of patent or registration of utility model

Ref document number: 5215605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3