WO2020188806A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020188806A1
WO2020188806A1 PCT/JP2019/011794 JP2019011794W WO2020188806A1 WO 2020188806 A1 WO2020188806 A1 WO 2020188806A1 JP 2019011794 W JP2019011794 W JP 2019011794W WO 2020188806 A1 WO2020188806 A1 WO 2020188806A1
Authority
WO
WIPO (PCT)
Prior art keywords
lid
substrate
semiconductor chip
semiconductor device
core
Prior art date
Application number
PCT/JP2019/011794
Other languages
English (en)
French (fr)
Inventor
大佑 中屋
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201980092563.9A priority Critical patent/CN113544839A/zh
Priority to US17/415,557 priority patent/US20220059428A1/en
Priority to PCT/JP2019/011794 priority patent/WO2020188806A1/ja
Priority to JP2021506103A priority patent/JP7162725B2/ja
Publication of WO2020188806A1 publication Critical patent/WO2020188806A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16793—Material with a principal constituent of the material being a solid not provided for in groups H01L2924/167 - H01L2924/16791, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • This application relates to a semiconductor device.
  • the conventional semiconductor device is configured as described above, there are the following problems.
  • heat dissipation from the ground electrode surface via the filled vias of the multilayer printed circuit board is not sufficient, it is difficult to achieve the target performance of high frequency characteristics or long-term reliability.
  • parasitic capacitance is generated by the mold resin entering between the electrodes of the semiconductor chip, and the high frequency characteristics are deteriorated.
  • the mold resin cannot prevent the invasion of moisture from the outside air, the moisture resistance of the semiconductor device deteriorates when the moisture reaches the semiconductor chip. Further, when a plurality of semiconductor chips are driven at the same time, the leakage electromagnetic field interferes with each other, and the high frequency characteristics deteriorate.
  • the present application discloses a technique for solving the above-mentioned problems, and an object of the present application is to provide a semiconductor device that realizes the following contents. (1) Even if the semiconductor chip is driven, the mold resin does not seize on the semiconductor chip. (2) The thermal resistance of the entire semiconductor device can be reduced, and it becomes easy to achieve the target performance of high frequency characteristics or long-term reliability.
  • the semiconductor device disclosed in the present application is With the board A semiconductor chip arranged on the surface of the substrate and A lid bonded to the surface of the substrate and covering the semiconductor chip, Is provided.
  • the mold resin does not seize on the semiconductor chip even when the semiconductor chip is driven, the thermal resistance of the entire semiconductor device can be reduced, and the target performance of high frequency characteristics or long-term reliability can be reduced. It has the effect of facilitating the achievement of.
  • FIG. 5 is a partially enlarged plan view of the semiconductor device according to the first embodiment. It is a three-dimensional image diagram of FIG. It is a top view around the semiconductor chip which concerns on the semiconductor device by Embodiment 2.
  • FIG. It is a first sectional view around the semiconductor chip which concerns on the semiconductor device by Embodiment 2.
  • FIG. It is a second sectional view around the semiconductor chip which concerns on the semiconductor device by Embodiment 2.
  • FIG. It is a three-dimensional image diagram of FIG. It is sectional drawing around the semiconductor chip which concerns on the semiconductor device by Embodiment 3.
  • FIG. It is a top view around the semiconductor chip which concerns on the semiconductor device according to Embodiment 4.
  • FIG. It is sectional drawing around the semiconductor chip which concerns on the semiconductor device by Embodiment 4.
  • FIG. It is a top view around the semiconductor chip which concerns on the semiconductor device according to Embodiment 5.
  • FIG. 1 is a plan view showing an overall image of this semiconductor device (however, Cu lid and mold resin are excluded), and FIG. 2 is an enlarged view of the semiconductor chip and its vicinity among the semiconductor devices of FIG.
  • FIG. 3 is a vertical sectional view of FIG. 1, and FIG. 3 is a plan view (however, Cu lid and mold resin are excluded) showing an enlarged semiconductor chip and its vicinity in the semiconductor device of FIG.
  • the horizontal direction of FIG. 1 is referred to as the x direction
  • the vertical direction is referred to as the y direction
  • the direction perpendicular to the xy plane thickness direction of the printed circuit board
  • the semiconductor device of the first embodiment is a semiconductor chip 1 (in the present embodiment, as shown in FIG. 2, has a configuration of GaN on SiC), Au wire 2, and firing.
  • Silver forming 3 also referred to as Ag paste 3; the same applies hereinafter
  • Cu lid 4 SMD component 5 (SMD is an abbreviation for Surface Mount Device; the same applies hereinafter), printed substrate 6, mold resin 7, and ceramic submount 8 are included. It is assumed to be included in the structure. Of these, the sintered silver 3 is provided so as to sandwich the sub-mount 8 as shown in FIG. Further, the mold resin 7 is configured to surround the periphery of the Cu lid 4.
  • the printed circuit board 6 has a ground electrode surface 10, a resin layer 11 composed of multiple layers, a filled via 12 that electrically connects the ground electrode surface 10 and a Cu core 9, and a periphery thereof, in this order from the lower side of the drawing. It is composed of a pattern 13 and the like.
  • the filled via 12 is provided so as to penetrate two layers of the resin layer 11 on the side closer to the ground electrode surface 10. More specifically, the peripheral pattern 13 corresponds to the first layer Cu wiring pattern 14 (hereinafter, also referred to as the L1 layer 14).
  • FIG. 3 is a plan view of the periphery of the semiconductor chip related to the semiconductor device, and is an enlarged view of a part thereof in order to supplement FIG.
  • the semiconductor chip 1 is connected to the peripheral pattern 13b by an input wire 2a, and is connected to the peripheral pattern 13c by an output wire 2b.
  • the frame P surrounded by broken lines in the upper portion and the lower portion in the peripheral pattern 13a indicates a contact region via the sintered silver 3 which is a bonding material between the Cu lid 4 and the Cu core 9.
  • the two points indicated by the alternate long and short dash lines indicate the positions of the open holes.
  • the Cu lid is an open hole (FIG. 2) that is spatially opened as shown in FIG. 2 in order to avoid contact with the input wire 2a and the output wire 2b, that is, to wire the wire in a non-contact manner. It has a tunnel structure (see the part indicated by the frame line of the alternate long and short dash line), and its cross-sectional shape is C-shaped.
  • the cross-sectional shape may be any structure as long as it can avoid contact between the semiconductor chip and the Au wire, and may be U-shaped or the like as well as C-shaped.
  • the shape of the Cu lid is such that the contact area of the printed circuit board with the Cu core 9 is maximized, and at the same time, the Cu lid is processed so as to have the shortest distance from the semiconductor chip and mounted on the printed circuit board.
  • FIG. 4 is an image diagram using a perspective view of these arrangement states in order to three-dimensionally clarify the arrangement states of the Cu lid and the Au wire in the above description.
  • the semiconductor chip 1 and the peripheral pattern 13a due to the tunnel structure provided in the Cu lid 4 (in this figure, the two parallelogram portions indicated by the alternate long and short dash lines indicate the positions of the open holes), the semiconductor chip 1 and the peripheral pattern 13a, It can be seen that the input wire 2a and the output wire 2b connected to the semiconductor chip 1 and the peripheral pattern 13b, respectively, are not in contact with the Cu lid 4.
  • the self-heating of the semiconductor chip first diffuses toward the Cu core 9.
  • the difference in thermal conductivity between the resin layer 11 of the printed circuit board (FR4 or the like is used as the material.
  • FR4 is an abbreviation for Flame Retardant Type 4
  • the filled via 12 for example, FR4
  • copper is 400 W / m * K
  • most of the heat is transferred from the filled via 12.
  • W watt
  • m meter
  • K Kelvin temperature
  • the heat dissipation path of the semiconductor device can be secured in two directions, upper and lower.
  • the thermal resistance from the semiconductor chip to the Cu lid can be increased from the semiconductor chip to the ground electrode surface. It can be about half of the thermal resistance (about 1 K / W).
  • the thermal resistance of a metal material is proportional to its electrical resistance, and its proportionality constant is defined by the product of volume resistivity and thermal conductivity. It becomes a value.
  • the size of the Cu core which is related to the thermal resistance from the semiconductor chip to the ground electrode surface, has an area of about 7 ⁇ 10-6 m 2 and a thickness of about 2.5 ⁇ 10 -4 m when viewed in the cross section shown in FIG. respect, Cu size of the lid has an area of about 7 ⁇ 10 -6 m 2 of the legs, a thickness of about 2.5 ⁇ 10 -4 m, roof area (described later) of about 7 ⁇ 10 - It is 6 m 2 and has a thickness of about 6 ⁇ 10 -4 m.
  • FIGS. 2 and 3 of Patent Document 1 a structure in which a heat radiating plate is provided on the back surface of the semiconductor chip and exposed on the back surface of the package is proposed.
  • this heat radiating plate has a metal lid on the side surface of the heat radiating plate. Is bonded, and the heat dissipation path from the semiconductor chip to the outside is inevitably far away, which is essentially different from the present embodiment. Therefore, it is considered that the structure proposed in Patent Document 1 hardly contributes to heat dissipation of the semiconductor device.
  • the thermal resistance of the product can be significantly reduced as compared with the conventional technique in which heat is dissipated only from the ground electrode surface of the printed circuit board.
  • FIG. 10 of Patent Document 2 proposes a structure of a semiconductor chip mounted in an element mounting region on a circuit board, a metal lid covering the semiconductor chip, and a sealing body covering only the side surface of the metal lid. There is.
  • the structure proposed in FIG. 10 differs from the present embodiment in that the metal lid is not mounted in the element mounting region of the metal lid.
  • the self-heating of the semiconductor chip can be directly installed directly above the semiconductor chip via the Cu core, so that printing can be performed.
  • the thermal resistance of the product can be significantly reduced.
  • the operating characteristics or reliability depends on the physical properties of the mold resin. It is possible to prevent the deterioration of physical properties.
  • the bonding material has been described on the premise of high-performance sintered silver whose thermal conductivity is usually about 150 W / m * K, but if the thermal conductivity is 30 W / m * K or more, it is possible to start from a semiconductor chip.
  • the thermal resistance to the Cu lid side can be suppressed to be lower than the thermal resistance from the semiconductor chip to the Cu core side.
  • the description has been made on the premise of using a Cu core, but the description is not limited to this, and any material having heat dissipation performance equal to or higher than that of the Cu core and which can be bonded with sintered silver can be used as a core instead of the Cu core. Applicable.
  • the wire has been described on the premise of Au wire, the same effect can be obtained not only with this but also with Cu wire.
  • the substrate constituting the semiconductor device of the present embodiment a typical name "printed circuit board” has been used, but the present invention is not limited to this, and the electronic circuit board is a general name. It may be called (ceramic substrate is also included in this). Hereinafter, these are collectively referred to as a substrate.
  • the semiconductor chip may be directly attached to the substrate without the Cu core.
  • the Cu core may not be embedded in the substrate and may be on the surface of the substrate.
  • sintered silver is used for bonding, solder or an adhesive may be used as long as the heat dissipation condition of the device can be satisfied.
  • the filled via is responsible for heat dissipation between the Cu core and the ground electrode, the filled via may be omitted.
  • Embodiment 2 the shape of the Cu lid is shown to have a tunnel structure in order to avoid contact with the input wire and the output wire.
  • a wall blocking the entrance / exit of the tunnel structure (the tip).
  • the inside of the frame line of the alternate long and short dash line which is the open portion shown in FIGS. 2 and 4 or the wall which fills the two alternate long and short dash line portions which are the open portions shown in FIG. 3 may be provided.
  • an upper filled via 12a which is a via hole, is provided directly below the relay pattern 13d that is relaying to take out the input wire and the output wire to the outside.
  • the reason for providing it directly underneath as described above is to shorten the electrical distance between the input and output of the semiconductor chip and to eliminate the need for additional wires and the like.
  • the semiconductor chip 1 is connected to the left and right relay patterns 13d by the input wire 2a and the output wire 2b, respectively.
  • Each relay pattern is provided with an upper filled via 12a connected to a signal electrode immediately below the relay pattern.
  • the upper and lower two frames P surrounded by the broken lines shown in the peripheral pattern arranged in the central portion represent the contact region between the Cu core and the Cu lid that contributes to heat dissipation.
  • the frame Q1 surrounded by the white broken line shown in the peripheral patterns arranged on the left and right of the peripheral pattern arranged in the central portion does not contribute to heat dissipation, and the contact between the L1 layer and the Cu lid. It is an area.
  • FIG. 6 and 7 are views showing the cross-sectional shape of FIG. 5 from two directions.
  • FIG. 6 is an enlarged cross-sectional view of the semiconductor chip of FIG. 5 and its vicinity in the y direction (see cross section AA) of FIG. 5
  • FIG. 7 is a sectional view of the semiconductor device of FIG.
  • a cross-sectional view in the x-direction of FIG. 5 is an enlarged view of the semiconductor chip and its vicinity.
  • FIG. 8 is a cross section in the y direction of FIG. 5 for explaining the details of the upper filled via 12a shown in FIG. 5, and shows a cross section in a cross section CC different from that of FIG.
  • the L1 layer 14 is provided in contact with the lower surface of the sintered silver 3. Then, with respect to the position of the L1 layer 14 in the height direction, a part of the Cu lid is formed so as to protrude to a place where the height position is low.
  • the portion where this part protrudes is the Cu lid convex portion 4b, which is the contact portion that comes into contact with the Cu core 9.
  • an upper filled via 12a which is a via hole, is provided directly below the relay pattern 13d which is relayed to take out the input wire and the output wire to the outside.
  • the upper filled via 12a is connected to the fourth layer Cu wiring pattern 15 via two filled vias 12 provided below the upper filled via 12a.
  • FIG. 9 is a perspective view as an image when only the Cu lid is three-dimensionally represented in order to show the structure of the Cu lid shown in FIG. 7 three-dimensionally.
  • the Cu lid convex portions 4b described in FIG. 7 are formed at two locations. Then, in FIG. 9, the rectangular portion with the pattern corresponds to the roof portion 16.
  • the tunnel structure of the Cu lid is open to avoid interference with the input wire or the output wire, but in the second embodiment, a wall is provided at the entrance and exit of the tunnel structure of the Cu lid.
  • the structure is such that the semiconductor chip and the Au wire are hermetically sealed by joining with the pattern of the L1 layer of the printed circuit board.
  • the following effects are obtained in addition to the effects of the first embodiment.
  • (1) By preventing the mold resin from seizing on the chip during high-temperature operation of the semiconductor chip, it is possible to raise the temperature of the active layer when the semiconductor chip can operate without failure.
  • (2) Since the mold resin does not enter the gaps in the electrode structure such as the source and gate of the semiconductor chip, parasitic capacitance is not generated and deterioration of high frequency characteristics can be prevented.
  • (3) The moisture resistance of the product is improved by sealing the semiconductor chip with the Cu lid and the Cu core and preventing moisture from entering the chip from the mold resin.
  • Embodiment 3 the heights of the top surface of the mold resin and the top surface of the Cu lid are the same when the ground electrode surface is used as the reference for the height, but the height of the mold is set to Cu during molding of the mold resin. The height may be lower than the height of the lid so that the upper part of the Cu lid is exposed.
  • FIG. 10 is a view for explaining this Cu lid exposed portion, and is a cross-sectional view corresponding to FIG. 6 of the second embodiment.
  • the upper surface of the mold resin 7 or a part of the Cu lid protrudes.
  • This protruding portion is the Cu lid exposed portion 4a.
  • the step of scraping the top surface of the Cu lid with a polishing device can be omitted, and the processing cost can be reduced. ..
  • the number of semiconductor chips is one, but when a plurality of semiconductor chips are mounted, the structure may include a plurality of tunnel structures of Cu lids. For example, if the number of semiconductor chips is two, it can have two tunnel structures.
  • FIG. 11 shows a plan view of an example of a semiconductor device having two tunnel structures.
  • FIG. 12 is a cross-sectional view of the cross section DD of FIG. It can be seen that it has two tunnel structures corresponding to the number of semiconductor chips.
  • one relay pattern 13d is provided on each of the input side and the output side corresponding to each of the two semiconductor chips 1.
  • An upper filled via 12a connected to a signal electrode is arranged at a position corresponding to the inside of each relay pattern 13d when viewed from the upper surface so as not to require an extra wire for connecting electrodes.
  • the contact area between the Cu lid and the Cu core (three places in total) is indicated by a frame P surrounded by a broken line
  • the contact area between the Cu lid and the L1 layer two places on the left and right
  • the frame Q1 has a C-shaped shape like the frame Q1 in the second embodiment.
  • the present embodiment is provided with one tunnel structure on each side corresponding to each of the two semiconductor chips 1. Further, at the lower position of the two semiconductor chips 1, a filled via 12 is arranged corresponding to each semiconductor chip. The structure other than the above is almost the same as that of the second embodiment.
  • the heat exhaust path of the self-heating of the chips is not limited to one side of the chip, but is secured on both sides to thermally affect the adjacent semiconductor chips. Interference can be mitigated.
  • Embodiment 5 In the semiconductor device of the fifth embodiment, when a plurality of semiconductor chips are mounted, the tunnel structures of the Cu lids are completely spatially separated from each other, and a plurality of such structures are provided. .. In this case, if there are two semiconductor chips, having two tunnel structures is the same as in the fourth embodiment, but the shape of the contact region between the Cu lid and the Cu wiring of the first layer. Is different.
  • FIG. 13 shows a plan view in this case.
  • the frame Q2 surrounded by the white broken line showing the shape of the contact region between the Cu lid and the L1 layer in the fifth embodiment has a C-shaped shape of the frame Q1 in the fourth embodiment. It is characterized by changing from to E-shaped shape.
  • a sealed structure is formed in which the combinational components in which each semiconductor chip, the wire, and the relay pattern are integrally combined are separated from each other and sealed.
  • the plurality of semiconductor chips and the input wire and the output wire can be completely separated spatially. That is, in addition to the effect of the second embodiment, since the electromagnetic fields generated from the plurality of semiconductor chips can be spatially separated, it is possible to prevent characteristic fluctuations due to electromagnetic wave interference between the chips.
  • Embodiment 6 The semiconductor device of the sixth embodiment is one in which only the material of the Cu lid is replaced with artificial diamond from Cu while maintaining the structure of the semiconductor device of the first to fifth embodiments.

Abstract

裏面にグランド電極が設けられ、複数の樹脂層（１１）を含む基板（６）と、この基板（６）の表面に実装された半導体チップ（１）とを備えた半導体装置において、一表面を前記基板（６）の表面側に露出させて、前記基板（６）の内部に埋め込まれたコア（９）と、前記樹脂層（１１）のうち前記コア（９）と前記グランド電極との間に配置された樹脂層（１１）を貫通して設けられ、前記コア（９）の裏面と前記グランド電極とを電気的に接続するフィルドビア（１２）と、前記半導体チップを覆うように前記基板（６）の表面に設けられ、表面が露出した高熱伝導率のリッド（４）と前記リッド（４）の裏面と前記コア（９）の表面とを接合する焼結銀（３）を含む接合材と、前記基板（６）の表面全体にトランスファー成形され、前記リッド（４）の周囲を囲むように設けられたモールド樹脂（７）と、を備えた。

Description

半導体装置
　本願は、半導体装置に関するものである。
　従来のモールド封止技術では、半導体チップ上部をモールド樹脂のみで封止することが一般的であり、これにより半導体チップの電気的絶縁性確保と半導体デバイス外部からの物理的衝撃による破損防止を実現している。一方で、モールド樹脂は熱伝導率が著しく低いという特徴を持つため、半導体チップの自己発熱はモールド樹脂からはほとんど放熱されず、半導体デバイスを実装した多層のプリント基板等の裏面に形成したグランド電極面から放熱するのが一般的である（例えば、下記特許文献１、２参照）。
特開平3-062955号公報 特開2013-183069号公報
　従来の半導体デバイスは以上のように構成されているので、以下のような問題がある。まず、半導体チップが２００℃前後を超えて長時間駆動すると、モールド樹脂が半導体チップに焼き付き、半導体チップが故障する。また、近年、ＧａＮ　ｏｎ　ＳｉＣ（シリコンカーバイド基板上に結晶成長した窒化ガリウム製の半導体デバイス）に代表されるように、半導体チップが高出力化、高電力密度化するにつれ、自己発熱が増大しているが、多層のプリント基板のフィルドビアを経由したグランド電極面からの放熱だけでは不十分なため、高周波特性、あるいは長期信頼性の目標性能の達成が困難となっている。また、半導体チップの電極間にモールド樹脂が入り込むことによって寄生容量が発生し、高周波特性が劣化する。また、モールド樹脂は外気からの水分の侵入を防げないため、半導体チップに水分が達することで、半導体デバイスとしての耐湿性が劣化する。さらに、複数の半導体チップが同時に駆動するとき、漏洩電磁界が半導体チップ同士で干渉することで、高周波特性が劣化する。
　本願は、上記のような課題を解決するための技術を開示するものであり、以下の内容を実現する半導体装置を提供することを目的とする。
（１）半導体チップを駆動してもモールド樹脂が半導体チップに焼き付かない。
（２）半導体デバイス全体の熱抵抗を小さくすることができ、高周波特性あるいは長期信頼性の目標性能の達成が容易となる。
　本願に開示される半導体装置は、
基板と、
前記基板の表面に配置された半導体チップと、
前記基板の表面に接合され、前記半導体チップを覆うリッドと、
を備えるものである。
　本願に開示される半導体装置によれば、半導体チップを駆動してもモールド樹脂が半導体チップに焼き付かず、半導体装置全体の熱抵抗を小さくすることができ、高周波特性あるいは長期信頼性の目標性能の達成が容易となる、という効果を奏する。
実施の形態１に係る半導体装置の全体構造を示す平面図である。 実施の形態１による半導体装置の一部拡大断面図である。 実施の形態１による半導体装置の一部拡大平面図である。 図３の立体的なイメージ図である。 実施の形態２による半導体装置に係る半導体チップ周辺の平面図である。 実施の形態２による半導体装置に係る半導体チップ周辺の第１の断面図である。 実施の形態２による半導体装置に係る半導体チップ周辺の第２の断面図である。 実施の形態２による半導体装置に係る半導体チップ周辺の第３の断面図である。 図７の立体的なイメージ図である。 実施の形態３による半導体装置に係る半導体チップ周辺の断面図である。 実施の形態４による半導体装置に係る半導体チップ周辺の平面図である。 実施の形態４による半導体装置に係る半導体チップ周辺の断面図である。 実施の形態５による半導体装置に係る半導体チップ周辺の平面図である。
実施の形態１．
　以下、実施の形態１の半導体装置について説明する。
図１はこの半導体装置の全体像を示した平面図（但し、Ｃｕリッド、モールド樹脂は除く）、図２は、図１の半導体装置のうち、半導体チップとその近傍について拡大して示した、図１の縦方向の断面図、図３は、図１の半導体装置のうち、半導体チップとその近傍を拡大して示した平面図（但し、Ｃｕリッド、モールド樹脂は除く）である。なお、以降においては、図１の横方向をｘ方向、縦方向をｙ方向、ｘｙ面に垂直な方向（プリント基板の厚さ方向）をｚ方向と呼ぶ。
　図１、図２において、実施の形態１の半導体装置は、半導体チップ１（本実施の形態では、図２に示したように、ＧａＮ　ｏｎ　ＳｉＣの構成となっている）、Ａｕワイヤ２、焼結銀３（Ａｇペースト３とも呼ぶ。以下同様）、Ｃｕリッド４、ＳＭＤ部品５（ＳＭＤはSurface Mount Device の略称。以下同様）、プリント基板６、モールド樹脂７、セラミックス製のサブマウント８をその構造中に含むものを前提としている。このうち、焼結銀３は、図２に示したように、サブマウント８を挟む構成で設けられている。また、モールド樹脂７はＣｕリッド４の周囲を取り囲んで構成されている。
　また、図２において、プリント基板６は、図の下側から順にグランド電極面１０、多層で構成された樹脂層１１、このグランド電極面１０とＣｕコア９を電気的に接続するフィルドビア１２、周辺パターン１３などから構成されている。この図においては、フィルドビア１２は、樹脂層１１のうち、グランド電極面１０に近い側の２つの層を貫通する形態で設けられている。なお、上記周辺パターン１３は、さらに詳細に言うと、１層目Ｃｕ配線パターン１４（以下では、Ｌ１層１４とも呼ぶ）に該当する。
　また、図３は、半導体装置に係る半導体チップ周辺の平面図であり、図１を補足するため、その一部を拡大して示した図である。この図において、半導体チップ１は周辺パターン１３ｂと入力ワイヤ２ａで接続され、周辺パターン１３ｃと出力ワイヤ２ｂで接続されている。また、周辺パターン１３ａ中の、上側部分と下側部分の破線で囲まれた枠Ｐは、Ｃｕリッド４とＣｕコア９の接合材である焼結銀３を介した接触領域を示している。なお、２箇所の一点鎖線で示した箇所は開放穴となっている位置を示している。
　ここで、Ｃｕリッドは、入力ワイヤ２ａおよび出力ワイヤ２ｂとの接触を避けるために、すなわち、非接触でワイヤを配線するために、図２に示すように空間的に開放された開放穴（図中、一点鎖線の枠線で示した部分を参照）を持つトンネル構造を有しており、その断面形状はＣの字型である。なお、この断面形状は半導体チップとＡｕワイヤとの接触を避けられる構造であればよく、Ｃの字型に限らず、Ｕの字型等でもよい。Ｃｕリッドの形状は、プリント基板のＣｕコア９との接触面積が最大になるようにし、同時に、半導体チップからの距離が最短になるように加工し、プリント基板に実装する。
　なお、図４は、以上の説明におけるＣｕリッドとＡｕワイヤの配置状態を立体的に明らかにするために、これらの配置状態について斜視図を使ったイメージ図により表したものである。この図により、Ｃｕリッド４に設けられたトンネル構造（この図において、一点鎖線で示した２箇所の平行四辺形部分が開放穴の位置を示している）により、半導体チップ１と周辺パターン１３ａ、半導体チップ１と周辺パターン１３ｂにそれぞれ接続された入力ワイヤ２ａ、出力ワイヤ２ｂが、Ｃｕリッド４と接触していない様子が見て取れる。
　本実施の形態１では、半導体チップの自己発熱は、まずＣｕコア９に向かって拡散する。その後、グランド電極面１０の側には、プリント基板の樹脂層１１（ＦＲ４等を材質とする。ここで、ＦＲ４はFlame Retardant Type 4の略称）とフィルドビア１２の熱伝導率の差（例えば、ＦＲ４は約０．３Ｗ/ｍ*Ｋ、銅は４００Ｗ/ｍ*Ｋ）に起因して、ほとんどの熱はフィルドビア１２から伝熱していく。フィルドビア１２は、直径１．０×１０－４ｍ、高さ１．４×１０－4ｍのサイズのものが５０個程度あることを想定している。ここで、Ｗ：ワット、ｍ：メートル、Ｋ：ケルビン温度を示す（以下同様）。
　一方で、Ｃｕリッド側には、Ｃｕリッド固定用の焼結銀を経由して、Ｃｕリッドの天面側に伝熱していく。
　このようにして、グランド電極面１０及びＣｕリッド天面側を、それぞれ、はんだ及び熱伝導ペースト等により最終製品の筐体に固定することにより、半導体デバイスの放熱パスを上下二方向に確保できる。
　ここで、焼結銀は高放熱タイプのもの（例えば熱伝導率が約１５０Ｗ/ｍ*Ｋ）を選択することで、半導体チップからＣｕリッドまでの熱抵抗を、半導体チップからグランド電極面までの熱抵抗（約１Ｋ／Ｗ）の半分程度とすることができる。
　これを具体的なＣｕリッドのサイズに換算すると、金属材料の熱抵抗はその電気抵抗に比例し、その比例定数は体積抵抗率と熱伝導率の積で規定されることから、大よそ以下の値となる。半導体チップからグランド電極面までの熱抵抗に関係するＣｕコアのサイズは、図６に示す断面で見て、面積が約７×１０－６ｍ２、厚さ約２．５×１０－４ｍに対して、Ｃｕリッドのサイズは、両脚部の面積が約７×１０－６ｍ２、厚さ約２．５×１０－４ｍ、屋根部（後述する）の面積が約７×１０－６ｍ２、厚さ約６×１０－４ｍとなる。
　なお、特許文献１の第２図、第３図には、半導体チップ裏面に放熱板を設けパッケージ裏面に露出させる構造が提案されているが、この放熱板は、放熱板の側面に金属製リッドを接合しており、半導体チップから外部への放熱パスは必然的に遠くなる点が本実施の形態と本質的に異なる。従って、特許文献１に提案されている構造は、半導体デバイスの放熱にはほとんど寄与しないと考えられる。
　本実施の形態では、半導体チップ真上に放熱パスを直接設置できるため、プリント基板のグランド電極面のみから放熱していた従来技術に比べて製品の熱抵抗を大幅に低減できる。
　また、特許文献２の図１０には、回路基板上の素子実装領域に実装された半導体チップと半導体チップを覆う金属製リッド、及び金属製リッド側面のみを覆う封止体の構造が提案されている。この図１０に提案されている構造では、金属製リッドの素子実装領域に金属製リッドを実装しない点が、本実施の形態と異なる。
　従って、特許文献２に開示されている構造は、金属製リッドと半導体チップは相当離れているとみなせるため、金属製リッドが半導体チップの自己発熱の放熱に有効に機能するとは考え難い。
　本実施の形態では、半導体チップと金属製リッドをＣｕコアに直に実装することにより、半導体チップの自己発熱がＣｕコアを経由して、半導体チップ真上に放熱パスを直接設置できるため、プリント基板のグランド電極面のみから放熱していた従来技術に比べて、製品の熱抵抗を大幅に低減できる。
　すなわち、半導体装置が自己発熱により動作特性、あるいは信頼性が劣化することを防止するために、半導体チップをモールド樹脂で封止する構造を持つ半導体装置において、モールド樹脂の物性により動作特性、あるいは信頼性が劣化することを防止することができるようにした。
　以下、本構造の作製方法について説明する。
（１）Ｃｕコアを有するプリント基板に焼結銀を塗布した後に、半導体チップ、サブマウント、Ｃｕリッドをセットし、焼結銀の熱硬化温度（２００℃前後）まで加熱し、焼結銀を熱硬化させる。一旦熱硬化した焼結銀の融点は数１００℃になる。
（２）Ａｕワイヤをワイヤボンディングする。
（３）チップインダクタ５ａ、チップ抵抗５ｂ、チップコンデンサ５ｃなどのＳＭＤ部品５をはんだで実装する。
（４）プリント基板の表面全体に、モールド樹脂をトランスファー成形する。
（５）モールド天面を研磨装置で削り、Ｃｕリッドの天面を露出させる。
　以上において、接合材は熱伝導率が通常１５０Ｗ／ｍ＊Ｋ程度の値である高性能焼結銀を前提として説明したが、熱伝導率が３０Ｗ／ｍ＊Ｋ以上であれば、半導体チップからＣｕリッド側への熱抵抗を、半導体チップからＣｕコア側への熱抵抗より低く抑えることができる。また、Ｃｕコアの使用を前提として説明したが、これに限らず、Ｃｕコアと同等以上の放熱性能を有する物質であって焼結銀で接合可能なコアであれば、Ｃｕコアに代わるコアとして適用可能である。さらに、ワイヤはＡｕワイヤを前提として説明したが、これに限らず、Ｃｕワイヤでも同様の効果を奏する。
　また、以上において、本実施の形態の半導体装置を構成する基板としては、代表的な呼称である「プリント基板」を用いて説明したが、これに限らず、一般的な呼称である電子回路基板（セラミック基板もこれに含まれる）と呼称しても差し支えない。以下では、これらをまとめて、単に基板と称する。
　また、以上において、Ｃｕコアがなく、半導体チップが基板に直付けされていても良い。また、Ｃｕコアが基板に埋め込まれておらず、基板の表面上にあっても良い。また、焼結銀を接合に用いるとしたが、デバイスの放熱条件を満たすことができれば、はんだ、あるいは、接着剤を用いても良い。さらに、フィルドビアがＣｕコアとグランド電極の間の放熱を担うと仮定したが、フィルドビアが無くても良い。
実施の形態２．
　なお、上記実施の形態１では、Ｃｕリッドの形状は入力ワイヤおよび出力ワイヤとの接触を避けるため、トンネル構造を有するものを示したが、図５のようにトンネル構造の出入り口を塞ぐ壁（先に図２、図４に示した開放部分である一点鎖線の枠線の内部、あるいは、図３に示した開放部分である２箇所の一点鎖線部分を埋める壁）を設けてもよい。この際、入力ワイヤおよび出力ワイヤを外部へ取り出すため中継している中継パターン１３ｄの直下にはビアホールである上部フィルドビア１２ａを設ける。上述のように直下に設ける理由は、半導体チップの入出力間の電気的距離を短くするため、ワイヤ等の追加の必要性をなくすためである。
　図５において、半導体チップ１は、入力ワイヤ２ａおよび出力ワイヤ２ｂによって、左右の中継パターン１３ｄとそれぞれ接続されている。この各中継パターンには、その直下に、信号電極に繋がる上部フィルドビア１２ａが設けられている。さらに、中央部分に配置されている周辺パターンに示した破線で囲んだ上下２つの枠Ｐは、放熱に寄与するＣｕコアとＣｕリッドの接触領域を表している。また、上記中央部分に配置されている周辺パターンの左右に配置された周辺パターン内にそれぞれ示した、白抜き破線で囲んだ枠Ｑ１は、放熱には寄与しない、Ｌ１層とＣｕリッドとの接触領域である。
　図６、図７は、図５の断面形状を２方向から示した図である。図６は、図５の半導体装置のうち、半導体チップとその近傍について拡大して示した、図５のｙ方向の断面図（断面ＡＡ参照）であり、図７は、図５の半導体装置のうち、半導体チップとその近傍について拡大して示した、図５のｘ方向の断面図（断面ＢＢ参照）である。また、図８は、図５に示した上部フィルドビア１２ａの詳細を説明するため、図５のｙ方向の断面であって、図６とは異なる断面ＣＣにおける断面図を示したものである。
　図７において、焼結銀３の下面に接してＬ１層１４が設けられている。そして、このＬ１層１４の高さ方向の位置に対して、その高さ位置が低い所までＣｕリッドの一部分が突出する形態で形成されている。この一部分が突出した部分がＣｕリッド凸部４ｂであり、Ｃｕコア９と接触する接触部となっている。
　また、図８に示すように、入力ワイヤおよび出力ワイヤを外部へ取り出すため中継している中継パターン１３ｄの直下には、ビアホールである上部フィルドビア１２ａが設けられている。この上部フィルドビア１２ａは、その下部に設けられた２つのフィルドビア１２を介して、４層目Ｃｕ配線パターン１５に繋がっている。このような構成により、ワイヤ等を追加して設けることなく、半導体チップの入出力間の電気的距離を短くすることが可能となっている。
　図９は、図７に示したＣｕリッドの構造を立体的に示すために、Ｃｕリッドのみを３次元的に表わした場合のイメージとして、斜視図で示したものである。図９に示すように、図７で説明したＣｕリッド凸部４ｂが２箇所形成されている。そして、この図９において、模様を施した矩形部分が屋根部１６に相当する。
　実施の形態１においては、Ｃｕリッドのトンネル構造は入力ワイヤあるいは出力ワイヤとの干渉を避けるため開放していたが、この実施の形態２においては、Ｃｕリッドのトンネル構造の出入り口に壁を設け、プリント基板のＬ１層のパターンと接合することで、半導体チップとＡｕワイヤを気密封止する構造としたものである。
　これにより、実施の形態１の効果に加えて、以下の効果を得る。
（１）半導体チップの高温動作時、モールド樹脂がチップに焼き付くのを防ぐことにより、半導体チップが故障なく動作できる際の活性層温度を高くすることを可能にする。
（２）半導体チップのソース、ゲート等の電極構造の隙間にモールド樹脂が入り込まなくなるため、寄生容量が発生しなくなり、高周波特性の劣化を防止できる。
（３）半導体チップがＣｕリッドとＣｕコアで密閉され、モールド樹脂からチップへの水分侵入を防止することにより、製品の耐湿性が向上する。
（４）Ｃｕリッドの屋根部の断面積が広がり、上記の項目（１）の内容に加え、モールド天面側の熱抵抗が低減できる。
（５）半導体チップからの電磁界漏洩を防ぐことができる。
実施の形態３．
　実施の形態２においては、グランド電極面を高さの基準としたときにモールド樹脂の天面とＣｕリッドの天面の高さは一致させていたが、モールド樹脂成型時にモールドの高さをＣｕリッドの高さより低くし、Ｃｕリッド上部を露出させた構造としてもよい。
　図１０は、このＣｕリッド露出部を説明するための図で、実施の形態２の図６相当の断面図である。この図に示すように、本実施の形態においては、モールド樹脂７の上側表面かＣｕリッドの一部が突き出た形態となっている。この突き出た部分がＣｕリッド露出部４ａである。
　この場合には、Ｃｕリッドがモールド樹脂７の上側表面から露出することが許される形態になっているため、Ｃｕリッド天面を研磨装置で削り出す工程を省くことができ、加工費を低減できる。
実施の形態４．
　実施の形態２においては、半導体チップの個数を１個としていたが、複数の半導体チップを実装する場合は、Ｃｕリッドのトンネル構造を複数個備える構造としてもよい。例えば、半導体チップの個数が２個なら、２個のトンネル構造を有するものとすることができる。
　図１１に２個のトンネル構造を有する場合の半導体装置の一例を平面図で示す。図１２は、この図１１の断面ＤＤについての断面図である。半導体チップの個数に対応して、２個のトンネル構造を有していることが判る。
　図１１において、２個の半導体チップ１のそれぞれに対応して、入力側と出力側に中継パターン１３ｄがそれぞれ１個ずつ設けられている。上面から見て、各中継パターン１３ｄの内側に相当する位置には、余分な電極間接続用のワイヤを必要としないよう、それぞれ、信号電極に繋がる上部フィルドビア１２ａが配置されている。また、ＣｕリッドとＣｕコアとの接触領域（全部で３箇所）を破線で囲んだ枠Ｐで示し、ＣｕリッドとＬ１層の接触領域（左右２箇所）を白抜き破線で囲んだ枠Ｑ１で示した。ここでも枠Ｑ１は実施の形態２における枠Ｑ１と同様、Ｃの字型の形状となっている。
　図１２に示したように、本実施の形態では上記実施の形態２とは異なり、２個の半導体チップ１のそれぞれに対応して、左右に１個ずつトンネル構造が設けられている。また、２個の半導体チップ１の下方位置には、それぞれの半導体チップに対応して、フィルドビア１２が配置されている。上記以外の構造については、実施の形態２とほぼ同様である。
　上述のように、複数の半導体チップを近接して実装する場合に、チップの自己発熱の排熱経路をチップ片側に限定することなく、両側に確保することにより、隣り合う半導体チップ同士の熱的な干渉を緩和できる。
実施の形態５．
　実施の形態５の半導体装置は、複数の半導体チップを実装する場合において、Ｃｕリッドのトンネル構造同士が空間的に完全に分離されたものとなっており、このような構造が複数備えられている。この場合、半導体チップが２個ある場合であれば、２個のトンネル構造を有していることは実施の形態４と同じであるが、Ｃｕリッドと１層目のＣｕ配線の接触領域の形状が異なる。
　具体的には、実施の形態４の形態に、さらに、Ｃｕリッドの実装用に中継パッドの間にも電極を準備する。図１３に、この場合の平面図を示す。この図に示すように、本実施の形態５におけるＣｕリッドとＬ１層の接触領域の形状を示した白抜き破線で囲んだ枠Ｑ２は、実施の形態４における枠Ｑ１のＣの字型の形状からＥの字型の形状に変化していることが特徴である。これにより、各半導体チップとワイヤと中継パターンとを一体として組合せた組合せ構成体を互いに分離して密閉する密閉構造を形成している。
　実施の形態５においては、複数の半導体チップと入力ワイヤおよび出力ワイヤを空間的に完全に分離できる。つまり、実施の形態２の効果に加えて、複数の半導体チップ同士から発生する電磁界を空間的に分離できるため、チップ同士の電磁波干渉に起因した特性変動を防ぐことができる。
実施の形態６．
　実施の形態６の半導体装置は、実施の形態１～５での半導体装置の構造は維持したままで、Ｃｕリッドの材質のみをＣｕから人工ダイヤモンドに置き換えたものである。
　Ｃｕリッドの材質をＣｕから人工ダイヤモンドに置き換えたことにより、以下の効果を奏する。まず、人工ダイヤモンドにより天面と電気的に絶縁できるため、Ｃｕリッドを用いたときのような、リッド天面から電気的サージ等が印加されることにより、チップがＥＳＤ破壊（ここで、ＥＳＤはElectro Static Dischargeの略）される恐れが無くなる。また、人工ダイヤモンドを用いた場合には、Ｃｕに比べて約５倍の熱伝導率になることから、さらなる熱抵抗低減に寄与できる。
　本願は様々な例示的な実施の形態及び実施例が記載されているが、１つ、または、複数の実施の形態に記載された様々な特徴、態様、及び機能は、特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　具体的には、例えば、リッドの材質としてＣｕ、および人工ダイヤモンドの場合について説明したが、これらに限らず、Ａｇを用いても同等の効果を期待できるものである。
　１　半導体チップ、２　Ａｕワイヤ、２ａ　入力ワイヤ、２ｂ　出力ワイヤ、３　焼結銀（Ａｇペースト）、４　Ｃｕリッド、４ａ　Ｃｕリッド露出部、４ｂ　Ｃｕリッド凸部、５　ＳＭＤ部品、５ａ　チップインダクタ、５ｂ　チップ抵抗、５ｃ　チップコンデンサ、６　プリント基板、７　モールド樹脂、８　サブマウント、９　Ｃｕコア、１０　グランド電極面、１１　樹脂層、１２　フィルドビア、１２ａ　上部フィルドビア、１３、１３ａ、１３ｂ、１３ｃ　周辺パターン、１３ｄ　中継パターン、１４　１層目Ｃｕ配線パターン、１５　４層目Ｃｕ配線パターン、１６　屋根部

Claims (8)

  1. 基板と、
    前記基板の表面に配置された半導体チップと、
    前記基板の表面に接合され、前記半導体チップを覆うリッドと、
    を備えることを特徴とする半導体装置。
  2. 一表面を前記基板の表面側に露出させて、前記基板の内部に埋め込まれたコアをさらに備え、
    前記基板は、裏面にグランド電極が設けられ、複数の層状に形成された樹脂層を含んでおり、
    前記半導体チップは、前記樹脂層のうち前記コアと前記グランド電極との間に配置された特定の樹脂層を貫通して設けられ、前記コアの裏面と前記グランド電極とを電気的に接続するフィルドビアと、前記コアの表面に対向して配置されるとともに、
    前記リッドは、高熱伝導率で、前記コアの表面に焼結銀を含む接合材により接合されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記基板の表面上の、前記半導体チップの周辺に配置された周辺パターンと、
    前記基板の表面に配置され、前記半導体チップと前記周辺パターンを接続するワイヤと、を備え、
    前記リッドは、前記ワイヤを非接触に配線する開放穴が形成されたトンネル構造を有していることを特徴とする請求項２に記載の半導体装置。
  4. 前記周辺パターンは、前記半導体チップに接続された前記ワイヤを信号電極に中継するための上部フィルドビアを直下に配置した中継パターンであり、
    前記リッドは、前記トンネル構造の出入り口が塞がれており、
    前記ワイヤから入力および出力される電気信号は、前記上部フィルドビアを経由して前記基板の表面から２層目以上の層から前記リッドの外に取り出し可能となっていることを特徴とする請求項３に記載の半導体装置。
  5. 前記基板の表面全体に形成され、前記リッドの表面を露出させるように当該リッドの周囲を囲んで設けられたモールド樹脂を備え、
    前記基板の厚さ方向において、前記モールド樹脂の表面の高さは、前記リッドの表面の高さよりも低いことを特徴とする請求項３または請求項４に記載の半導体装置。
  6. 前記基板は、複数の前記半導体チップを有し、
    前記周辺パターンは、前記半導体チップの数に比例して、前記半導体チップに接続された前記ワイヤを信号電極に中継するための上部フィルドビアの真上に配置された中継パターンを有しており、
    前記リッドは、前記半導体チップの数だけ、前記ワイヤを非接触に配線する開放穴が形成されたトンネル構造を有していることを特徴とする請求項３に記載の半導体装置。
  7. 前記リッドは、前記基板の表面上で、複数の、前記半導体チップ、前記ワイヤ、および前記中継パターンを組合せた組合せ構成体を、互いに分離して密閉する密閉構造を備えていることを特徴とする請求項６に記載の半導体装置。
  8. 前記半導体チップを覆う前記リッドの材質は、人工ダイヤモンドであることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
PCT/JP2019/011794 2019-03-20 2019-03-20 半導体装置 WO2020188806A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201980092563.9A CN113544839A (zh) 2019-03-20 2019-03-20 半导体装置
US17/415,557 US20220059428A1 (en) 2019-03-20 2019-03-20 Semiconductor device
PCT/JP2019/011794 WO2020188806A1 (ja) 2019-03-20 2019-03-20 半導体装置
JP2021506103A JP7162725B2 (ja) 2019-03-20 2019-03-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/011794 WO2020188806A1 (ja) 2019-03-20 2019-03-20 半導体装置

Publications (1)

Publication Number Publication Date
WO2020188806A1 true WO2020188806A1 (ja) 2020-09-24

Family

ID=72520642

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/011794 WO2020188806A1 (ja) 2019-03-20 2019-03-20 半導体装置

Country Status (4)

Country Link
US (1) US20220059428A1 (ja)
JP (1) JP7162725B2 (ja)
CN (1) CN113544839A (ja)
WO (1) WO2020188806A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471164A (zh) * 2021-06-28 2021-10-01 江西晶浩光学有限公司 芯片封装结构、摄像头模组及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0396064U (ja) * 1990-01-22 1991-10-01
JPH05109945A (ja) * 1991-10-21 1993-04-30 Mitsubishi Electric Corp 半導体冷却装置
JPH05251598A (ja) * 1992-03-05 1993-09-28 Sumitomo Electric Ind Ltd 半導体チップモジュール
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP2014036033A (ja) * 2012-08-07 2014-02-24 Hitachi Automotive Systems Ltd 半導体装置
JP2018121005A (ja) * 2017-01-27 2018-08-02 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679806B2 (ja) * 1988-05-10 1997-11-19 シチズン時計株式会社 樹脂封止型ピングリッドアレイ
JP3685114B2 (ja) 1992-06-23 2005-08-17 ソニー株式会社 固体撮像装置
JP2000012722A (ja) 1998-06-25 2000-01-14 Kyocera Corp 電子部品収納用容器
JP2000188359A (ja) 1998-12-24 2000-07-04 Sumitomo Metal Electronics Devices Inc 半導体パッケージ
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
JP3963914B2 (ja) * 2004-12-10 2007-08-22 三洋電機株式会社 半導体装置
JP2006319008A (ja) * 2005-05-11 2006-11-24 Kyocera Mita Corp ヒートシンク
JP4832369B2 (ja) * 2007-06-25 2011-12-07 富士通株式会社 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8072047B2 (en) 2008-05-21 2011-12-06 Stats Chippac Ltd. Integrated circuit package system with shield and tie bar
US8569869B2 (en) 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
JP5358515B2 (ja) 2010-06-04 2013-12-04 日立オートモティブシステムズ株式会社 半導体装置及びそれを用いた電子制御装置
JP2013197209A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
US9379034B1 (en) 2014-12-30 2016-06-28 Stmicroelectronics Pte Ltd Method of making an electronic device including two-step encapsulation and related devices
JP2016192444A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
JP6639931B2 (ja) * 2016-02-02 2020-02-05 Ｔｏｗａ株式会社 電子部品の製造装置及び製造方法並びに電子部品
JP6972622B2 (ja) * 2017-04-03 2021-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0396064U (ja) * 1990-01-22 1991-10-01
JPH05109945A (ja) * 1991-10-21 1993-04-30 Mitsubishi Electric Corp 半導体冷却装置
JPH05251598A (ja) * 1992-03-05 1993-09-28 Sumitomo Electric Ind Ltd 半導体チップモジュール
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP2014036033A (ja) * 2012-08-07 2014-02-24 Hitachi Automotive Systems Ltd 半導体装置
JP2018121005A (ja) * 2017-01-27 2018-08-02 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471164A (zh) * 2021-06-28 2021-10-01 江西晶浩光学有限公司 芯片封装结构、摄像头模组及电子设备
CN113471164B (zh) * 2021-06-28 2023-09-08 江西晶浩光学有限公司 芯片封装结构、摄像头模组及电子设备

Also Published As

Publication number Publication date
JP7162725B2 (ja) 2022-10-28
JPWO2020188806A1 (ja) 2021-10-14
CN113544839A (zh) 2021-10-22
US20220059428A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US10056319B2 (en) Power module package having patterned insulation metal substrate
KR101602537B1 (ko) 고주파 반도체용 패키지 및 고주파 반도체 장치
US5486720A (en) EMF shielding of an integrated circuit package
US5293301A (en) Semiconductor device and lead frame used therein
KR100283636B1 (ko) 반도체패키지및반도체실장부품
US7411278B2 (en) Package device with electromagnetic interference shield
US6972479B2 (en) Package with stacked substrates
US20150303164A1 (en) Package structure
EP0638925A1 (en) Method for making a semiconductor device package
TW201546914A (zh) 基板及其製造方法
US11557554B2 (en) Semiconductor device
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
JP6813259B2 (ja) 半導体装置
JP3578366B2 (ja) 混成集積回路装置
US8450842B2 (en) Structure and electronics device using the structure
WO2020188806A1 (ja) 半導体装置
KR102404229B1 (ko) 전자부품 모듈, 전자부품 유닛, 및 전자부품 모듈의 제조 방법
KR102218766B1 (ko) 반도체 디바이스 패키지
US9865531B2 (en) Power module package having patterned insulation metal substrate
KR20040063784A (ko) 반도체장치
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
US20200203259A1 (en) Integrated circuit package
JP3648252B2 (ja) 熱伝導特性を有する表面実装型パッケージ
KR20200005882A (ko) 습기 차단 기능을 갖는 반도체 디바이스 패키지
JP2677213B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19920601

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021506103

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19920601

Country of ref document: EP

Kind code of ref document: A1