KR20200005882A - 습기 차단 기능을 갖는 반도체 디바이스 패키지 - Google Patents

습기 차단 기능을 갖는 반도체 디바이스 패키지 Download PDF

Info

Publication number
KR20200005882A
KR20200005882A KR1020180079435A KR20180079435A KR20200005882A KR 20200005882 A KR20200005882 A KR 20200005882A KR 1020180079435 A KR1020180079435 A KR 1020180079435A KR 20180079435 A KR20180079435 A KR 20180079435A KR 20200005882 A KR20200005882 A KR 20200005882A
Authority
KR
South Korea
Prior art keywords
semiconductor device
lead frame
device package
groove portion
groove
Prior art date
Application number
KR1020180079435A
Other languages
English (en)
Other versions
KR102079451B1 (ko
Inventor
한규진
Original Assignee
주식회사 코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코스텍시스 filed Critical 주식회사 코스텍시스
Priority to KR1020180079435A priority Critical patent/KR102079451B1/ko
Publication of KR20200005882A publication Critical patent/KR20200005882A/ko
Application granted granted Critical
Publication of KR102079451B1 publication Critical patent/KR102079451B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

습기 차단 기능을 갖는 반도체 디바이스 패키지가 개시된다. 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지는, 히트싱크 및 히트싱크 상면에 부착되어 반도체 디바이스가 실장될 공간부를 형성하는 세라믹 절연부를 포함하는 반도체 디바이스 패키지에 있어서, 하면이 세라믹 절연부 상면과 접착되어 공간부를 밀폐하는 몸체부, 몸체부 좌측 말단 하부에서 상부로 형성된 좌측 홈부 및 몸체부 우측 말단 하부에서 상부로 형성된 우측 홈부를 포함하는 덮개, 일측이 좌측 홈부에 삽입되게 배치되어 세라믹 절연부 상면과 접착되는 좌측 리드 프레임, 및 일측이 우측 홈부에 삽입되게 배치되어 세라믹 절연부 상면과 접착되는 우측 리드 프레임을 포함할 수 있다.

Description

습기 차단 기능을 갖는 반도체 디바이스 패키지{SEICONDUCTOR DEVICE PACKAGE HAVING HUMIDITY BARRIER FUNCTION}
본 발명은 반도체 디바이스 패키지에 관한 것으로, 보다 상세하게는, 내부에 반도체 디바이스가 실장되도록 패키징하는 반도체 디바이스 패키지에 관한 것이다.
반도체 디바이스는 반도체 칩이 기판이나 전자기기의 구성품으로서 필요한 위치에 장착되기 위해 그에 맞는 모양으로 전기적인 패키징이 이루어져야 한다. 패키징은 상호배선, 전력공급, 방열 그리고 반도체 칩 보호 등의 기능 및 역할을 한다.
대한민국등록특허 10-1548739(공고일자 2015년 8월 31일)는 반도체 칩이 리드 프레임의 일부인 중앙 다이 패드 부분 상에 배치되고, 접착 수지층에 의해 그곳에 본딩되는 통상적인 반도체 디바이스 패키지의 구조를 개시한다. 여기서, 반도체 칩은 본딩 와이어들(bonding wire)을 통해 리드 프레임에 전기적으로 접속된다. 에폭시 수지 및 충진제(filler)로 이루어진 수지 패키지 바디가 반도체 칩 및 리드 프레임을 커버하도록 형성되고, 수지 패키지 바디내에 반도체 칩 및 리드 프레임을 밀봉한다. 리드 프레임의 일부는 수지 패키지 바디의 외부로 연장되어, 외부 회로와의 접속 단자로서 사용되는 외부 리드로서 역할한다. 그러나 수지 패키지 바디가 에폭시 수지로 이루어져 고열에 약하다는 점에서, 상기 반도체 디바이스 패키지의 구조는 발열이 큰 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스에 적합하지 않다.
대한민국등록특허 10-1032639(공고일자 2011년 5월 6일)는 발열이 큰 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스에 적합한 고방열형 고주파 디바이스 패키지를 개시한다. 상기 고방열형 고주파 디바이스 패키지는 히트싱크의 중앙에 반도체 디바이스가 실장될 공간부를 갖게 세라믹 절연부가 부착되며, 절연부 위에 리드 프레임이 부착된 고주파 디바이스 패키지에 있어서, 히트싱크를 상부판, 하부판 및 중간판으로 분리 구성되며, 중간판의 중앙에 삽입공간부가 형성되고, 이 삽입공간부에 삽입구가 삽입되며, 상부판과 중간판, 중간판과 하부판을 각각 은구리합금(AgCu)으로 브레이징(brazing) 접합되어 구성된다. 상기 고방열형 고주파 디바이스 패키지는 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스와 같은 반도체 디바이스에서 고열이 발생되더라도 반도체 디바이스와 열팽창계수가 유사한 재질로 히트싱크를 구성함으로써 응력의 발생을 방지하는 한편, 히트싱크와 반도체 디바이스의 분리가 방지되고, 열 방출효과가 높은 고방열형 고주파 디바이스 패키지를 제공할 수 있다.
본 발명이 해결하고자 하는 과제는 고열을 발생하는 반도체 디바이스가 고온고습한 환경에서도 견딜 수 있으면서, 제조 공정 및 제조 단가를 기존 대로 유지시킬 수 있는 반도체 디바이스 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 고열을 발생하는 반도체 디바이스가 수분 및 먼지의 침투를 완벽하게 차단할 수 있는 제조 공정 및 제조 단가를 기존 대로 유지시킬 수 있는 반도체 디바이스 패키지를 제공하는 데 있다.
상기 해결하고자 하는 과제를 달성하기 위한, 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지는 히트싱크 및 상기 히트싱크 상면에 부착되어 반도체 디바이스가 실장될 공간부를 형성하는 세라믹 절연부를 포함하는 반도체 디바이스 패키지에 있어서, 하면이 상기 세라믹 절연부 상면과 접착되어 상기 공간부를 밀폐하는 몸체부, 상기 몸체부 좌측 말단 하부에서 상부로 형성된 좌측 홈부 및 상기 몸체부 우측 말단 하부에서 상부로 형성된 우측 홈부를 포함하는 덮개, 일측이 상기 좌측 홈부에 삽입되게 배치되어 상기 세라믹 절연부 상면과 접착되는 좌측 리드 프레임, 및 일측이 상기 우측 홈부에 삽입되게 배치되어 상기 세라믹 절연부 상면과 접착되는 우측 리드 프레임을 포함하고, 상기 좌측 홈부 및 상기 몸체부 중심 사이는 상기 세라믹 절연부 상면과 접착되어, 상기 좌측 리드 프레임과 상기 공간부 사이는 상기 덮개에 의해 차단되고, 상기 우측 홈부 및 상기 몸체부 중심 사이는 상기 세라믹 절연부 상면과 잡착되어, 상기 우측 리드 프레임과 상기 공간부 사이는 상기 덮개에 의해 차단될 수 있다.
상기 덮개는, 상기 몸체부의 중심부 하부에서 상부로 형성된 중심 홈부를 더 포함하고, 상기 좌측 홈부 및 상기 중심 홈부 사이는 상기 세라믹 절연부 상면과 접착되고, 상기 우측 홈부 및 상기 중심 홈부 사이는 상기 세라믹 절연부 상면과 잡착될 수 있다.
상기 몸체부의 상기 좌측 홈부 및 상기 중심 홈부 사이, 및 상기 우측 홈부 및 상기 중심 홈부 사이 중 적어도 하나는 하부가 볼록하게 돌출되도록 라운딩되게 형성될 수 있다.
상기 몸체부의 상기 좌측 홈부 및 상기 중심 홈부 사이의 거리는 상기 좌측 홈부의 폭 보다 크고, 상기 몸체부의 상기 우측 홈부 및 상기 중심 홈부 사이의 거리는 상기 우측 홈부의 폭 보다 클 수 있다.
상기 좌측 리드 프레임과 상기 공간부의 거리는 상기 좌측 리드 프레임의 접착면의 간격 보다 크고, 상기 우측 리드 프레임과 상기 공간부의 거리는 상기 우측 리드 프레임의 접착면의 간격 보다 클 수 있다.
본 발명에 따른 반도체 디바이스 패키지에 의하면, 리드 프레임과 반도체 디바이스 패키지가 실장된 공간 사이가 덮개에 의해 차단되도록, 덮개가 세라믹 절연부와 직접 접착됨으로써, 반도체 디바이스 패키지의 내부 공간부로 습기 및 먼지의 침투가 완벽하게 방지되어, 고열을 발생하는 반도체 디바이스가 고온고습한 환경에서도 견딜 수 있으면서,
종래의 구성 요소를 유지하고 있어 제조 공정 및 제조 단가를 기존 대로 유지할 수 있음으로써, 제조원가가 유지되면서 기능이 향상됨에 따라 보다 제품 경쟁력을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 분해 사시도이다.
도 2는 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 일부 분해 사시도이다.
도 3은 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 사시도이다.
도 4는 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예에서 리드 프레임 배제된 상태에서 단면도들이다.
도 5는 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 단면도들이다.
도 6은 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 다른 실시예의 형태를 도시한 도면이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대해 상세하게 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당해 기술분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 함을 밝혀두고자 한다.
도 1은 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 분해 사시도이고, 도 2는 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 일부 분해 사시도이며, 도 3은 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 사시도이다.
도 1 내지 도 3을 참조하면, 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지(1)는 히트싱크(10), 세라믹 절연부(30), 리드 프레임(40), 덮개(50) 및 본딩 와이어(60)를 포함할 수 있다.
히트싱크(10)는 반도체 디바이스(20)에서 발생된 고열을 효과적으로 발산시켜 반도체 디바이스(20)가 분리 및 손상되거나 열 방출효과가 저하되는 등의 폐단을 방지할 수 있다. 여기서 반도체 디바이스(20)는 반도체 칩, 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스를 포함할 수 있다. 히트싱크(10)는 단일 구조, 이층 또는 이층 이상의 다층 구조로 형성될 수 있고, 각 층은 구리(Cu)로 형성될 있고, 은구리합금(AgCu)으로 브레이징(brazing) 접하여 구성될 수 있다. 히트싱크(10)는 내부에 몰리브덴(Mo), 구리와 몰리브덴 합금, 텅스텐(W) 또는 구리와 텅스텐 합금 중 하나로 구성된 소재가 더 충진될 수 있다.
세라믹 절연부(30)는 히트싱크(10) 상면에 부착되어 반도체 디바이스(20)가 실장될 공간부(30a)를 형성한다. 세라믹 절연부(30)은 상면에는 금속층(31)이 형성될 수 있다. 여기서 금속층(31)은 좌측 금속측(311) 및 우측 금속층(313)을 포함할 수 있다.
리드 프레임(40)은 좌측 리드 프레임(40-1) 및 우측 리드 프레임(40-2)를 포함할 수 있다.
덮개(50)는 하면이 세라믹 절연부(30) 상면과 접착되어 공간부(30a)를 밀폐하는 몸체부(51), 몸체부(51) 좌측 말단 하부에서 상부로 형성된 좌측 홈부(55) 및 몸체부(51) 우측 말단 하부에서 상부로 형성된 우측 홈부(57)를 포함할 수 있다.
도 4는 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예에서 리드 프레임 배제된 상태에서 단면도들이며, 도 5는 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 일실시예의 단면도들이다. 도 4의 (a)는 반도체 디바이스 패키지(1)의 부분 측면도이고, 도 4의 (b)는 도 4의 (a)의 선 AA'에 따른 단면도이고, 도 5의 (a)는 반도체 디바이스 패키지(1)의 부분 측면도이고, 도 5의 (b)는 도 5의 (a)의 선 AA'에 따른 단면도이다.
도 4 및 도 5를 참조하면, 좌측 리드 프레임(40-1)은 좌측 일측이 좌측 홈부(55)에 삽입되게 배치되어 세라믹 절연부(30) 상면과 접착될 수 있다. 좌측 홈부(55) 및 몸체부(51) 중심 사이는 세라믹 절연부(30) 상면과 접착되어, 좌측 리드 프레임(40-1)과 공간부(30a) 사이는 도 5의 (b)와 같이 덮개(50)에 의해 차단될 수 있다. 좌측 리드 프레임(40-1)은 좌측 금속층(311) 상에 위치하게 접착되고, 좌측 금속층(311)과 전기적으로 연결될 수 있다.
우측 리드 프레임(40-2)은 일측이 우측 홈부(57)에 삽입되게 배치되어 세라믹 절연부(30) 상면과 접착될 수 있다. 우측 홈부(57) 및 몸체부(55) 중심 사이는 세라믹 절연부(30) 상면과 잡착되어, 우측 리드 프레임(40-2)과 공간부(30a) 사이는 도 5의 (b)와 같이 덮개(50)에 의해 차단될 수 있다. 우측 리드 프레임(40-2)은 우측 금속층(313) 상에 위치하게 접착되고, 우측 금속층(313)과 전기적으로 연결될 수 있다.
일부 실시예로, 덮개(50)는 세라믹 절연부(30)와 에폭시(70)로 접착될 수 있다.
일부 실시예로, 덮개(50)는, 몸체부(51)의 중심부 하부에서 상부로 형성된 중심 홈부(53)를 더 포함할 수 있다. 중심 홈부(53)는 공간부(30a)와 대응되는 위치에 형성될 수 있고, 공간부(30a)와 하나의 공간을 형성할 수 있다. 좌측 홈부(55) 및 중심 홈부(53) 사이는 세라믹 절연부(30) 상면과 접착되고, 우측 홈부(57) 및 중심 홈부(53) 사이는 세라믹 절연부(30) 상면과 잡착될 수 있다.
일부 실시예로, 덮개(50)의 좌측 홈부(55) 및 중심 홈부(53) 사이는 하부가 볼록하게 돌출되도록 라운딩되게 형성될 수 있다. 또한, 몸체부(51)의 우측 홈부(57) 및 중심 홈부(53) 사이는 하부가 볼록하게 돌출되도록 라운딩되게 형성될 수 있다. 좌측 홈부(55) 및 중심 홈부(53) 사이 및 우측 홈부(57) 및 중심 홈부(53) 사이가 라운딩됨으로써, 덮개(50)은 에폭시(70)에 의해 더 강력하게 세라믹 절연부(30)에 접착될 수 있으며, 에폭시(70)를 통한 습기 전달을 더 강하게 방지할 수 있다. 즉 덮개(50)의 최하부 영역(501)으로 갈수록 에폭시(70)의 량이 감소됨으로써, 최하부 영역(501)에서 에폭시(70)를 통한 습기 전달이 끊김으로써, 에폭시(70)를 통한 습기 전달을 더 강하게 방지할 수 있다.
일부 실시예로, 몸체부(51)의 좌측 홈부(55) 및 중심 홈부(53) 사이의 거리는 좌측 홈부(55)의 폭(L) 보다 클 수 있다. 또한, 몸체부(51)의 우측 홈부(57) 및 중심 홈부(53) 사이의 거리는 우측 홈부(57)의 폭(R) 보다 클 수 있다. 이에 따라, 홈부(55, 57)과 공간부(30a)의 거리 증가로, 공간부(30a)와 외부 공간을 차단하는 영역의 크기가 커짐으로써, 반도체 디바이스 패키지(1)는 보다 강하게 공간부(30a)로의 습기 침투를 막을 수 있다.
일부 실시예로, 좌측 리드 프레임(40-1)과 공간부(30a)의 거리는 좌측 리드 프레임(40-1)의 접착면의 간격(dL)이 보다 클 수 있다. 또한 우측 리드 프레임(40-2)과 공간부(30a)의 거리는 우측 리드 프레임(40-2)의 접착면의 간격(dR) 보다 클 수 있다. 이에 따라, 리드 프레임(40)과 공간부(30a)의 거리 증가로, 공간부(30a)와 외부 공간을 차단하는 영역의 크기가 커짐으로써, 반도체 디바이스 패키지(1)는 보다 강하게 공간부(30a)로의 습기 침투를 막을 수 있다.
본딩 와이어(60)는 리드 프레임(40)과 반도체 디바이스(20)를 전기적으로 연결시킨다. 본딩 와이어(60)의 일측은 반도체 디바이스(20)과 직접 연결되고, 타측은 세라믹 절연부(30)의 금속층(31)과 직접 연결될 수 있다. 여기서, 금속층(31)은 리드 프레임(40)과 직접 연결되어 있음으로써, 반도체 디바이스(20), 본딩 와이어(60), 금속층(31) 및 리드 프레임(40)은 서로 전기적으로 연결될 수 있다. 이에 따라, 도 5에 도시된 바와 같이, 본딩 와이어(60)는 반도체 디바이스 패키지(1)의 내부 공간부에 위치하고, 리드 프레임(40)은 반도체 디바이스 패키지(1)의 외부에 위치할 수 있다.
본딩 와이어(60)는 좌측 본딩 와이어(61) 및 우측 본딩 와이어(63)을 포함할 수 있다. 좌측 본딩 와이어(61)의 일측은 반도체 디바이스(20)과 직접 연결되고, 타측은 좌측 금속층(311)과 연결되어, 반도체 디바이스(20), 좌측 본딩 와이어(61), 좌측 금속층(311) 및 좌측 리드 프레임(40-1)은 서로 전기적으로 연결될 수 있다. 또한 우측 본딩 와이어(63)의 일측은 반도체 디바이스(20)과 직접 연결되고, 타측은 우측 금속층(313)과 연결되어, 반도체 디바이스(20), 우측 본딩 와이어(63), 우측 금속층(313) 및 우측 리드 프레임(40-2)은 서로 전기적으로 연결될 수 있다.
반도체 디바이스는 여러가지 신뢰성 테스트를 하여 보증을 하게 되며, 그 중에서도 본 발명에 따른 반도체 디바이스 패키지(1)는 고온고습 테스트(High Humidity Reliability Test)에서 20% 정도의 불량이 발생되는 부분을 근본적으로 개선할 수 있다. 하기 표 1는 고온고습 테스트 절차를 나타낸 것이다.
스텝(Step) 습도(Humidity) 온도(Temperature) 지속시간(Duration)
1 60%RH 0°C 2시간
2 60%RH에서 85%RH로 상승 0°C 에서 50°C로 상승 2시간
3 85%RH 50°C 1.5시간
4 85%RH에서 60%RH로 하강 50°C 0.5시간
5 60%RH 50°C에서 0°C로 하강 2시간
(RH(Relative Humidity): 상대습도)
표 1에서, 스텝 2는 2시간 동안 상대습도를 60%RH에서 85%RH로 점차 상승시키며, 동시에 온도를 0°C 에서 50°C로 점차 상승시키며 테스트하는 스텝이고, 스텝 4는 30분 동안 온도를 50°C로 유지한 상태에서, 상대습도를 85%RH에서 60%RH로 점차 하강시키며 테스트하는 스텝이고, 스텝 5는 2시간동안 상대습도를 60%RH로 유지한 상태에서, 온도를 50°C에서 0°C로 점차 하강시키며 테스트하는 스텝이다.
하기 표 2는 대한민국등록특허 10-1032639(공고일자 2011년 5월 6일)의 고방열형 고주파 디바이스 패키지(종래 발명) 및 본 발명에 따른 반도체 디바이스 패키지(1)(본 발명)에 대한 표 1의 고온고습 테스트 절차에 따른 테스트 결과이다.
샘플수 대상발명 고온고습 테스트 사이클 불량수 불량율(%)
10 종래 발명 1 2 20
10 본 발명 1 0 0
표 2를 통해, 본 발명에 따른 반도체 디바이스 패키지(1)는 고온고습 테스트(High Humidity Reliability Test)에서 불량이 발생되지 않는다는 것이 확인되며, 이는 종래 20% 정도의 불량이 발생되는 부분을 근본적으로 개선하고 있다는 것을 나타낸다.
특히, 반도체 칩 등의 반도체 디바이스는 열대 우림 등의 고온 다습한 지역, 사막 등의 고온의 먼지가 많은 지역에서의 설치 및 사용이 증가함에 따라, 고온 다습한 지역에서 외부의 습기 및 먼지로부터 반도체 디바이스를 보호해 주는 역할이 매우 중요한 기능이 되고 있다는 점에서, 이를 충족하는 본 발명에 따른 반도체 디바이스 패키지(1)는 종래 기술에 비해 현저한 효과를 발휘함을 알 수 있다.
도 6은 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지에 대한 바람직한 다른 실시예의 형태를 도시한 도면이다. 도 6의 (a)는 덮개가 분해된 상태에서 평면도이고, 도 6의 (b)는 도 6의 (a)에 대한 측면도이고, 도 6의 (c)는 덮개의 측면도이다.
도 6을 참조하면, 본 발명에 따른 습기 차단 기능을 갖는 반도체 디바이스 패키지(2)는 히트싱크(610), 세라믹 절연부(630), 리드 프레임(640), 덮개(650) 및 본딩 와이어(60)를 포함할 수 있다. 리드 프레임(640)은 5개의 좌측 리드 프레임(641-1, 645-1) 및 5개의 우측 리드 프레임(641-2, 645-2)을 포함할 수 있다.
세라믹 절연부(630)는 좌측 금속층(631) 및 우측 금속층(633)을 포함할 수 있고, 좌측 금속층(631)은 5개의 좌측 리드 프레임(641-1 내지 645-1)과 접착되기 위한 5개의 좌측 금속층(631-1 내지 631-5)를 포함할 수 있고, 우측 금속층(633)은 5개의 우측 리드 프레임(641-2 내지 645-2)과 접착되기 위한 5개의 우측 금속층(633-1 내지 633-5)를 포함할 수 있다.
덮개(650)는 좌측 홈부(55)및 우측 홈부(57)를 포함할 수 있고, 좌측 홈부(55)는 5개 좌측 리드 프레임(641-1 내지 645-1)를 덮기 위한 5개의 좌측 홈부(55-1 내지 55-5)를 포함할 수 있다. 대응 되게, 우측 홈부(57)은 우측 리드 프레임(641-2 내지 645-2)를 덮기 위한 5개의 우측 홈부(미도시)를 포함할 수 있다.
도 1 내지 3에서 리드 프레임(40)이 한 쌍의 리드 프레임(40-1, 40-2)로 구성된 것으로 도시하고, 도 6에서 리드 프레임(640)이 5쌍의 리드 프레임(641-1 내지 645-1, 641-2 내지 645-2)로 구성된 것으로 도시 하였으나, 본 발명은 이에 한정되지 않고, 1쌍 또는 1쌍 이상의 리드 프레임을 포함할 수 있고, 포함되는 리드 프레임의 쌍에 대응하게 세라믹 절연부(30)의 금속층(31), 덮개(50)의 좌측 홈부(55) 및 우측 홈부(57)가 포함될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
반도체 디바이스 패키지 1, 2 히트싱크 10, 610
반도체 디바이스 20 세라믹 절연부 30, 630
리드 프레임 40, 640 덮개 50, 650
본딩 와이어 60

Claims (5)

  1. 히트싱크 및 상기 히트싱크 상면에 부착되어 반도체 디바이스가 실장될 공간부를 형성하는 세라믹 절연부를 포함하는 반도체 디바이스 패키지에 있어서,
    하면이 상기 세라믹 절연부 상면과 접착되어 상기 공간부를 밀폐하는 몸체부, 상기 몸체부 좌측 말단 하부에서 상부로 형성된 좌측 홈부 및 상기 몸체부 우측 말단 하부에서 상부로 형성된 우측 홈부를 포함하는 덮개;
    일측이 상기 좌측 홈부에 삽입되게 배치되어 상기 세라믹 절연부 상면과 접착되는 좌측 리드 프레임; 및
    일측이 상기 우측 홈부에 삽입되게 배치되어 상기 세라믹 절연부 상면과 접착되는 우측 리드 프레임을 포함하고,
    상기 좌측 홈부 및 상기 몸체부 중심 사이는 상기 세라믹 절연부 상면과 접착되어, 상기 좌측 리드 프레임과 상기 공간부 사이는 상기 덮개에 의해 차단되고,
    상기 우측 홈부 및 상기 몸체부 중심 사이는 상기 세라믹 절연부 상면과 잡착되어, 상기 우측 리드 프레임과 상기 공간부 사이는 상기 덮개에 의해 차단되는 것을 특징으로 하는 습기 차단 기능을 갖는 반도체 디바이스 패키지.
  2. 제 1항에 있어서,
    상기 덮개는,
    상기 몸체부의 중심부 하부에서 상부로 형성된 중심 홈부를 더 포함하고,
    상기 좌측 홈부 및 상기 중심 홈부 사이는 상기 세라믹 절연부 상면과 접착되고, 상기 우측 홈부 및 상기 중심 홈부 사이는 상기 세라믹 절연부 상면과 접착되는 것을 특징으로 하는 습기 차단 기능을 갖는 반도체 디바이스 패키지.
  3. 제 2항에 있어서,
    상기 몸체부의 상기 좌측 홈부 및 상기 중심 홈부 사이, 및 상기 우측 홈부 및 상기 중심 홈부 사이 중 적어도 하나는 하부가 볼록하게 돌출되도록 라운딩되게 형성된 것을 특징으로 하는 습기 차단 기능을 갖는 반도체 디바이스 패키지.
  4. 제 2항에 있어서,
    상기 몸체부의 상기 좌측 홈부 및 상기 중심 홈부 사이의 거리는 상기 좌측 홈부의 폭 보다 크고,
    상기 몸체부의 상기 우측 홈부 및 상기 중심 홈부 사이의 거리는 상기 우측 홈부의 폭 보다 큰 것을 특징으로 하는 습기 차단 기능을 갖는 반도체 디바이스 패키지.
  5. 제 1항에 있어서,
    상기 좌측 리드 프레임과 상기 공간부의 거리는 상기 좌측 리드 프레임의 접착면의 간격 보다 크고,
    상기 우측 리드 프레임과 상기 공간부의 거리는 상기 우측 리드 프레임의 접착면의 간격 보다 큰 것을 특징으로 하는 습기 차단 기능을 갖는 반도체 디바이스 패키지.
KR1020180079435A 2018-07-09 2018-07-09 습기 차단 기능을 갖는 반도체 디바이스 패키지 KR102079451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180079435A KR102079451B1 (ko) 2018-07-09 2018-07-09 습기 차단 기능을 갖는 반도체 디바이스 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180079435A KR102079451B1 (ko) 2018-07-09 2018-07-09 습기 차단 기능을 갖는 반도체 디바이스 패키지

Publications (2)

Publication Number Publication Date
KR20200005882A true KR20200005882A (ko) 2020-01-17
KR102079451B1 KR102079451B1 (ko) 2020-02-19

Family

ID=69370064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079435A KR102079451B1 (ko) 2018-07-09 2018-07-09 습기 차단 기능을 갖는 반도체 디바이스 패키지

Country Status (1)

Country Link
KR (1) KR102079451B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305952B1 (ko) * 2020-04-03 2021-09-30 주식회사 코스텍시스 플립 칩 본딩 기반 반도체 디바이스 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224221A (ja) * 2002-01-29 2003-08-08 Kyocera Corp 電子部品
KR20050044265A (ko) * 2003-11-07 2005-05-12 로베르트 보쉬 게엠베하 센서 모듈
KR101032639B1 (ko) * 2009-05-14 2011-05-06 주식회사 코스텍시스 고방열형 고주파 디바이스 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224221A (ja) * 2002-01-29 2003-08-08 Kyocera Corp 電子部品
KR20050044265A (ko) * 2003-11-07 2005-05-12 로베르트 보쉬 게엠베하 센서 모듈
KR101032639B1 (ko) * 2009-05-14 2011-05-06 주식회사 코스텍시스 고방열형 고주파 디바이스 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305952B1 (ko) * 2020-04-03 2021-09-30 주식회사 코스텍시스 플립 칩 본딩 기반 반도체 디바이스 패키지

Also Published As

Publication number Publication date
KR102079451B1 (ko) 2020-02-19

Similar Documents

Publication Publication Date Title
US10056319B2 (en) Power module package having patterned insulation metal substrate
KR100403608B1 (ko) 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US3760090A (en) Electronic circuit package and method for making same
US5075759A (en) Surface mounting semiconductor device and method
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
JPH0590482A (ja) 半導体装置およびその製造方法
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US20120306086A1 (en) Semiconductor device and wiring substrate
KR960012647B1 (ko) 반도체장치 및 그 제조방법
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US9620438B2 (en) Electronic device with heat dissipater
KR20200011890A (ko) 중첩 전기 전도성 영역을 갖는 반도체 패키지 및 그 제조 방법
US20130112993A1 (en) Semiconductor device and wiring substrate
JP2020136369A (ja) 半導体モジュール及び半導体モジュールの製造方法
US9905439B2 (en) Power module package having patterned insulation metal substrate
KR102079451B1 (ko) 습기 차단 기능을 갖는 반도체 디바이스 패키지
CN112530915B (zh) 半导体装置
US9865531B2 (en) Power module package having patterned insulation metal substrate
JPS63133553A (ja) 半導体パツケ−ジ
KR102218766B1 (ko) 반도체 디바이스 패키지
KR950009625B1 (ko) 유리봉지형 세라믹 패키지
EP0408904A2 (en) Surface mounting semiconductor device and method
JP7162725B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right