JPH0590482A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0590482A JPH0590482A JP3274764A JP27476491A JPH0590482A JP H0590482 A JPH0590482 A JP H0590482A JP 3274764 A JP3274764 A JP 3274764A JP 27476491 A JP27476491 A JP 27476491A JP H0590482 A JPH0590482 A JP H0590482A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit board
- semiconductor device
- circuit
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【目的】 回路基板上の半導体素子が、集積回路素子と
パワ−素子の混載したものであっても高密度に実装でき
る構造の半導体装置を提供する。 【構成】 複数の回路基板４を用い、それぞれにその外
周を取囲む枠８を取付ける。各枠には各回路基板に電気
的に接続された接続端子７１、７２が取付けられている
ので、第１の枠８１と第２の枠８２とを積み重ね、それ
ぞれの接続端子を接触させると、回路基板は互いに電気
的に接続し、高密度実装された半導体装置が形成され
る。
パワ−素子の混載したものであっても高密度に実装でき
る構造の半導体装置を提供する。 【構成】 複数の回路基板４を用い、それぞれにその外
周を取囲む枠８を取付ける。各枠には各回路基板に電気
的に接続された接続端子７１、７２が取付けられている
ので、第１の枠８１と第２の枠８２とを積み重ね、それ
ぞれの接続端子を接触させると、回路基板は互いに電気
的に接続し、高密度実装された半導体装置が形成され
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、とくに、電力用のパワ−トランジスタ
やパワ−ＩＣ（以下、パワ−素子という）などを含んだ
電源電圧発生回路などの電力用回路とパワ−素子を含ま
ない集積回路素子からなるその制御回路とを混在させた
半導体装置に関するものである。
製造方法に係り、とくに、電力用のパワ−トランジスタ
やパワ−ＩＣ（以下、パワ−素子という）などを含んだ
電源電圧発生回路などの電力用回路とパワ−素子を含ま
ない集積回路素子からなるその制御回路とを混在させた
半導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置、とくに、モジュ−ル
製品は、一枚の基板上に回路パタ−ンを形成し、その上
にＩＣやＬＳＩなどを含んだ複数個のペレットを搭載す
る。各ペレット間の電気的接続は、各ペレットの電極と
回路パタ−ンとを電気的に接続してなるものである。こ
のあと、基板は、これらのペレットとともに樹脂封止さ
れる。ところが、現在、半導体装置の高密度実装が進
み、可能な限り小さなパッケ−ジに多数のペレットを搭
載すること、搭載する半導体素子として制御回路等に用
いる集積回路素子（以下、制御用素子という）とパワ−
素子とを混載することなどかなり厳しい条件がパッケ−
ジに課せられる様になった。さらに、消費電力の大きい
パワ−素子が出現したり、複数個の電力用回路を一つの
パッケ−ジ内に混載させる様な要求もあり、そのため、
放熱性を向上させる要求も高まっている。図１１を参照
して前述した従来のモジュ−ル製品を説明する。回路基
板４には半導体素子（ペレット）５、９が搭載されてい
る。各ペレットはボンデイングワイヤ６などを通じて回
路基板４上の回路パタ−ンに電気的に接続されている。
ペレット５は、パワ−素子を含む発熱性の高いものであ
り、以下、パワ−ペレットという。ペレット９は、通常
の制御用素子を含む制御回路などを表している。例え
ば、パワ−ペレット５からの信号は、ボンデイングワイ
ヤ６および回路基板４の回路パタ−ンを通じて、他のペ
レット９や外部回路と接続する外部リ−ド２に伝わる。
この回路基板４は、ペレットから発生する熱を外部に逃
がす放熱装置（ヒ−トシンク）３に固着され、回路基板
４を有するこのヒ−トシンク３は、合成樹脂などのカバ
−１によって被覆保護されている。この半導体装置は、
通常、一枚の回路基板のみからなるので、高密度実装化
が進んでも十分に対応することができないのが現状であ
る。
製品は、一枚の基板上に回路パタ−ンを形成し、その上
にＩＣやＬＳＩなどを含んだ複数個のペレットを搭載す
る。各ペレット間の電気的接続は、各ペレットの電極と
回路パタ−ンとを電気的に接続してなるものである。こ
のあと、基板は、これらのペレットとともに樹脂封止さ
れる。ところが、現在、半導体装置の高密度実装が進
み、可能な限り小さなパッケ−ジに多数のペレットを搭
載すること、搭載する半導体素子として制御回路等に用
いる集積回路素子（以下、制御用素子という）とパワ−
素子とを混載することなどかなり厳しい条件がパッケ−
ジに課せられる様になった。さらに、消費電力の大きい
パワ−素子が出現したり、複数個の電力用回路を一つの
パッケ−ジ内に混載させる様な要求もあり、そのため、
放熱性を向上させる要求も高まっている。図１１を参照
して前述した従来のモジュ−ル製品を説明する。回路基
板４には半導体素子（ペレット）５、９が搭載されてい
る。各ペレットはボンデイングワイヤ６などを通じて回
路基板４上の回路パタ−ンに電気的に接続されている。
ペレット５は、パワ−素子を含む発熱性の高いものであ
り、以下、パワ−ペレットという。ペレット９は、通常
の制御用素子を含む制御回路などを表している。例え
ば、パワ−ペレット５からの信号は、ボンデイングワイ
ヤ６および回路基板４の回路パタ−ンを通じて、他のペ
レット９や外部回路と接続する外部リ−ド２に伝わる。
この回路基板４は、ペレットから発生する熱を外部に逃
がす放熱装置（ヒ−トシンク）３に固着され、回路基板
４を有するこのヒ−トシンク３は、合成樹脂などのカバ
−１によって被覆保護されている。この半導体装置は、
通常、一枚の回路基板のみからなるので、高密度実装化
が進んでも十分に対応することができないのが現状であ
る。
【０００３】
【発明が解決しようとする課題】このようにパッケ−ジ
サイズが小さくなる一方で、高密度実装化が進む厳しい
条件下において、１枚の基板に搭載するペレットの数に
は限界がある。また、基板が、１枚である以上、ヒ−ト
スプレッダを取り付ける等の特殊な構造をしない限り制
御用素子をパワ−素子と混載することは難しい。高密度
実装化を計るためには、実装された複数の基板を積み重
ねることは容易に考えられるが、通常のプリント回路な
どでは実行可能であっても、パワ−素子を含む発熱性の
高い半導体装置は、各回路基板に放熱装置を取り付けな
ければならず、製造も困難であるので、これまで、この
ような考えは実行されなかった。本発明の目的は、発熱
性の高い回路基板を容易に積み重ねることの出来る構造
の半導体装置を提供することにある。
サイズが小さくなる一方で、高密度実装化が進む厳しい
条件下において、１枚の基板に搭載するペレットの数に
は限界がある。また、基板が、１枚である以上、ヒ−ト
スプレッダを取り付ける等の特殊な構造をしない限り制
御用素子をパワ−素子と混載することは難しい。高密度
実装化を計るためには、実装された複数の基板を積み重
ねることは容易に考えられるが、通常のプリント回路な
どでは実行可能であっても、パワ−素子を含む発熱性の
高い半導体装置は、各回路基板に放熱装置を取り付けな
ければならず、製造も困難であるので、これまで、この
ような考えは実行されなかった。本発明の目的は、発熱
性の高い回路基板を容易に積み重ねることの出来る構造
の半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の特徴は、電気的
接続手段を有する枠をそれぞれの回路基板に取付け、そ
れらの枠を積み重ねることによりパワ−素子を含む発熱
性の高い半導体装置の高密度実装化を図ることにある。
すなわち、本発明の半導体装置は、第１の枠がその周囲
に取付けられた第１の回路基板と、前記第１の回路基板
に積層され、第２の枠がその周囲に取付けられた第２の
回路基板と、第１および第２の回路基板にそれぞれ搭載
された半導体素子と、前記第１の枠に形成され、前記第
１の回路基板と電気的に接続された第１の電気的接続手
段と、前記第２の枠に形成され、前記第２の回路基板と
電気的に接続された第２の電気的接続手段とを備え、前
記第１の電気的接続手段と前記第２の電気的接続手段と
を電気的に接続することによって、前記第１および第２
の回路基板を互いに電気的接続することを特徴としてい
る。前記第１の電気的接続手段は、前記第１の枠から突
出した第１の接続端子からなり、前記第２の電気的接続
手段は、前記第２の枠に形成された溝の中に配置された
第２の接続端子からなり、この第１の接続端子が前記溝
の中の第２の接続端子と接触して第１および第２の回路
基板が電気的に接続することができ、前記第１の電気的
接続手段は、前記第１の枠から突出した第１の接続端子
と前記第１の枠の表面上に、この第１の接続端子を囲む
ように形成された導電層からなり、前記第２の電気的接
続手段は、前記第２の枠の表面上に形成され、かつ、コ
ンタクト孔を有する第２の接続端子からなり、前記第１
の接続端子が、このコンタクト孔を通して前記第２の枠
に形成された溝に挿入されることによって前記導電層お
よび第１の接続端子に接触することも可能である。前記
第１の回路基板には、前記半導体素子として、パワ−素
子が搭載されているか又は集積回路素子とパワ−素子と
が混載されており、前記第２の回路基板には、前記半導
体素子として、集積回路素子が搭載されているか又は集
積回路素子とパワ−素子とが混載されている。また、前
記パワ−素子を搭載した前記第１および第２の回路基板
のいずれか一方もしくは双方の半導体素子を搭載した面
とは反対の面に放熱装置を取付けることができ、前記放
熱装置は、その回路基板に取付けられている枠の任意の
辺の内側壁およびその他の辺の底面に接合している。さ
らに、前記第２の回路基板には、外周に第３の枠が取付
けられた第３の回路基板が積層され、この第３の枠に
は、前記第３の回路基板と電気的に接続された第３の電
気的接続手段が設けられており、前記第２の電気的接続
手段と前記第３の電気的接続手段とを電気的に接続する
ことによって、前記第２および第３の回路基板を互いに
電気的接続することができる。前記第１の枠には、その
外周に突起部を形成し、前記第２の枠には、その外周に
切欠き部を形成し、前記突起部および切欠き部を嵌合す
ることによって前記第２の枠を第１の枠に固定すること
ができる。
接続手段を有する枠をそれぞれの回路基板に取付け、そ
れらの枠を積み重ねることによりパワ−素子を含む発熱
性の高い半導体装置の高密度実装化を図ることにある。
すなわち、本発明の半導体装置は、第１の枠がその周囲
に取付けられた第１の回路基板と、前記第１の回路基板
に積層され、第２の枠がその周囲に取付けられた第２の
回路基板と、第１および第２の回路基板にそれぞれ搭載
された半導体素子と、前記第１の枠に形成され、前記第
１の回路基板と電気的に接続された第１の電気的接続手
段と、前記第２の枠に形成され、前記第２の回路基板と
電気的に接続された第２の電気的接続手段とを備え、前
記第１の電気的接続手段と前記第２の電気的接続手段と
を電気的に接続することによって、前記第１および第２
の回路基板を互いに電気的接続することを特徴としてい
る。前記第１の電気的接続手段は、前記第１の枠から突
出した第１の接続端子からなり、前記第２の電気的接続
手段は、前記第２の枠に形成された溝の中に配置された
第２の接続端子からなり、この第１の接続端子が前記溝
の中の第２の接続端子と接触して第１および第２の回路
基板が電気的に接続することができ、前記第１の電気的
接続手段は、前記第１の枠から突出した第１の接続端子
と前記第１の枠の表面上に、この第１の接続端子を囲む
ように形成された導電層からなり、前記第２の電気的接
続手段は、前記第２の枠の表面上に形成され、かつ、コ
ンタクト孔を有する第２の接続端子からなり、前記第１
の接続端子が、このコンタクト孔を通して前記第２の枠
に形成された溝に挿入されることによって前記導電層お
よび第１の接続端子に接触することも可能である。前記
第１の回路基板には、前記半導体素子として、パワ−素
子が搭載されているか又は集積回路素子とパワ−素子と
が混載されており、前記第２の回路基板には、前記半導
体素子として、集積回路素子が搭載されているか又は集
積回路素子とパワ−素子とが混載されている。また、前
記パワ−素子を搭載した前記第１および第２の回路基板
のいずれか一方もしくは双方の半導体素子を搭載した面
とは反対の面に放熱装置を取付けることができ、前記放
熱装置は、その回路基板に取付けられている枠の任意の
辺の内側壁およびその他の辺の底面に接合している。さ
らに、前記第２の回路基板には、外周に第３の枠が取付
けられた第３の回路基板が積層され、この第３の枠に
は、前記第３の回路基板と電気的に接続された第３の電
気的接続手段が設けられており、前記第２の電気的接続
手段と前記第３の電気的接続手段とを電気的に接続する
ことによって、前記第２および第３の回路基板を互いに
電気的接続することができる。前記第１の枠には、その
外周に突起部を形成し、前記第２の枠には、その外周に
切欠き部を形成し、前記突起部および切欠き部を嵌合す
ることによって前記第２の枠を第１の枠に固定すること
ができる。
【０００５】本発明の半導体装置の製造方法は、複数の
リ−ドを所定の間隔で金型内に配置する工程と、前記金
型に絶縁物を充填し、硬化させて、前記リ−ドが取付け
られた枠を形成する工程と、前記リ−ドを加工して前記
枠に電気的接続手段を取付ける工程と、前記枠に回路基
板を取付ける工程と、前記回路基板に集積回路素子又は
パワ−素子もしくはその両者からなる半導体素子を搭載
する工程と、前記回路基板と前記電気的接続手段とを電
気的に接続する工程とを備えていることを特徴としてい
る。この方法では、前記リ−ドを加工して前記枠内に電
気的接続手段を取付ける工程において、前記リ−ドを加
工する時に外部リ−ドも形成することも可能である。
リ−ドを所定の間隔で金型内に配置する工程と、前記金
型に絶縁物を充填し、硬化させて、前記リ−ドが取付け
られた枠を形成する工程と、前記リ−ドを加工して前記
枠に電気的接続手段を取付ける工程と、前記枠に回路基
板を取付ける工程と、前記回路基板に集積回路素子又は
パワ−素子もしくはその両者からなる半導体素子を搭載
する工程と、前記回路基板と前記電気的接続手段とを電
気的に接続する工程とを備えていることを特徴としてい
る。この方法では、前記リ−ドを加工して前記枠内に電
気的接続手段を取付ける工程において、前記リ−ドを加
工する時に外部リ−ドも形成することも可能である。
【０００６】
【作用】電気的な接続手段を有する枠を介して回路基板
を積み重ね、これらを電気的に接続をするので、制御用
素子をパワ−素子に混載するタイプの半導体装置におい
て、回路基板を積層することが容易になり、高密度実装
化が達成される。また、パワ−素子を主体とする回路基
板と制御回路などに含んだ制御用素子を主体とする回路
基板とに分けるようにすると、制御用素子がパワ−素子
の熱の影響をあまり受けない上、放熱装置を発熱の大き
い前者には取り付けても後者には付ける必要はないの
で、両者は放熱効果を十分維持したまま積み重ねられ
る。
を積み重ね、これらを電気的に接続をするので、制御用
素子をパワ−素子に混載するタイプの半導体装置におい
て、回路基板を積層することが容易になり、高密度実装
化が達成される。また、パワ−素子を主体とする回路基
板と制御回路などに含んだ制御用素子を主体とする回路
基板とに分けるようにすると、制御用素子がパワ−素子
の熱の影響をあまり受けない上、放熱装置を発熱の大き
い前者には取り付けても後者には付ける必要はないの
で、両者は放熱効果を十分維持したまま積み重ねられ
る。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１〜図４を参照して本発明の第１の実施
例を説明する。図１は、第１の実施例に係る半導体装置
の断面図であり、図２は、その接続部分の拡大断面図で
ある。この半導体装置は、１対の回路基板４からなり、
各回路基板４とも半導体素子として、制御用素子、すな
わち、ペレット９とパワ−素子、すなわち、パワ−ペレ
ット５とが混載されている。両基板の回路構成は、全く
同じでも良いし、それぞれ異なるようにすることもでき
る。回路基板４は、それぞれヒ−トシンク３に固定され
ている。この回路基板を支持したヒ−トシンク３は、枠
８によってその周囲を支持固定されている。この枠８に
は、例えば、棚８４が設けられており、その１辺の棚８
４（図１では左側の辺）に外部回路と接続する外部リ−
ド２が固定されている。また、その他の任意の辺（図１
では右側の辺）にある棚８４には枠と枠とを電気的に接
続する内部接続リ−ド７が固定されている。固定方法と
しては、有機接着剤を用いるなど既存の技術を用いる。
１対の回路基板４は、第１の回路基板４を第１の枠８１
に取り付け、第２の回路基板４を第２の枠８２に取り付
ける。両者は、枠に設けた接続手段を結合することによ
って電気的に接続され、しかも、基板に搭載した各ペレ
ット群が向かい合う様に、積み重ねられる。
する。まず、図１〜図４を参照して本発明の第１の実施
例を説明する。図１は、第１の実施例に係る半導体装置
の断面図であり、図２は、その接続部分の拡大断面図で
ある。この半導体装置は、１対の回路基板４からなり、
各回路基板４とも半導体素子として、制御用素子、すな
わち、ペレット９とパワ−素子、すなわち、パワ−ペレ
ット５とが混載されている。両基板の回路構成は、全く
同じでも良いし、それぞれ異なるようにすることもでき
る。回路基板４は、それぞれヒ−トシンク３に固定され
ている。この回路基板を支持したヒ−トシンク３は、枠
８によってその周囲を支持固定されている。この枠８に
は、例えば、棚８４が設けられており、その１辺の棚８
４（図１では左側の辺）に外部回路と接続する外部リ−
ド２が固定されている。また、その他の任意の辺（図１
では右側の辺）にある棚８４には枠と枠とを電気的に接
続する内部接続リ−ド７が固定されている。固定方法と
しては、有機接着剤を用いるなど既存の技術を用いる。
１対の回路基板４は、第１の回路基板４を第１の枠８１
に取り付け、第２の回路基板４を第２の枠８２に取り付
ける。両者は、枠に設けた接続手段を結合することによ
って電気的に接続され、しかも、基板に搭載した各ペレ
ット群が向かい合う様に、積み重ねられる。
【０００８】図２でその接続構造を説明する。第１の枠
８１には、内部接続リ−ドに形成した第１の接続端子７
１が取り付けられており、第２の枠８２には、内部接続
リ−ドに形成した第２の接続端子７２が取付けられてい
る。接続端子７１、７２は、それぞれの枠の棚８４に固
定されている。第１の接続端子７１の先端は、露出して
おり、一方、第２の接続端子７２の先端は、第２の枠８
２の突出部に設けた溝１２に形成されて、棚８４に固定
されている部分と繋がっている。この第１の枠８１と第
２の枠８２とを接続するには、まず、第２の枠８２をそ
れぞれのペレット５、９が対向するように第１の枠に載
せ、その時に第１の接続端子７１の先端は、第２の枠８
２の突出部の溝１２に挿入して第２の接続端子７２と接
触する。両者の電気的接続を確実なものにするために、
この溝内壁に突起８５を設け、その突起が第１の接続端
子７１を第２の接続端子７２に押し付けるようにする。
この様に、回路基板４を電気的接続手段を有する枠８を
介在させて積層するので、高密度実装化が容易に実現す
る。また、制御素子やパワ−素子のような半導体素子が
含まれるペレット５、９が形成された面を互いに向かい
合うように積層しているので、放熱装置であるヒ−トシ
ンク３は、どの回路基板に形成されているものも放熱面
が外向きに形成されおり、半導体装置の放熱特性が損な
われることはない。ペレット５、９と回路基板４上の回
路パタ−ン、外部リ−ド２と回路パタ−ン、および内部
接続リ−ド７と回路パタ−ンをそれぞれ接続するには、
ＡｌやＡｕなどのボンデイングワイヤ６を用いる。ま
た、積層された２つの回路基板の間は空間になっている
のではなく、シリコ−ンやエポキシ樹脂のよう樹脂が充
填されてペレット９やパワ−ペレット５などを保護して
いる。枠８は、例えば、ポリフェニレンサルファイド
（ＰＰＳ）のような樹脂材料から形成される。アルミナ
のようなセラミックを用いることも可能である。
８１には、内部接続リ−ドに形成した第１の接続端子７
１が取り付けられており、第２の枠８２には、内部接続
リ−ドに形成した第２の接続端子７２が取付けられてい
る。接続端子７１、７２は、それぞれの枠の棚８４に固
定されている。第１の接続端子７１の先端は、露出して
おり、一方、第２の接続端子７２の先端は、第２の枠８
２の突出部に設けた溝１２に形成されて、棚８４に固定
されている部分と繋がっている。この第１の枠８１と第
２の枠８２とを接続するには、まず、第２の枠８２をそ
れぞれのペレット５、９が対向するように第１の枠に載
せ、その時に第１の接続端子７１の先端は、第２の枠８
２の突出部の溝１２に挿入して第２の接続端子７２と接
触する。両者の電気的接続を確実なものにするために、
この溝内壁に突起８５を設け、その突起が第１の接続端
子７１を第２の接続端子７２に押し付けるようにする。
この様に、回路基板４を電気的接続手段を有する枠８を
介在させて積層するので、高密度実装化が容易に実現す
る。また、制御素子やパワ−素子のような半導体素子が
含まれるペレット５、９が形成された面を互いに向かい
合うように積層しているので、放熱装置であるヒ−トシ
ンク３は、どの回路基板に形成されているものも放熱面
が外向きに形成されおり、半導体装置の放熱特性が損な
われることはない。ペレット５、９と回路基板４上の回
路パタ−ン、外部リ−ド２と回路パタ−ン、および内部
接続リ−ド７と回路パタ−ンをそれぞれ接続するには、
ＡｌやＡｕなどのボンデイングワイヤ６を用いる。ま
た、積層された２つの回路基板の間は空間になっている
のではなく、シリコ−ンやエポキシ樹脂のよう樹脂が充
填されてペレット９やパワ−ペレット５などを保護して
いる。枠８は、例えば、ポリフェニレンサルファイド
（ＰＰＳ）のような樹脂材料から形成される。アルミナ
のようなセラミックを用いることも可能である。
【０００９】次ぎに、図３および図４を参照してこの実
施例の製造方法を説明する。一定の間隔で並べたリ−ド
群２を加熱した金型にセットし、例えば、ＰＰＳなどの
樹脂をこの金型に送り込んで、図１に示す第１の枠８１
を成型すると同時に、リ−ド群を部分的に埋設して固定
する。このリ−ドの樹脂に埋設している部分には、貫通
孔、切欠き、突起等を形成することが可能である。この
様にすると、リ−ドと樹脂の密着性が著しく向上する。
リ−ド群２の一端は折り曲げられて先端が第１の枠８１
から垂直に突出している。ついで、リ−ド群の第１の枠
８１の中心部にあり、宙に浮いている部分を切断してリ
−ドを第１の枠８１から水平に飛び出している外部リ−
ド２と内部の回路素子に接続され、第１の枠８１に垂直
に突出している内部接続リ−ド（この場合は、第１の接
続端子７１）とに分断する。外部リ−ドは、約０．４ｍ
ｍ厚のＣｕからなり、ピン状をしている。ついでこの枠
に、例えば、Ａｌ2 Ｏ3 などのセラミックからなる回路
基板４を取り付ける。回路基板のサイズは、縦約４４ｍ
ｍ、横約４０ｍｍ、厚さ約０．６３５ｍｍである。この
回路基板上の回路パタ−ンは、厚さ約０．１５〜０．２
ｍｍ、幅約０．３ｍｍのＣｕ板からなり、表面にＮｉま
たはＡｕメッキが施されている。Ｃｕ板を用いずに、Ｃ
ｕメッキ等で回路パタ−ンを形成することも可能であ
る。
施例の製造方法を説明する。一定の間隔で並べたリ−ド
群２を加熱した金型にセットし、例えば、ＰＰＳなどの
樹脂をこの金型に送り込んで、図１に示す第１の枠８１
を成型すると同時に、リ−ド群を部分的に埋設して固定
する。このリ−ドの樹脂に埋設している部分には、貫通
孔、切欠き、突起等を形成することが可能である。この
様にすると、リ−ドと樹脂の密着性が著しく向上する。
リ−ド群２の一端は折り曲げられて先端が第１の枠８１
から垂直に突出している。ついで、リ−ド群の第１の枠
８１の中心部にあり、宙に浮いている部分を切断してリ
−ドを第１の枠８１から水平に飛び出している外部リ−
ド２と内部の回路素子に接続され、第１の枠８１に垂直
に突出している内部接続リ−ド（この場合は、第１の接
続端子７１）とに分断する。外部リ−ドは、約０．４ｍ
ｍ厚のＣｕからなり、ピン状をしている。ついでこの枠
に、例えば、Ａｌ2 Ｏ3 などのセラミックからなる回路
基板４を取り付ける。回路基板のサイズは、縦約４４ｍ
ｍ、横約４０ｍｍ、厚さ約０．６３５ｍｍである。この
回路基板上の回路パタ−ンは、厚さ約０．１５〜０．２
ｍｍ、幅約０．３ｍｍのＣｕ板からなり、表面にＮｉま
たはＡｕメッキが施されている。Ｃｕ板を用いずに、Ｃ
ｕメッキ等で回路パタ−ンを形成することも可能であ
る。
【００１０】この実施例では、この回路基板４には、半
導体素子としてパワ−素子からなるペレット５と制御用
素子からなるペレット９が混載されている。この回路基
板４は、前述のようにパワ−ペレット５を載せているの
で、発熱は大きく、放熱処理を施さなければならない。
したがって、回路基板４の裏面には、Ｃｕ、Ａｌなどか
らなるヒ−トシンク３が接着されている。このヒ−トシ
ンク３は、回路基板４より大きいので、第１の枠８１に
接続されるのはヒ−トシンク３であり、これが接着剤な
どによって固定される。回路基板４上の回路パタ−ンと
ペレット５、９などとはＡｌなどのボンデイングワイヤ
６によって電気的に接続される。さらに外部リ−ド２や
第１の接続端子７１もボンデイングワイヤ６によって回
路パタ−ンに接続している。つぎに、エポキシ樹脂など
を回路基板に滴下し、硬化させて保護膜１０とする。こ
の材料としては、ほかにシリコ−ンなどがあるが、通常
の保護膜としての材料として知られているものはすべて
使える。この第１の枠８１は、第１の接続端子７１を備
えており、図１に示すような、第２の接続端子７２を備
えた第２の枠８２に接続される。第２の枠８２は、リ−
ドを有する枠の形成から樹脂などの保護膜の形成まで、
第１の枠８１と同様な構成で形成されるが、内部接続リ
−ド部分のみは、第２の接続端子７２が取り付けられ
る。この様な構成の第１および第２の枠８１、８２は、
図２に示すように接続され、第２の枠８２の溝内の突起
８５が２つのリ−ドの接続を強固にする。ここで形成さ
れる半導体装置のパッケ−ジサイズは、縦横それぞれ６
０ｍｍ、厚さ２０ｍｍである。
導体素子としてパワ−素子からなるペレット５と制御用
素子からなるペレット９が混載されている。この回路基
板４は、前述のようにパワ−ペレット５を載せているの
で、発熱は大きく、放熱処理を施さなければならない。
したがって、回路基板４の裏面には、Ｃｕ、Ａｌなどか
らなるヒ−トシンク３が接着されている。このヒ−トシ
ンク３は、回路基板４より大きいので、第１の枠８１に
接続されるのはヒ−トシンク３であり、これが接着剤な
どによって固定される。回路基板４上の回路パタ−ンと
ペレット５、９などとはＡｌなどのボンデイングワイヤ
６によって電気的に接続される。さらに外部リ−ド２や
第１の接続端子７１もボンデイングワイヤ６によって回
路パタ−ンに接続している。つぎに、エポキシ樹脂など
を回路基板に滴下し、硬化させて保護膜１０とする。こ
の材料としては、ほかにシリコ−ンなどがあるが、通常
の保護膜としての材料として知られているものはすべて
使える。この第１の枠８１は、第１の接続端子７１を備
えており、図１に示すような、第２の接続端子７２を備
えた第２の枠８２に接続される。第２の枠８２は、リ−
ドを有する枠の形成から樹脂などの保護膜の形成まで、
第１の枠８１と同様な構成で形成されるが、内部接続リ
−ド部分のみは、第２の接続端子７２が取り付けられ
る。この様な構成の第１および第２の枠８１、８２は、
図２に示すように接続され、第２の枠８２の溝内の突起
８５が２つのリ−ドの接続を強固にする。ここで形成さ
れる半導体装置のパッケ−ジサイズは、縦横それぞれ６
０ｍｍ、厚さ２０ｍｍである。
【００１１】次ぎに、図５を参照して第２の実施例につ
いて説明する。図は、半導体装置の要部断面図であり、
第１と第２の枠８１、８２の接続状態を示したものであ
る。第１の枠８１の第１の接続端子７１の先端は、前実
施例と同じく第１の枠８１から垂直に突出しているが、
突出面には第１の接続端子７１を囲むような形状に導電
層１１、例えば、半田が形成されている。一方、第２の
枠８２に形成されている第２の接続端子７２は、第２の
枠８２の上に水平に取り付けられている。そして、第２
の接続端子７２の先端にはコンタクト孔７３が形成され
ており、このコンタクト孔７３は、枠８２に設けた溝１
２に連なっている。この１対の枠を積層し、両者を電気
的に接続するためには第１の接続端子７１の先端を第２
の接続端子７２のコンタクト孔７３を介して溝１２の中
に挿入すると同時に導電層である半田１１を用いて両接
続リ−ドを結合する。半田は、両枠の結合を強固にす
る。本発明では、導電層材料は半田に限るものではな
く、金属膜や導電性樹脂あるいは感圧性の導電材料など
を用いることができる。
いて説明する。図は、半導体装置の要部断面図であり、
第１と第２の枠８１、８２の接続状態を示したものであ
る。第１の枠８１の第１の接続端子７１の先端は、前実
施例と同じく第１の枠８１から垂直に突出しているが、
突出面には第１の接続端子７１を囲むような形状に導電
層１１、例えば、半田が形成されている。一方、第２の
枠８２に形成されている第２の接続端子７２は、第２の
枠８２の上に水平に取り付けられている。そして、第２
の接続端子７２の先端にはコンタクト孔７３が形成され
ており、このコンタクト孔７３は、枠８２に設けた溝１
２に連なっている。この１対の枠を積層し、両者を電気
的に接続するためには第１の接続端子７１の先端を第２
の接続端子７２のコンタクト孔７３を介して溝１２の中
に挿入すると同時に導電層である半田１１を用いて両接
続リ−ドを結合する。半田は、両枠の結合を強固にす
る。本発明では、導電層材料は半田に限るものではな
く、金属膜や導電性樹脂あるいは感圧性の導電材料など
を用いることができる。
【００１２】次ぎに、図６を参照して第３の実施例につ
いて説明する。制御用素子は、熱の発生を格別問題にす
る必要はなく、むしろ、パワ−素子による熱の影響を考
慮しなければならない。したがって、制御用素子をパワ
−素子に混載するには、両者を離すなど十分注意をしな
ければならず実装密度を向上させることはかなり困難な
ことであったが、本発明を適用すれば、この様な問題を
容易に解決することができる。すなわち、この実施例で
は、パワ−素子からなる回路基板と制御用素子からなる
回路基板とを用い一方を他方に重ねる様にしたものであ
る。前者は、放熱装置を取り付けるなどして熱伝導性を
良くし、後者には、微細パタ−ン回路を形成する。第１
の枠８１には、パワ−素子からなるペレット５のみから
なる回路基板をヒ−トシンク３を介して取り付け、その
上に積層される第２の枠８２に取り付けられる回路基板
４は、放熱装置は据え付けずに直接枠８２に取り付け
る。第２の枠８２に固定される回路基板４は、通常のプ
リント回路基板でも良いし、多層基板を利用することも
できる。回路基板４には、制御用素子などのペレット９
が搭載されており、パワ−素子のような発熱性の素子は
取り付けない。この様に、回路基板の一方を熱伝導性を
良好にし、他方を微細パタ−ン回路にすることが出来る
ので、簡単にパワ−素子と集積度の高い集積回路を混載
させる事ができる。また、パワ−素子と制御用素子など
の集積回路は、熱経路としては離れているので、この集
積回路はパワ−素子の発熱の影響を受け難く、信頼性も
高い。勿論、どちらの回路基板表面もエポキシ樹脂など
の保護絶縁膜１０によって保護されている。
いて説明する。制御用素子は、熱の発生を格別問題にす
る必要はなく、むしろ、パワ−素子による熱の影響を考
慮しなければならない。したがって、制御用素子をパワ
−素子に混載するには、両者を離すなど十分注意をしな
ければならず実装密度を向上させることはかなり困難な
ことであったが、本発明を適用すれば、この様な問題を
容易に解決することができる。すなわち、この実施例で
は、パワ−素子からなる回路基板と制御用素子からなる
回路基板とを用い一方を他方に重ねる様にしたものであ
る。前者は、放熱装置を取り付けるなどして熱伝導性を
良くし、後者には、微細パタ−ン回路を形成する。第１
の枠８１には、パワ−素子からなるペレット５のみから
なる回路基板をヒ−トシンク３を介して取り付け、その
上に積層される第２の枠８２に取り付けられる回路基板
４は、放熱装置は据え付けずに直接枠８２に取り付け
る。第２の枠８２に固定される回路基板４は、通常のプ
リント回路基板でも良いし、多層基板を利用することも
できる。回路基板４には、制御用素子などのペレット９
が搭載されており、パワ−素子のような発熱性の素子は
取り付けない。この様に、回路基板の一方を熱伝導性を
良好にし、他方を微細パタ−ン回路にすることが出来る
ので、簡単にパワ−素子と集積度の高い集積回路を混載
させる事ができる。また、パワ−素子と制御用素子など
の集積回路は、熱経路としては離れているので、この集
積回路はパワ−素子の発熱の影響を受け難く、信頼性も
高い。勿論、どちらの回路基板表面もエポキシ樹脂など
の保護絶縁膜１０によって保護されている。
【００１３】次ぎに、図７を参照して第４の実施例を説
明する。今まで実施例で説明した本発明の半導体装置
は、すべて２層に積層した例を示しているが、積層に使
う枠８に電気的接続手段を用いれば、さらに枠を重ねる
ことが可能であって、３層、４層もしくはそれ以上に積
層した回路基板を有する半導体装置を提供することがで
きる。第１の枠８１には、ヒ−トシンク３に取り付けら
れた回路基板４が装着されており、パワ−素子を含むペ
レット５のみ搭載されている。回路基板４の回路は、ボ
ンデイングワイヤ６を介して第１の枠８１に固定されて
いる外部リ−ド２や第１の接続端子７１に電気的に接続
されている。第１の枠８１の上には、第２の枠８２が接
続されている。電気的にはこの枠に固定されている第２
の接続端子７２によって第１の枠と接続されている。第
２の枠８２に固定されている回路基板４には、制御用素
子などを含む集積回路のペレット９のみが搭載されてい
る。ここまでは、図６に説明した第３の実施例と同じ構
成であるが、この実施例では第３の枠８３が第２の枠８
２の上に積み重ねられていることで前の実施例とは相違
している。第３の枠８３を重ねるためには、第２の枠８
２に第２の接続端子７２以外に第１の接続端子７１を取
り付ける必要がある。図７では、第２の接続端子７２が
固定されている面の裏側の面に第１の接続端子７１を取
り付けている。第３の枠８３には前記第２の枠８２に取
り付けた第１の接続端子７１に対向するように、第２の
接続端子７２が取り付けられており、両者が電気的に接
続されて第３の枠８３が積み重ねられる。第３の枠には
外部リ−ドが必要に応じて取り付けることは出来るが、
ここでは取り付けない。第２の枠８２の第１の接続端子
７１が第２の枠８２の制御用素子９などに電気的に接続
するためには、回路基板４に多層基板を用いると良い。
回路基板の裏面に設けたパッド（図示せず）と第１の接
続端子７１とをワイヤボンデイング６で接続する事がで
きるので、回路基板間の接続は容易に行える。各回路基
板表面は、当然、エポキシ樹脂などの保護絶縁膜１０で
保護されている。回路基板を３層にすると中間層の回路
基板の放熱処理が困難になるが、ペレットの配置を工夫
して、中間層に発熱性の素子を搭載しない様にすれば半
導体装置全体の放熱処理は有効に行うことができる。
明する。今まで実施例で説明した本発明の半導体装置
は、すべて２層に積層した例を示しているが、積層に使
う枠８に電気的接続手段を用いれば、さらに枠を重ねる
ことが可能であって、３層、４層もしくはそれ以上に積
層した回路基板を有する半導体装置を提供することがで
きる。第１の枠８１には、ヒ−トシンク３に取り付けら
れた回路基板４が装着されており、パワ−素子を含むペ
レット５のみ搭載されている。回路基板４の回路は、ボ
ンデイングワイヤ６を介して第１の枠８１に固定されて
いる外部リ−ド２や第１の接続端子７１に電気的に接続
されている。第１の枠８１の上には、第２の枠８２が接
続されている。電気的にはこの枠に固定されている第２
の接続端子７２によって第１の枠と接続されている。第
２の枠８２に固定されている回路基板４には、制御用素
子などを含む集積回路のペレット９のみが搭載されてい
る。ここまでは、図６に説明した第３の実施例と同じ構
成であるが、この実施例では第３の枠８３が第２の枠８
２の上に積み重ねられていることで前の実施例とは相違
している。第３の枠８３を重ねるためには、第２の枠８
２に第２の接続端子７２以外に第１の接続端子７１を取
り付ける必要がある。図７では、第２の接続端子７２が
固定されている面の裏側の面に第１の接続端子７１を取
り付けている。第３の枠８３には前記第２の枠８２に取
り付けた第１の接続端子７１に対向するように、第２の
接続端子７２が取り付けられており、両者が電気的に接
続されて第３の枠８３が積み重ねられる。第３の枠には
外部リ−ドが必要に応じて取り付けることは出来るが、
ここでは取り付けない。第２の枠８２の第１の接続端子
７１が第２の枠８２の制御用素子９などに電気的に接続
するためには、回路基板４に多層基板を用いると良い。
回路基板の裏面に設けたパッド（図示せず）と第１の接
続端子７１とをワイヤボンデイング６で接続する事がで
きるので、回路基板間の接続は容易に行える。各回路基
板表面は、当然、エポキシ樹脂などの保護絶縁膜１０で
保護されている。回路基板を３層にすると中間層の回路
基板の放熱処理が困難になるが、ペレットの配置を工夫
して、中間層に発熱性の素子を搭載しない様にすれば半
導体装置全体の放熱処理は有効に行うことができる。
【００１４】次ぎに、図８および図９を参照して、第５
の実施例を説明する。図８は、枠８の平面図およびその
Ａ−Ａ′部分の断面図であり、図９は、前図の第１の枠
とこれに合う第２の枠を結合する構造を示す半導体装置
の断面図である。この平面図に示すように、外部リ−ド
２および第１の接続端子７１はともに多数整列して互い
に向かい合って配置されている。そして、第１の枠８１
の断面図のように枠８１の最外周は、突起部８６を形成
している。これは第１の接続端子７１と平行になってい
る。また、図９に示す第２の枠８２の断面図のように、
枠８２の最外周は、切欠き部８７になっている。したが
って、２つの枠を電気的に接合するようにすると、この
切欠き部８７と突起部８６は、緊密に嵌合されて両者
は、強固に結合される。図８に記載されている枠８は、
放熱装置、例えば、ヒ−トシンク３が取り付けやすい構
造を有している。例えば、図１に示す例では、枠の内側
面にヒ−トシンク３の端面を接着していたが、この図で
は、枠の縦方向の厚みを枠の辺によって変え、外部リ−
ド２が固定されている部分では、その内側面にヒ−トシ
ンク３の端部を接着しているが、第１の接続端子７１が
固定されている部分では、その底面にヒ−トシンク３が
接着されている。その結果、第１の接続端子７１の部分
ではヒ−トシンク３を枠の外側に延在させることがで
き、この部分にヒ−トシンクを取付ける孔を形成するこ
とが可能になる。第１の枠８１に対応する第２の枠８２
には、取付け孔のあるヒ−トシンクを用いても良いし、
あるいは図１に示すようなヒ−トシンクでも良い。通
常、ヒ−トシンクの取付け孔のある部分は枠の辺の底面
に接着され、取付け孔を必要としない部分は枠の内側面
に接着される。上記の例では、取付け孔は、１つである
が、実際は、１つとは限らず、それ以上でもよく、枠の
各辺に４つも取付けることがある。ヒ−トシンクに４つ
の取付け孔を必要なときには、ヒ−トシンクは、枠の底
面のみと接着する。
の実施例を説明する。図８は、枠８の平面図およびその
Ａ−Ａ′部分の断面図であり、図９は、前図の第１の枠
とこれに合う第２の枠を結合する構造を示す半導体装置
の断面図である。この平面図に示すように、外部リ−ド
２および第１の接続端子７１はともに多数整列して互い
に向かい合って配置されている。そして、第１の枠８１
の断面図のように枠８１の最外周は、突起部８６を形成
している。これは第１の接続端子７１と平行になってい
る。また、図９に示す第２の枠８２の断面図のように、
枠８２の最外周は、切欠き部８７になっている。したが
って、２つの枠を電気的に接合するようにすると、この
切欠き部８７と突起部８６は、緊密に嵌合されて両者
は、強固に結合される。図８に記載されている枠８は、
放熱装置、例えば、ヒ−トシンク３が取り付けやすい構
造を有している。例えば、図１に示す例では、枠の内側
面にヒ−トシンク３の端面を接着していたが、この図で
は、枠の縦方向の厚みを枠の辺によって変え、外部リ−
ド２が固定されている部分では、その内側面にヒ−トシ
ンク３の端部を接着しているが、第１の接続端子７１が
固定されている部分では、その底面にヒ−トシンク３が
接着されている。その結果、第１の接続端子７１の部分
ではヒ−トシンク３を枠の外側に延在させることがで
き、この部分にヒ−トシンクを取付ける孔を形成するこ
とが可能になる。第１の枠８１に対応する第２の枠８２
には、取付け孔のあるヒ−トシンクを用いても良いし、
あるいは図１に示すようなヒ−トシンクでも良い。通
常、ヒ−トシンクの取付け孔のある部分は枠の辺の底面
に接着され、取付け孔を必要としない部分は枠の内側面
に接着される。上記の例では、取付け孔は、１つである
が、実際は、１つとは限らず、それ以上でもよく、枠の
各辺に４つも取付けることがある。ヒ−トシンクに４つ
の取付け孔を必要なときには、ヒ−トシンクは、枠の底
面のみと接着する。
【００１５】次ぎに、図１０を参照して第６の実施例に
ついて説明する。本発明で用いられる枠に取付けられた
電気的接続手段は、前述した実施例に示した構造のもの
に限らずあらゆる周知技術を適用することができる。こ
の実施例もその１つであり、一旦嵌合した第１の接続端
子７１と第２の接続端子７２とは容易に外せない構造に
なっている。第１の枠８１に固定されている第１の接続
端子７１は、枠から垂直に突出しており、その先端には
機械加工によって突起７４が形成されている。一方第２
の枠８２には第２の接続端子７２が取付けられており、
その先端は、折れ曲がってこの枠に形成された溝１２内
に挿入されている。リ−ドは弾性があるので、完全に垂
直にはならず、溝１２の一方の辺から他方の辺へ斜めに
横断するように配置されている。したがって、第１の接
続端子７１が挿入されたときにその先端の突起７４は、
第２の接続端子７２の先端より深く溝の中に入り、リ−
ドの抜けを防止するようになっている。
ついて説明する。本発明で用いられる枠に取付けられた
電気的接続手段は、前述した実施例に示した構造のもの
に限らずあらゆる周知技術を適用することができる。こ
の実施例もその１つであり、一旦嵌合した第１の接続端
子７１と第２の接続端子７２とは容易に外せない構造に
なっている。第１の枠８１に固定されている第１の接続
端子７１は、枠から垂直に突出しており、その先端には
機械加工によって突起７４が形成されている。一方第２
の枠８２には第２の接続端子７２が取付けられており、
その先端は、折れ曲がってこの枠に形成された溝１２内
に挿入されている。リ−ドは弾性があるので、完全に垂
直にはならず、溝１２の一方の辺から他方の辺へ斜めに
横断するように配置されている。したがって、第１の接
続端子７１が挿入されたときにその先端の突起７４は、
第２の接続端子７２の先端より深く溝の中に入り、リ−
ドの抜けを防止するようになっている。
【００１６】前記実施例に示された回路基板に搭載され
る素子が構成する電力用回路には、例えば、電源電圧発
生回路やモ−タ駆動回路等があり、これらの回路に、検
出回路などの制御用回路が混載されている。この回路基
板には、既存のどの様な材料も用いることが可能であ
る。例えば、ガラス繊維にエポキシ樹脂を含浸させたガ
ラスエポキシ樹脂やＡｌ2 Ｏ3 、ＡｌＮ、ＳｉＣ、Ｂｅ
Ｏなどのセラミックがあり、とくに、ＡｌＮ基板のよう
に熱伝導性の良い回路基板のほうが放熱のためには良
い。前記実施例では、半導体装置の回路基板間の電気的
接続は、接続端子同志の接触によって行われるが、本発
明では、例えば、スプリングのような中間体を接続端子
間に介在させることもできる。図２のガイドとなる溝１
２にスプリングを挿入すると、端子間の電気的接続は確
実になる。また、前記実施例で用いた半導体素子を保護
する樹脂被膜は、必ずしも必要ではない。例えば、枠に
セラミックを用いた場合には、放熱板と枠との間をハ−
メチックシ−ルなどで気密に封止することによって、図
２のように枠および回路基板で囲まれた空間を樹脂被膜
で充填する必要はない。
る素子が構成する電力用回路には、例えば、電源電圧発
生回路やモ−タ駆動回路等があり、これらの回路に、検
出回路などの制御用回路が混載されている。この回路基
板には、既存のどの様な材料も用いることが可能であ
る。例えば、ガラス繊維にエポキシ樹脂を含浸させたガ
ラスエポキシ樹脂やＡｌ2 Ｏ3 、ＡｌＮ、ＳｉＣ、Ｂｅ
Ｏなどのセラミックがあり、とくに、ＡｌＮ基板のよう
に熱伝導性の良い回路基板のほうが放熱のためには良
い。前記実施例では、半導体装置の回路基板間の電気的
接続は、接続端子同志の接触によって行われるが、本発
明では、例えば、スプリングのような中間体を接続端子
間に介在させることもできる。図２のガイドとなる溝１
２にスプリングを挿入すると、端子間の電気的接続は確
実になる。また、前記実施例で用いた半導体素子を保護
する樹脂被膜は、必ずしも必要ではない。例えば、枠に
セラミックを用いた場合には、放熱板と枠との間をハ−
メチックシ−ルなどで気密に封止することによって、図
２のように枠および回路基板で囲まれた空間を樹脂被膜
で充填する必要はない。
【００１７】
【発明の効果】以上述べたように、本発明では、パワ−
素子を混載した半導体装置において、単位面積当たりの
素子の実装密度が著しく向上する。また、パワ−素子の
ような発熱性の素子を含む回路と非発熱性の素子のみか
らなる回路とをそれぞれの基板に分けることが可能にな
るので、非発熱性の素子は、他の素子と接近していても
パワ−素子の発熱の影響は受けにくく、信頼性の高い半
導体装置が形成される。
素子を混載した半導体装置において、単位面積当たりの
素子の実装密度が著しく向上する。また、パワ−素子の
ような発熱性の素子を含む回路と非発熱性の素子のみか
らなる回路とをそれぞれの基板に分けることが可能にな
るので、非発熱性の素子は、他の素子と接近していても
パワ−素子の発熱の影響は受けにくく、信頼性の高い半
導体装置が形成される。
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】本発明の第１の実施例の半導体装置の部分断面
図。
図。
【図３】本発明の第１の実施例の半導体装置の製造工程
断面図。
断面図。
【図４】本発明の第１の実施例の半導体装置の製造工程
断面図。
断面図。
【図５】本発明の第２の実施例の半導体装置の部分断面
図。
図。
【図６】本発明の第３の実施例の半導体装置の断面図。
【図７】本発明の第４の実施例の半導体装置の断面図。
【図８】本発明の第５の実施例の半導体装置の平面図お
よびそのＡ−Ａ′部断面図。
よびそのＡ−Ａ′部断面図。
【図９】本発明の第５の実施例の半導体装置の部分断面
図。
図。
【図１０】本発明の第６の実施例の半導体装置の部分断
面図。
面図。
【図１１】従来の半導体装置の断面図。
１ カバ− ２ 外部リ−ド ３ 放熱装置（ヒ−トシンク） ４ 回路基板 ５ パワ−素子（パワ−ペレット） ６ ボンデイングワイヤ ７ 内部接続リ−ド ８ 枠 ９ 制御用素子（ペレット） １０ 保護絶縁膜 １１ 導電層 １２ 溝 ７１ 第１の接続端子 ７２ 第２の接続端子 ７３ コンタクト孔 ７４ 突起 ８１ 第１の枠 ８２ 第２の枠 ８３ 第３の枠 ８４ 枠の棚 ８５ 突起 ８６ 突起部 ８７ 切欠き部
Claims (10)
- 【請求項１】 第１の枠がその周囲に取付けられた第１
の回路基板と、 前記第１の回路基板に積層され、第２の枠がその周囲に
取付けられた第２の回路基板と、 第１および第２の回路基板にそれぞれ搭載された半導体
素子と、 前記第１の枠に形成され、前記第１の回路基板と電気的
に接続された第１の電気的接続手段と、 前記第２の枠に形成され、前記第２の回路基板と電気的
に接続された第２の電気的接続手段とを備え、前記第１
の電気的接続手段と前記第２の電気的接続手段とを電気
的に接続することによって、前記第１および第２の回路
基板を互いに電気的接続することを特徴とする半導体装
置。 - 【請求項２】前記第１の電気的接続手段は、前記第１の
枠から突出した第１の接続端子からなり、前記第２の電
気的接続手段は、前記第２の枠に形成された溝の中に配
置された第２の接続端子からなり、この第１の接続端子
が前記溝の中の第２の接続端子と接触して第１および第
２の回路基板が電気的に接続することを特徴とする請求
項１に記載の半導体装置。 - 【請求項３】前記第１の電気的接続手段は、前記第１の
枠から突出した第１の接続端子と前記第１の枠の表面上
にこの第１の接続端子を囲むように形成された導電層か
らなり、前記第２の電気的接続手段は、前記第２の枠の
表面上に形成され、かつ、コンタクト孔を有する第２の
接続端子からなり、前記第１の接続端子が、このコンタ
クト孔を通して前記第２の枠に形成された溝に挿入され
ることによって前記導電層および第１の接続端子に接触
する事を特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記第１の回路基板には、前記半導体素
子として、パワ−素子が搭載されているか又は集積回路
素子とパワ−素子とが混載されており、前記第２の回路
基板には、前記半導体素子として、集積回路素子が搭載
されているか又は集積回路素子とパワ−素子とが混載さ
れていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項５】 前記パワ−素子を搭載した前記第１およ
び第２の回路基板のいずれか一方もしくは双方の半導体
素子が搭載されている面とは反対の面に放熱装置を取付
けたことを特徴とする請求項４に記載の半導体装置。 - 【請求項６】 前記放熱装置は、その回路基板に取付け
られている枠の任意の辺の内側壁およびその他の辺の底
面に接合していることを特徴とする請求項５に記載の半
導体装置。 - 【請求項７】 前記第２の回路基板には、外周に第３の
枠が取付けられた第３の回路基板が積層され、この第３
の枠には、前記第３の回路基板と電気的に接続された第
３の電気的接続手段が設けられており、前記第２の電気
的接続手段と前記第３の電気的接続手段とを電気的に接
続することによって、前記第２および第３の回路基板を
互いに電気的接続することを特徴とする請求項１に記載
の半導体装置。 - 【請求項８】 前記第１の枠には、その外周に突起部を
形成し、前記第２の枠には、その外周に切欠き部を形成
し、前記突起部および切欠き部を嵌合して、前記第２の
枠を第１の枠に固定することを特徴とする請求項１に記
載の半導体装置。 - 【請求項９】 複数のリ−ドを所定の間隔で金型内に配
置する工程と、 前記金型に絶縁物を充填し、硬化させて、前記リ−ドが
取付けられた枠を形成する工程と、 前記リ−ドを加工して前記枠に電気的接続手段を取付け
る工程と、 前記枠に回路基板を取付ける工程と、 前記回路基板に集積回路素子又はパワ−素子もしくはそ
の両者からなる半導体素子を搭載する工程と、 前記回路基板と前記電気的接続手段とを電気的に接続す
る工程とを備えたことを特徴とする半導体装置の製造方
法。 - 【請求項１０】 前記リ−ドを加工して前記枠内に電気
的接続手段を取付ける工程において、前記リ−ドを加工
する時に外部リ−ドも形成することを特徴とする請求項
９に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274764A JP2642548B2 (ja) | 1991-09-26 | 1991-09-26 | 半導体装置およびその製造方法 |
| KR1019920017298A KR960000711B1 (ko) | 1991-09-26 | 1992-09-23 | 반도체장치 및 그 제조방법 |
| US07/950,899 US5295044A (en) | 1991-09-26 | 1992-09-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274764A JP2642548B2 (ja) | 1991-09-26 | 1991-09-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590482A true JPH0590482A (ja) | 1993-04-09 |
| JP2642548B2 JP2642548B2 (ja) | 1997-08-20 |
Family
ID=17546253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3274764A Expired - Fee Related JP2642548B2 (ja) | 1991-09-26 | 1991-09-26 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5295044A (ja) |
| JP (1) | JP2642548B2 (ja) |
| KR (1) | KR960000711B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187146A (ja) * | 2007-01-31 | 2008-08-14 | Sanyo Electric Co Ltd | 回路装置 |
| JPWO2007125633A1 (ja) * | 2006-04-28 | 2009-09-10 | 株式会社東芝 | 高周波用半導体装置 |
| JP2013507760A (ja) * | 2009-10-07 | 2013-03-04 | バレオ・エチユード・エレクトロニク | 自動車のための電力モジュール |
| US8421235B2 (en) | 2010-06-30 | 2013-04-16 | Denso Corporation | Semiconductor device with heat spreaders |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268102A (ja) * | 1993-01-13 | 1994-09-22 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
| US5483024A (en) * | 1993-10-08 | 1996-01-09 | Texas Instruments Incorporated | High density semiconductor package |
| US5686769A (en) * | 1995-05-26 | 1997-11-11 | Eastman Kodak Company | Method of coil mounting for maximum heat transfer in brushless DC motors |
| US5612513A (en) * | 1995-09-19 | 1997-03-18 | Micron Communications, Inc. | Article and method of manufacturing an enclosed electrical circuit using an encapsulant |
| JP2987101B2 (ja) * | 1996-04-15 | 1999-12-06 | 株式会社ニッシン | 半導体装置の接続方法並びに半導体装置の接続器 |
| SE511425C2 (sv) * | 1996-12-19 | 1999-09-27 | Ericsson Telefon Ab L M | Packningsanordning för integrerade kretsar |
| US6297548B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
| US6057612A (en) * | 1998-07-02 | 2000-05-02 | Intersil Corporation | Flat power pack |
| US6265771B1 (en) * | 1999-01-27 | 2001-07-24 | International Business Machines Corporation | Dual chip with heat sink |
| WO2002091474A1 (en) * | 2001-05-09 | 2002-11-14 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and its manufacturing method |
| GB2379330A (en) * | 2001-08-29 | 2003-03-05 | Motorola Inc | Package for electronic components and method for forming a package for electronic components |
| JP4262453B2 (ja) * | 2002-07-15 | 2009-05-13 | 三菱電機株式会社 | 電力半導体装置 |
| TW577153B (en) * | 2002-12-31 | 2004-02-21 | Advanced Semiconductor Eng | Cavity-down MCM package |
| JP2004335710A (ja) * | 2003-05-07 | 2004-11-25 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2005117009A (ja) * | 2003-09-17 | 2005-04-28 | Denso Corp | 半導体装置およびその製造方法 |
| US20060018098A1 (en) * | 2004-07-22 | 2006-01-26 | Adrian Hill | PCB board incorporating thermo-encapsulant for providing controlled heat dissipation and electromagnetic functions and associated method of manufacturing a PCB board |
| US7885076B2 (en) * | 2004-09-07 | 2011-02-08 | Flextronics Ap, Llc | Apparatus for and method of cooling molded electronic circuits |
| US7907420B2 (en) * | 2005-03-09 | 2011-03-15 | Panasonic Corporation | Bare chip mounted structure and mounting method |
| DE102005013762C5 (de) * | 2005-03-22 | 2012-12-20 | Sew-Eurodrive Gmbh & Co. Kg | Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters |
| US7675151B1 (en) * | 2005-06-01 | 2010-03-09 | Rockwell Collins, Inc. | Silicon-based packaging for electronic devices |
| US7209360B1 (en) * | 2005-10-28 | 2007-04-24 | Lear Corporation | Leak-tight system for boxes containing electrical and electronic components |
| US7989981B2 (en) * | 2006-02-02 | 2011-08-02 | Flextronics Ap, Llc | Power adaptor and storage unit for portable devices |
| JP5420910B2 (ja) * | 2006-02-14 | 2014-02-19 | フレクストロニクス エーピー，リミテッド ライアビリティ カンパニー | 電力変換装置 |
| CN101636702B (zh) * | 2006-09-25 | 2014-03-05 | 弗莱克斯电子有限责任公司 | 双向调节器 |
| JP4879276B2 (ja) * | 2006-10-24 | 2012-02-22 | パナソニック株式会社 | ３次元電子回路装置 |
| KR100988511B1 (ko) * | 2006-11-29 | 2010-10-20 | 유니마이크론 테크놀로지 코퍼레이션 | 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법 |
| JP2008172172A (ja) * | 2007-01-15 | 2008-07-24 | Denso Corp | 電子制御装置及びその製造方法 |
| US7830676B2 (en) * | 2007-03-29 | 2010-11-09 | Flextronics Ap, Llc | Primary only constant voltage/constant current (CVCC) control in quasi resonant convertor |
| WO2008121394A1 (en) * | 2007-03-29 | 2008-10-09 | Flextronics Ap, Llc | Method of producing a multi-turn coil from folded flexible circuitry |
| US7755914B2 (en) * | 2007-03-29 | 2010-07-13 | Flextronics Ap, Llc | Pulse frequency to voltage conversion |
| US7760519B2 (en) * | 2007-03-29 | 2010-07-20 | Flextronics Ap, Llc | Primary only control quasi resonant convertor |
| US7978489B1 (en) | 2007-08-03 | 2011-07-12 | Flextronics Ap, Llc | Integrated power converters |
| JP4470980B2 (ja) * | 2007-09-10 | 2010-06-02 | 株式会社デンソー | 電子装置 |
| US7920039B2 (en) * | 2007-09-25 | 2011-04-05 | Flextronics Ap, Llc | Thermally enhanced magnetic transformer |
| US7773381B2 (en) | 2007-09-26 | 2010-08-10 | Rohm Co., Ltd. | Semiconductor device |
| US8279646B1 (en) | 2007-12-14 | 2012-10-02 | Flextronics Ap, Llc | Coordinated power sequencing to limit inrush currents and ensure optimum filtering |
| SG142321A1 (en) * | 2008-04-24 | 2009-11-26 | Micron Technology Inc | Pre-encapsulated cavity interposer |
| US8693213B2 (en) * | 2008-05-21 | 2014-04-08 | Flextronics Ap, Llc | Resonant power factor correction converter |
| US8102678B2 (en) * | 2008-05-21 | 2012-01-24 | Flextronics Ap, Llc | High power factor isolated buck-type power factor correction converter |
| US7987581B2 (en) * | 2008-05-28 | 2011-08-02 | Flextronics Ap, Llc | High power manufacturing friendly transformer |
| US8081019B2 (en) * | 2008-11-21 | 2011-12-20 | Flextronics Ap, Llc | Variable PFC and grid-tied bus voltage control |
| US8237260B2 (en) * | 2008-11-26 | 2012-08-07 | Infineon Technologies Ag | Power semiconductor module with segmented base plate |
| US8040117B2 (en) * | 2009-05-15 | 2011-10-18 | Flextronics Ap, Llc | Closed loop negative feedback system with low frequency modulated gain |
| DE102009048838B3 (de) * | 2009-10-09 | 2011-01-20 | Eads Deutschland Gmbh | Hermetisches dichtes Hochfrequenz-Frontend |
| US8289741B2 (en) * | 2010-01-14 | 2012-10-16 | Flextronics Ap, Llc | Line switcher for power converters |
| US8586873B2 (en) * | 2010-02-23 | 2013-11-19 | Flextronics Ap, Llc | Test point design for a high speed bus |
| US8964413B2 (en) | 2010-04-22 | 2015-02-24 | Flextronics Ap, Llc | Two stage resonant converter enabling soft-switching in an isolated stage |
| US8488340B2 (en) | 2010-08-27 | 2013-07-16 | Flextronics Ap, Llc | Power converter with boost-buck-buck configuration utilizing an intermediate power regulating circuit |
| US8547699B1 (en) * | 2010-11-09 | 2013-10-01 | Adtran, Inc. | Enclosure for outside plant equipment with interconnect for mating printed circuit boards, printed circuit board device and method of repairing outside plant equipment |
| US8847381B2 (en) * | 2011-01-20 | 2014-09-30 | Kyocera Corporation | Semiconductor element housing package and semiconductor device equipped with the same |
| US9182177B2 (en) | 2011-07-12 | 2015-11-10 | Flextronics Ap, Llc | Heat transfer system with integrated evaporator and condenser |
| US9117991B1 (en) | 2012-02-10 | 2015-08-25 | Flextronics Ap, Llc | Use of flexible circuits incorporating a heat spreading layer and the rigidizing specific areas within such a construction by creating stiffening structures within said circuits by either folding, bending, forming or combinations thereof |
| US9232630B1 (en) | 2012-05-18 | 2016-01-05 | Flextronics Ap, Llc | Method of making an inlay PCB with embedded coin |
| US9366394B2 (en) | 2012-06-27 | 2016-06-14 | Flextronics Ap, Llc | Automotive LED headlight cooling system |
| US9092712B2 (en) | 2012-11-02 | 2015-07-28 | Flextronics Ap, Llc | Embedded high frequency RFID |
| WO2014088974A1 (en) | 2012-12-03 | 2014-06-12 | Flextronics Ap, Llc | Driving board folding machine |
| US9171809B2 (en) | 2013-03-05 | 2015-10-27 | Flextronics Ap, Llc | Escape routes |
| US9521754B1 (en) | 2013-08-19 | 2016-12-13 | Multek Technologies Limited | Embedded components in a substrate |
| US9053405B1 (en) | 2013-08-27 | 2015-06-09 | Flextronics Ap, Llc | Printed RFID circuit |
| US9801277B1 (en) | 2013-08-27 | 2017-10-24 | Flextronics Ap, Llc | Bellows interconnect |
| JP6117661B2 (ja) | 2013-09-19 | 2017-04-19 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| US9565748B2 (en) | 2013-10-28 | 2017-02-07 | Flextronics Ap, Llc | Nano-copper solder for filling thermal vias |
| US9338915B1 (en) | 2013-12-09 | 2016-05-10 | Flextronics Ap, Llc | Method of attaching electronic module on fabrics by stitching plated through holes |
| US9549463B1 (en) | 2014-05-16 | 2017-01-17 | Multek Technologies, Ltd. | Rigid to flexible PC transition |
| US9723713B1 (en) | 2014-05-16 | 2017-08-01 | Multek Technologies, Ltd. | Flexible printed circuit board hinge |
| US9661738B1 (en) | 2014-09-03 | 2017-05-23 | Flextronics Ap, Llc | Embedded coins for HDI or SEQ laminations |
| US10123603B1 (en) | 2015-03-27 | 2018-11-13 | Multek Technologies Limited | Diffuse fiber optic lighting for luggage |
| US10154583B1 (en) | 2015-03-27 | 2018-12-11 | Flex Ltd | Mechanical strain reduction on flexible and rigid-flexible circuits |
| US10321560B2 (en) | 2015-11-12 | 2019-06-11 | Multek Technologies Limited | Dummy core plus plating resist restrict resin process and structure |
| US10064292B2 (en) | 2016-03-21 | 2018-08-28 | Multek Technologies Limited | Recessed cavity in printed circuit board protected by LPI |
| US10712398B1 (en) | 2016-06-21 | 2020-07-14 | Multek Technologies Limited | Measuring complex PCB-based interconnects in a production environment |
| WO2018004183A1 (en) * | 2016-06-28 | 2018-01-04 | Lg Electronics Inc. | Solar cell module, method for manufacturing solar cell module, method for manufacturing electronic device having solar cell module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190190A (ja) * | 1989-12-19 | 1991-08-20 | Toshiba Corp | 混成集積回路装置 |
| JPH04324670A (ja) * | 1991-03-30 | 1992-11-13 | Samsung Electron Co Ltd | 半導体パッケージ及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356532A (en) * | 1980-07-18 | 1982-10-26 | Thomas & Betts Corporation | Electronic package and accessory component assembly |
| DE8808743U1 (ja) * | 1988-07-07 | 1988-09-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
| DE58903387D1 (de) * | 1988-08-03 | 1993-03-11 | Mannesmann Kienzle Gmbh | Gehaeuse fuer ein elektronisches geraet. |
| US4956746A (en) * | 1989-03-29 | 1990-09-11 | Hughes Aircraft Company | Stacked wafer electronic package |
| US5101322A (en) * | 1990-03-07 | 1992-03-31 | Motorola, Inc. | Arrangement for electronic circuit module |
| US5172303A (en) * | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
-
1991
- 1991-09-26 JP JP3274764A patent/JP2642548B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-23 KR KR1019920017298A patent/KR960000711B1/ko not_active IP Right Cessation
- 1992-09-25 US US07/950,899 patent/US5295044A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190190A (ja) * | 1989-12-19 | 1991-08-20 | Toshiba Corp | 混成集積回路装置 |
| JPH04324670A (ja) * | 1991-03-30 | 1992-11-13 | Samsung Electron Co Ltd | 半導体パッケージ及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007125633A1 (ja) * | 2006-04-28 | 2009-09-10 | 株式会社東芝 | 高周波用半導体装置 |
| JP2008187146A (ja) * | 2007-01-31 | 2008-08-14 | Sanyo Electric Co Ltd | 回路装置 |
| JP2013507760A (ja) * | 2009-10-07 | 2013-03-04 | バレオ・エチユード・エレクトロニク | 自動車のための電力モジュール |
| US8421235B2 (en) | 2010-06-30 | 2013-04-16 | Denso Corporation | Semiconductor device with heat spreaders |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960000711B1 (ko) | 1996-01-11 |
| KR930006816A (ko) | 1993-04-21 |
| US5295044A (en) | 1994-03-15 |
| JP2642548B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642548B2 (ja) | 半導体装置およびその製造方法 | |
| US5399903A (en) | Semiconductor device having an universal die size inner lead layout | |
| EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| KR20040043839A (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| US5168345A (en) | Semiconductor device having a universal die size inner lead layout | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP2000031343A (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPS61137349A (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH041738Y2 (ja) | ||
| JPH04144162A (ja) | 半導体装置 | |
| JPH06216492A (ja) | 電子装置 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |