JPWO2007125633A1 - 高周波用半導体装置 - Google Patents

高周波用半導体装置 Download PDF

Info

Publication number
JPWO2007125633A1
JPWO2007125633A1 JP2008513075A JP2008513075A JPWO2007125633A1 JP WO2007125633 A1 JPWO2007125633 A1 JP WO2007125633A1 JP 2008513075 A JP2008513075 A JP 2008513075A JP 2008513075 A JP2008513075 A JP 2008513075A JP WO2007125633 A1 JPWO2007125633 A1 JP WO2007125633A1
Authority
JP
Japan
Prior art keywords
semiconductor device
input
output
matching circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008513075A
Other languages
English (en)
Inventor
一考 高木
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2007125633A1 publication Critical patent/JPWO2007125633A1/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】遮断周波数を下げることなくしかも放熱の問題も少ない、高周波用半導体装置を提供すること。【解決手段】本発明の一例の高周波用半導体装置は、放熱機能を有する接地基板と、この接地基板上に設けられた高周波用半導体素子と、前記高周波用半導体素子に接続された入力側整合回路と、前記高周波用半導体素子に接続された出力側整合回路と、少なくとも前記高周波用半導体素子、前記入力側整合回路、及び前記出力側整合回路を囲む側壁部と、前記入力側整合回路に接続された入力用端子と、前記出力側整合回路に接続された出力用端子とを備える単位半導体装置を２つ備え、前記２つの単位半導体装置の前記側壁部の上端が互いに合わせられていることを特徴とする。

Description

本発明は、空間を有する外囲器に半導体素子を収容した高周波用半導体装置に関する。
最近は、マイクロ波通信などの大電力化の要求が高まるとともに外囲器に収納されるマイクロ波半導体素子のチップの大きさ及びチップの合成数が増大する傾向にある。したがって、外囲器のサイズが大きくなり、外囲器のマイクロ波伝搬方向に直交する方向（横方向）の長さにより決定される遮断周波数が、使用周波数付近まで低下する。この遮断周波数の低下によって、内部で励振される導波管伝搬モード及び導波管共振モードによる出力側から入力側へのアイソレーションの劣化や周波数特性の劣化を生ずる。
このような特性の劣化を防ぐために、図１に示すように、外囲器内の空間を接地導体により仕切り、遮断周波数の低下など特性劣化を防止する半導体装置が知られている（特許文献１参照）。この従来の半導体装置における寸法は、容器の縦方向の長さａ１、横方向の長さｂ１、高さをｃ１（図示せず）とする。すなわち、この従来の半導体装置は単位の半導体素子を複数個、横に並べた構成となっている。
このように単位となる半導体素子を複数、横に並べた構造では、半導体装置の大電力化により、放熱が問題となる。すなわち、限られたパッケージの幅内に多くの半導体素子を並べるから互いに近接し、裏面からの熱の放散に限界があった。
また、パッケージの内部に配設する仕切り板と蓋の間に空隙が生じやすく、特性劣化を招くので、生産性が低下する一因となっていた。
日本特許公開特開平５−８３０１０号公報（図１）
本発明は、上記のような従来の高周波用半導体装置の問題点にかんがみてなされたもので、遮断周波数を下げることなくしかも放熱の問題も少ない、高周波用半導体装置を提供することを目的とする。
本発明の請求項１によれば、放熱機能を有する接地基板と、この接地基板上に設けられた高周波用半導体素子と、前記高周波用半導体素子に接続された入力側整合回路と、前記高周波用半導体素子に接続された出力側整合回路と、少なくとも前記高周波用半導体素子、前記入力側整合回路、及び前記出力側整合回路を囲む側壁部と、前記入力側整合回路に接続された入力用端子と、前記出力側整合回路に接続された出力用端子とを備える単位半導体装置を２つ備え、前記２つの単位半導体装置の前記側壁部の上端が互いに合わせられていることを特徴とする高周波用半導体装置を提供する。
本発明の請求項５によれば、放熱機能を有する接地基板と、この接地基板上に設けられた高周波用半導体素子と、前記高周波用半導体素子に接続された入力側整合回路と、前記高周波用半導体素子に接続された出力側整合回路と、少なくとも前記高周波用半導体素子、前期入力側整合回路、及び前記出力側整合回路を囲む側壁部と、前記入力側整合回路に接続された入力用端子と、前記出力側整合回路に接続された出力用端子とを備える単位半導体装置を２つ備え、前記２つの単位半導体装置の前記側壁部の上端が導体板を介して互いに合わせられていることを特徴とする高周波用半導体装置を提供する。
本発明によれば、遮断周波数を下げることなくしかも放熱の問題も少ない、高周波用半導体装置が得られる。
従来の半導体装置の構成を示す上面図。 本発明の第１の実施形態における単位半導体装置の構成を示す上面図。 本発明の第１の実施形態において２つの単位半導体装置を合わせる状態を示す正面図。 本発明の第１の実施形態において２つの単位半導体装置を合わせた状態を示す正面図。 本発明の第１の実施形態において、２つの単位半導体装置を合わせた状態の側面図。 図５に示した２つの単位半導体装置を合わせたものを立てた状態を示す図。 本発明の第２の実施形態における半導体装置の側面図。 本発明の第２の実施形態における半導体装置の上面図。 本発明の第３の実施形態における半導体装置の側面図。 本発明の第４の実施形態において２つの単位半導体装置を合わせる状態を示す正面図。 本発明の第４の実施形態において２つの単位半導体装置を合わせた状態を示す正面図。 本発明の第４の実施形態において、２つの単位半導体装置を合わせた状態の側面図。 図１２に示した２つの単位半導体装置を合わせたものを立てた状態を示す図。 本発明の第５の実施形態における半導体装置の側面図。 本発明の第５の実施形態における半導体装置の上面図。 本発明の第６の実施形態における半導体装置の側面図。
以下、本発明の実施形態について図面を用いて説明する。本発明では、単位となる単位半導体装置を２つ、上方で合わせることにより高周波半導体装置を構成する。
＜第１の実施形態＞
図２に本発明の第１の実施形態に用いられる単位半導体装置１１の正面図を示す。この単位半導体装置は、ＣｕやＷにより形成された放熱機能を有する接地基板すなわち放熱接地基板１２の上に高周波用半導体素子、例えばマイクロ波トランジスタ１３を挟んで、入力用端子15a、入力側整合回路15bと、出力側整合回路15c、出力用端子15dとが設けられる。
そして、入力用端子15aと入力側整合回路１５ｂはリード線、例えば金ワイヤ１７ａにより接続され、入力側整合回路１５ｂとマイクロ波トランジスタ１３は金ワイヤ１７ｂにより接続され、マイクロ波トランジスタ１３と出力側整合回路１５ｃは金ワイヤ１７ｃにより接続され、出力側整合回路１５ｃと出力用端子15dとは金ワイヤ１７ｄにより接続されている。
これらのマイクロ波トランジスタ１３と整合回路は、図２に示すように、入力用端子15aの一部及び出力用端子１５ｄの一部を残して側壁部１８により囲まれている。
図３に示すように、上述のようにして構成された単位半導体装置１１の上に、同じ構造の単位半導体装置２１が上下反転して置かれ、矢印１９に示すように上の単位半導体装置２１の側壁部２８が下の単位半導体装置１１の側壁部１８と合うように配置される。
そして、図４に示すように単位半導体装置２１の側壁部２８の上端と単位半導体装置１１の側壁部１８の上端が合わせられて、例えば金とすずの合金半田により接着、密封される。この状態の側面図を図５に示す。
ところで、使用可能な周波数の上限は容器内部の共振周波数によって制限される。この共振周波数以上の周波数では、端子間のアイソレーションが劣化し、電力が空間に放出されてしまう。いま、半導体装置の容器の縦、横及び高さをａ，ｂ，ｃとすると、そのときの共振周波数ｆは次式で表される。ここで、λｃは大気中の光の速度であり、ｍ，ｎ，ｋは整数である。
ｆ＝（λｃ／２）× SQRT [（m／ａ）２＋（n／ｂ）２＋（k／ｃ）２]
共振周波数ｆは容器内に発生する電磁界分布によって異なる。問題となるのは低い共振周波数を有するモードであり、それら７つモードにおける共振周波数は以下に示す（１）式から（７）式により得られる。ここでＳＱＲＴは、平方根を表す。
ｆ（ＴＥ１００）＝（λｃ／２）×（１／ａ）・・・・・（１）式
ｆ（ＴＥ０１０）＝（λｃ／２）×（１／ｂ）・・・・・（２）式
ｆ（ＴＥ００１）＝（λｃ／２）×（１／ｃ）・・・・・（３）式
ｆ（ＴＥ１１０）＝（λｃ／２）×ＳＱＲＴ［（１／ａ）２＋（１／ｂ）２］・・・・・（４）式
ｆ（ＴＥ１０１）＝（λｃ／２）×ＳＱＲＴ［（１／ａ）２＋（１／ｃ）２］・・・・・（５）式
ｆ（ＴＥ０１１）＝（λｃ／２）×ＳＱＲＴ［（１／ｂ）２＋（１／ｃ）２］・・・・・（６）式
ｆ（ＴＥ１１１）＝（λｃ／２）×ＳＱＲＴ［（１／ａ）２＋（１／ｂ）２＋（１／ｃ）２］・・・・・（７）式
従来の縦方向に２分割したとき半導体装置の容器の縦、横及び高さの寸法をａ１，ｂ１，ｃ１とし、本発明のこの実施形態による半導体装置における容器の縦、横及び高さの寸法をａ２，ｂ２，ｃ２とする。この実施形態の容器の縦の寸法ａ２及び横の寸法ｂ２は図２に示されており、高さの寸法ｃ２は、図４に示されている。
容器の縦方向の長さａ１，ａ２は整合回路により決定され、本発明のこの実施形態においても変わらないので、ａ１＝ａ２となる。容器の横方向の長さは実装する半導体チップの数に依存しないで、一定である。従来の半導体装置では、２つ横に並べた構造であり本発明のこの実施形態では、横方向に２分割した構造となるから、横方向の長さは従来の装置の場合の１／２となる。すなわちｂ２＝ｂ１／２となる。
また容器の高さに関しては、本発明のこの実施形態では、上下に重ねるので２倍となる、すなわちｃ２＝２×ｃ１となる。
本発明のこの実施形態によれば、放熱接地基板１２が２つに分割され、しかも外側に配置されることになり、従来の半導体装置では１つの面に放熱接地板が設けられている場合に比べて、放熱効果は大きくすることができる利点がある。
＜第２の実施形態＞
ところで、上記実施形態では、上側の単位半導体装置２１は、上側にあるため、この装置の信号線の接続や接地を取ることが難しい場合がある。このような場合に適当な本発明の第２の実施形態について次に説明する。
図５は上述した第１の実施形態における２つの単位半導体装置１１，２１を合わせた装置であり、第２の実施形態では、これを図６に示すように側面で立てた状態にする。
その後、図７に示すように、放熱性を有する接地導体３３に半導体装置11,21の片側を埋め込んで固定する。その後、埋め込まれていない他方の側を挟み込むように放熱性を有する補助接地導体３１，３２を接続固定する。放熱性を有する接地導体３３の上の入力側に入力用端子の突起部１５eと接続されるように入力側外部回路３４を設ける。同様に出力側に出力用端子の突起部１５ｆと接続されるように出力側外部回路３７を設ける。
図８に、この高周波用半導体装置を上面から見た図を示す。このようにして、信号線と接地が容易にとれる、２つの単位半導体装置から成る高周波用半導体装置が得られる。
本発明のこの実施形態によれば、信号線が容易に取れると共に、放熱性を有する補助接地導体３１，３２により二面から放熱されるので放熱効果が大きい利点がある。
＜第３の実施形態＞
本発明の第３の実施形態について説明する。この実施形態は、図５に示した、出力用端子の突起部１５ｆ及び入力用端子の突起部１５eをねじって外部に取り出すようにしたものである。
すなわち、図９にこの第３の実施形態の構造を示す。この実施形態においては、出力用端子の突起部１５ｆをそのまま引き出してねじっている。他の接地の接続などは上記図７に示した実施形態の場合と同じである。この実施形態によれば、入力用端子の突起部１５eと入力側外部回路３４、出力用端子の突起部１５ｆと出力側外部回路３７がそれぞれ面で接するので、信号線の接続と接地が容易に取れる高周波用半導体装置が得られるという利点がある。
本発明のこの実施形態においても、放熱性を有する補助接地導体３１，３２により二面から放熱されるので、放熱効果が大きい利点もある。
＜第４の実施形態＞
ところで上述の実施形態の高周波用半導体装置はいずれも、２つの単位半導体装置１１，２１を互いに上方で直接合わせて、全体の高周波用半導体装置を構成していた。
しかし、単位半導体装置間のマイクロ波の干渉を防止するために、これらの単位半導体装置の間に金属製の導体板を設けることも可能である。
このような実施形態の構成を図１０及び図１１に示す。図１０は単位半導体装置１１と単位半導体２１の間に導体板４１を介在させることを示す図であり、図１１は、導体板４１を介在させて２つの単位半導体装置１１，２１を固定した構造を示す断面図である。
単位半導体装置１１，２１の構成は図１に示したものと同じであり、この実施形態では、これらの単位半導体装置の間に導体板４１が挿入固定される点のみが異なる。即ち、上述のようにして構成された単位半導体装置１１の上に、導体板４１を挟んで、同じ構造の単位半導体装置２１が上下反転して置かれる。
なお、導体板４１は、金属製であればよく、その膨張率が、放熱接地基板１２と同程度であることが望ましいので、放熱接地基板と同じ材料で構成することが望ましい。導体板４１の大きさは少なくとも側壁部１８まで覆う程度であればよい。またその厚さは、例えば５μｍ以上マイクロ波の電波が透過しない程度の厚さであればよいが、その扱い易さの程度を考慮すると、１ｍｍ程度の厚さであってもかまわない。
上の単位半導体装置２１の側壁部１８の上端が、導体板４１を介して下の単位半導体装置１１の側壁部１８と合致するように配置され、例えば金とすずの合金半田により接着、密封される。
導体板４１を有するこの実施形態では、ＴＥ００１モードの共振周波数を低下させることなく他のモードの共振周波数を上げることが可能となる。
本発明のこの実施形態によれば、放熱接地基板が２つに分けられしかも外側に設けられるので、放熱効果が大きい利点がある。
＜第５の実施形態＞
この実施形態を示す図１４、図１５及び図１６は、導体板４１が２つの単位半導体装置１１，２１の間に介在している以外は、図７、図８、図９に示した実施形態の場合と同様である。即ち、図１３は、上述の２つの単位半導体装置１１，２１を導体板４１を介在させて合わせた装置であり、この装置を図１４に示すように側面で立てた状態とする。その後、これらの単位半導体装置の放熱接地基板１２に、裏面から放熱性を有する補助接地導体３１，３２を接続固定する。
そして、この放熱性を有する補助接地導体３１に固定した単位半導体装置１１及び放熱性を有する補助接地導体３２に固定した単位半導体装置２１をその間に介在固定された導体板４１と共に、放熱性を有する接地導体３３の中に、単位半導体装置１１，２１の片側を埋め込むようにして固定する（図１５参照）。
その後、埋め込まれていない他方の側を挟み込むように放熱性を有する補助接地導体３１，３２を接続固定する。放熱性を有する接地導体３３の上の入力側に入力用端子の突起部１５eと接続されるように入力側外部回路３４を設ける。同様に出力側に出力用端子の突起部１５ｆと接続されるように出力側外部回路３７を設ける。
図１５にこの高周波用半導体装置を上面から見た図を示す。このようにして、信号線の接続と接地が容易に取れる、２つの単位半導体装置とその間に導体板４１が介在した高周波用半導体装置が得られる。
本発明のこの実施形態によれば、放熱性を有する補助接地導体３１，３２により2面から放熱されるので、放熱効果が大きい利点がある。
＜第６の実施形態＞
本発明の更に他の実施形態について説明する。この実施形態は図１４に示した、出力用端子の突起部１５ｆ及び入力用端子の突起部１５eをねじって外部に出すようにしたものである。この実施形態の構造を図１６に示す。この実施形態では、出力用端子の突起部１５ｆをそのまま引き出してねじって引出導体としている。他の接地の接続などは上記図１４に示した第５の実施形態の場合と同じである。
この実施形態によれば入力用端子の突起部１５eと入力側外部回路３４、出力用端子の突起部１５ｆと出力側外部回路３７がそれぞれ面で接するので、信号線の接続と接地が容易に取れる高周波用半導体装置が得られる。
本発明のこの実施形態によれば、放熱性を有する補助接地導体３１，３２により二面から放熱されるので、放熱効果が大きい利点がある。
また上述のように、本発明の第４、第５及び第６の実施形態では、２つの単位半導体装置の間に導体板を挿入させているので、これら単位半導体装置１１、１２相互の間のマイクロ波の干渉を防止することができる利点がある。
従来の半導体装置と特許文献１の装置、第１の実施形態及び第４の実施形態の場合の共振周波数の結果を表１（容器の高さが比較的低い場合）及び表２（容器の高さが比較的高い場合）に示す。
Figure 2007125633
Figure 2007125633
容器の高さが比較的低い場合、具体的には容器の高さ（ｃ）を２倍しても縦（ａ）や横（ｂ）の長さよりも短い場合、例えば従来の半導体装置の容器の寸法をａ１＝１．０ｃｍ、ｂ１＝１．０ｃｍ、ｃ１＝０．４ｃｍとする。このとき、本発明のこの実施形態での寸法は、ａ２＝１．０ｃｍ、ｂ２＝０．５ｃｍ、ｃ２＝０．８ｃｍとなる。このように、容器の高さは従来の装置の２倍になるが、容器の幅を半分にすることができ、共振周波数を高くすることが可能となる。
表1に示す結果から次のことが理解される。ＴＥ１００のモードでは、どの構造でも同じ共振周波数（１５．０ＧＨｚ）となる。ＴＥ０１０モード及びＴＥ１１０モードでは、従来の半導体装置に比して特許文献１及び実施形態１，４のいずれでも効果がある（共振周波数が上がる）。ＴＥ００１モード、ＴＥ１０１モード、ＴＥ０１１モードＴＥ１１モードでは、実施形態１の場合のみ逆効果である。
導体板のない実施形態１の装置の構造では、端子間のアイソレーション特性に最も悪影響を与えるＴＥ０１０モードにおいて、共振周波数の改善がなされる。ＴＥ１００モードに対しては改善されないが、これはアイソレーションには影響しないモードである。他のモードに対しては、従来構造よりも共振周波数の低下を生ずるが、アイソレーションに影響する５つのモード（ＴＥ０１０、ＴＥ００１、ＴＥ１１０、ＴＥ０１１、ＴＥ１１１）の中で比較的低い共振周波数を有するＴＥ０１０，ＴＥ１１０の共振周波数がそれぞれ２倍、１．５倍となっており、大きな改善効果が得られている。
一方、容器の高さが比較的高い場合、具体的には容器の高さ（ｃ）を２倍すると縦（ａ）や横（ｂ）の長さよりも長い場合、例えば従来の半導体装置の容器の寸法をａ１＝１．０ｃｍ、ｂ１＝１．０ｃｍ、ｃ１＝０．６ｃｍとする。このときの結果を表2に示す。
ＴＥ１００モードでは、従来構造に比して、特許文献１、実施形態１，４のいずれでも変化はない。ＴＥ０１０モード、ＴＥ１１０モード、ＴＥ０１１モードでは、従来構造に比して、いずれの構造でも共振周波数を上げる効果がある。
ＴＥ００１モードでは、実施形態１の構造では従来の構造の場合のどのモードよりも低い周波数で共振する。ＴＥ１０１モード及びＴＥ１１モードでは実施形態１の構造の場合のみ逆効果である。
導体板のない実施形態１の構造では、端子間のアイソレーション特性に最も悪影響を与えるＴＥ１０１モードにおいて共振周波数の改善がなされる。ＴＥ１００モードに対しては改善されないがこれはアイソレーションには影響しないモードである。他のモードに対しては従来構造よりも共振周波数の低下を生ずるがアイソレーションに影響する５つのモード（ＴＥ０１０，ＴＥ００１，ＴＥ１１０，ＴＥ０１１，ＴＥ１１１）の中で比較的低い共振周波数を有するＴＥ０１０モードとＴＥ１１０モードの共振周波数がそれぞれ２倍、１．５倍となっていることで、大きな改善効果があったといえる。しかし、ＴＥ００１モードの共振周波数が低下するので、実施形態１の構造はその効果を失う。これに対して導体板を用いた構造ではＴＥ００１モードの共振周波数を低下させることなく他のモードの共振周波数を上げることができる。
なお、本発明の上記実施形態では、マイクロ波トランジスタを用いる高周波用半導体装置について述べたが、これに限られず高周波用半導体素子であれば本発明を適用することが可能である。また、上記した単位半導体装置２１の側壁部２８の上端と単位半導体装置１１の側壁部１８の上端が合わせられる場合、電気的シールドがなされていれば必ずしも密封される必要はない。同様に上記した単位半導体装置２１の側壁部２８の上端が導体板４１を介して下の単位半導体装置１１の側壁部１８と合致するように配置される場合も、電気的シールドがなされていれば必ずしも密封される必要はない。
本発明は上記実施形態に限定されるものではなく、本発明の技術思想の範囲内で種々変形して実施可能である。

Claims (8)

  1. 放熱機能を有する接地基板と、この接地基板上に設けられた高周波用半導体素子と、前記高周波用半導体素子に接続された入力側整合回路と、前記高周波用半導体素子に接続された出力側整合回路と、少なくとも前記高周波用半導体素子、前記入力側整合回路、及び前記出力側整合回路を囲む側壁部と、前記入力側整合回路に接続された入力用端子と、前記出力側整合回路に接続された出力用端子とを備える単位半導体装置を２つ備え、
    前記２つの単位半導体装置の前記側壁部の上端が互いに合わせられていることを特徴とする高周波用半導体装置。
  2. 請求項１の半導体装置の一方の側を埋設する放熱性を有する接地導体と、埋設されていない他方の側を挟み込むように設けられた放熱性を有する補助接地導体と、前記半導体装置の入力側に設けられ入力用端子と接続された入力側外部回路と、前記半導体装置の出力側に設けられ出力用端子と接続された出力側外部回路と、
    を有することを特徴する高周波用半導体装置。
  3. 前記入力用端子はその少なくとも一部がねじられて前記入力側外部回路と接続されることを特徴とする請求項２記載の高周波用半導体装置。
  4. 前記出力用端子はその少なくとも一部がねじられて前記出力側外部回路と接続されることを特徴とする請求項２記載の高周波用半導体装置。
  5. 放熱機能を有する接地基板と、この接地基板上に設けられた高周波用半導体素子と、前記高周波用半導体素子に接続された入力側整合回路と、前記高周波用半導体素子に接続された出力側整合回路と、少なくとも前記高周波用半導体素子、前期入力側整合回路、及び前記出力側整合回路を囲む側壁部と、前記入力側整合回路に接続された入力用端子と、前記出力側整合回路に接続された出力用端子とを備える単位半導体装置を２つ備え、
    前記２つの単位半導体装置の前記側壁部の上端が導体板を介して互いに合わせられていることを特徴とする高周波用半導体装置。
  6. 請求項５の半導体装置の一方の側を埋設する放熱性を有する接地導体と、埋設されていない他方の側を挟み込むように設けられた放熱性を有する補助接地導体と、前記半導体装置の入力側に設けられ入力用端子と接続された入力側外部回路と、前記半導体装置の出力側に設けられ出力用端子と接続された出力側外部回路と、
    を有することを特徴する高周波用半導体装置。
  7. 前記入力用端子はその少なくとも一部がねじられて前記入力側外部回路と接続されることを特徴とする請求項６記載の高周波用半導体装置。
  8. 前記出力用端子はその少なくとも一部がねじられて前記出力側外部回路と接続されることを特徴とする請求項６記載の高周波用半導体装置。
JP2008513075A 2006-04-28 2007-02-01 高周波用半導体装置 Abandoned JPWO2007125633A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006125328 2006-04-28
JP2006125328 2006-04-28
PCT/JP2007/000047 WO2007125633A1 (ja) 2006-04-28 2007-02-01 高周波用半導体装置

Publications (1)

Publication Number Publication Date
JPWO2007125633A1 true JPWO2007125633A1 (ja) 2009-09-10

Family

ID=38655176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008513075A Abandoned JPWO2007125633A1 (ja) 2006-04-28 2007-02-01 高周波用半導体装置

Country Status (7)

Country Link
US (2) US7667322B2 (ja)
EP (1) EP2015392A4 (ja)
JP (1) JPWO2007125633A1 (ja)
KR (1) KR100983855B1 (ja)
CN (1) CN101361221A (ja)
TW (1) TW200803032A (ja)
WO (1) WO2007125633A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377096B2 (ja) 2008-09-08 2013-12-25 株式会社東芝 高周波パッケージ装置およびその製造方法
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
CN102832145B (zh) * 2012-08-31 2015-04-29 中国科学院微电子研究所 高频内匹配功率器件的封装方法
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283973A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 光検出素子用実装装置
JPH0322086B2 (ja) * 1981-01-29 1991-03-26 Fujitsu Ltd
JPH03185902A (ja) * 1989-12-14 1991-08-13 Mitsubishi Electric Corp 半導体装置
JPH04148559A (ja) * 1990-10-11 1992-05-21 Mitsubishi Electric Corp ハイブリツド集積回路装置
JPH0537208A (ja) * 1991-07-31 1993-02-12 Mitsubishi Electric Corp マイクロ波パツケージ
JPH0583010A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置
JPH0590482A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 半導体装置およびその製造方法
JPH06151703A (ja) * 1992-11-05 1994-05-31 Sony Corp 半導体装置及びその成形方法
JPH08130288A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置
JP2005184007A (ja) * 2003-12-23 2005-07-07 Samsung Electronics Co Ltd 鉛直実装された半導体チップパッケージを有する半導体モジュール
JP2005183571A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 電子素子パッケージおよび電子素子パッケージの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL262934A (ja) * 1960-03-30
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JPH0888317A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置及びその実装方法
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6087723A (en) * 1998-03-30 2000-07-11 Micron Technology, Inc. Vertical surface mount assembly and methods
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US7692292B2 (en) * 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
US7242091B2 (en) * 2005-03-02 2007-07-10 Stats Chippac Ltd. Stacked semiconductor packages and method therefor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322086B2 (ja) * 1981-01-29 1991-03-26 Fujitsu Ltd
JPH01283973A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 光検出素子用実装装置
JPH03185902A (ja) * 1989-12-14 1991-08-13 Mitsubishi Electric Corp 半導体装置
JPH04148559A (ja) * 1990-10-11 1992-05-21 Mitsubishi Electric Corp ハイブリツド集積回路装置
JPH0537208A (ja) * 1991-07-31 1993-02-12 Mitsubishi Electric Corp マイクロ波パツケージ
JPH0583010A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置
JPH0590482A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 半導体装置およびその製造方法
JPH06151703A (ja) * 1992-11-05 1994-05-31 Sony Corp 半導体装置及びその成形方法
JPH08130288A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置
JP2005183571A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 電子素子パッケージおよび電子素子パッケージの製造方法
JP2005184007A (ja) * 2003-12-23 2005-07-07 Samsung Electronics Co Ltd 鉛直実装された半導体チップパッケージを有する半導体モジュール

Also Published As

Publication number Publication date
US20070290335A1 (en) 2007-12-20
TW200803032A (en) 2008-01-01
US7667322B2 (en) 2010-02-23
US7994637B2 (en) 2011-08-09
US20100102443A1 (en) 2010-04-29
EP2015392A4 (en) 2011-09-07
KR100983855B1 (ko) 2010-09-28
TWI371135B (ja) 2012-08-21
EP2015392A1 (en) 2009-01-14
WO2007125633A1 (ja) 2007-11-08
CN101361221A (zh) 2009-02-04
KR20080086978A (ko) 2008-09-29

Similar Documents

Publication Publication Date Title
US9099979B2 (en) High-frequency circuit module
EP3376534B1 (en) Electromagnetic shield structure of high frequency circuit, and high frequency module
EP1056133A1 (en) Rf circuit module
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
US9553383B2 (en) Transmission module, transmission cable, and connector
CN105190992A (zh) 电磁共振耦合器以及高频传输装置
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
US9532475B2 (en) High-frequency module
JPWO2007125633A1 (ja) 高周波用半導体装置
US9245866B2 (en) Antenna device and wireless apparatus
US8829659B2 (en) Integrated circuit
JP2007208671A (ja) マイクロ波モジュール用パッケージ
JP6385615B2 (ja) 高周波増幅器ユニットおよび高周波電力増幅装置
JP4108099B2 (ja) 電子部品のパッケージ
US7026869B2 (en) Broadband amplifier having offset microstrip section in a housing module
JP3056102B2 (ja) マイクロ波回路用パッケージおよびその実装体
JP2000323595A (ja) 半導体装置
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体
JP2014007368A (ja) 電子部品収納用パッケージおよび電子装置
JP2009153071A (ja) ２つのマイクロストリップ線路の接続構造及び筐体を用いた集積回路チップの実装基板への実装構造
JP2005317660A (ja) 電力増幅半導体装置用パッケージ及びそれを用いた電力増幅半導体装置
JP2004055782A (ja) 電子回路装置
CN104078434A (zh) 半导体装置
JPWO2005112185A1 (ja) フィードスルー構造体およびフィードスルー型光モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20121220