JPH04148559A - ハイブリツド集積回路装置 - Google Patents

ハイブリツド集積回路装置

Info

Publication number
JPH04148559A
JPH04148559A JP2274065A JP27406590A JPH04148559A JP H04148559 A JPH04148559 A JP H04148559A JP 2274065 A JP2274065 A JP 2274065A JP 27406590 A JP27406590 A JP 27406590A JP H04148559 A JPH04148559 A JP H04148559A
Authority
JP
Japan
Prior art keywords
integrated circuit
frame
circuit elements
caps
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2274065A
Other languages
English (en)
Inventor
Yukio Yoshida
幸雄 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2274065A priority Critical patent/JPH04148559A/ja
Publication of JPH04148559A publication Critical patent/JPH04148559A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばメタルパッケージによって集積回路素
子が封止されるハイブリッド集積回路装置に関するもの
である。
〔従来の技術〕
従来、この種のハイブリッド集積回路装置は第３図に示
すように構成されている。これを同図に基づいて説明す
ると、同図において、符号１で示すものは表裏両面に開
口する複数のリード挿通孔２を有するパフケージ基体、
３はこのパッケージ基体１上に設けられ後述する集積回
路素子を内蔵するキャップ状のパッケージカバー、４は
このカバー３内に収納されかつ前記パッケージ基体１上
に実装された集積回路素子、５はこの集積回路素子４に
ワイヤ６を介して接続され前記リード挿通孔２に挿通ず
るリード端子、７はこのリード端子５と前記パッケージ
基体１のリード挿通孔２との間に介装されたハーメチッ
クガラスである。
〔発明が解決しようとする課題〕
ところで、従来のハイブリッド集積回路装置においては
、パフケージ基体１上にのみ集積回路素子４が実装され
ているため、集積回路素子４の実装数に限界が生じ、近
年における高密度実装化に応じることができないという
問題があった。
本発明はこのような事情に鑑みてなされたもので、集積
回路素子の実装数を増加させることができ、もって近年
における高密度実装化に応じることができるハイブリッ
ド集積回路装置を提供するものである。
〔課題を解決するための手段〕
本発明に係るハイブリッド集積回路装置は、両側に開口
する枠体と、この枠体内を気密封止する２つの蓋体と、
これら両蓋体に枠体内に臨む集積回路素子を各々実装し
、これら集積回路素子に接続するリード端子を各蓋体に
挿通させたものである。
〔作　用〕
本発明においては、蓋体および枠体によって形成される
空間に多数の集積回路素子を収納することができる。
〔実施例〕
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
第１図は本発明に係るハイブリッド集積回路装置を示す
断面図である。同図において、符号１１で示すものは両
側に開口する枠体で、上側開口端面には段状面１１ａが
形成されている。１２は前記段状面１１ａに対向する周
縁部をもつ第１の蓋体で、前記枠体１１の上方部に取り
付けられている。この第１の蓋体１２には、表裏両面に
開口するリード挿通孔１３が設けられている。１４は前
記第１の蓋体１２に対向する中央部をもつ第２の蓋体で
、前記枠体１１の下方部に取り付けられている。そして
、この第２の蓋体１４および前記第１の蓋体１２により
前記枠体１１内を気密封止するように構成されている。
また、この第２の蓋体１４には、表裏両面に開口するり
一ド挿通孔１５が設けられている。１６は前記枠体１１
内に臨む複数の集積回路素子で、前記両蓋体１２，１４
上に実装されている。これら集積回路素子１６にワイヤ
１７を介して接続されるリード端子１８は、前記リード
挿通孔１５にハーメチックガラス１９を介して挿通され
ている。
このように構成されたハイブリッド集積回路装置におい
ては、蓋体１２，１４および枠体１１によって形成され
る空間に多数の集積回路素子１６を収納することができ
るから、集積回路素子１６の実装数を増加させることが
できる。この場合、実装密度が同一であれば、集積回路
装置の小型化を図ることができる。
なお、本実施例においては、枠体１１および蓋体１２，
１４によって形成される空間が画成されてない場合を示
したが、本発明はこれに限定されるものではなく、第２
図に示すように枠体１１内を仕切壁２１によって両室１
１ａ、ｌｌｂに画成しても実施例と同様の効果を奏する
。この場合、仕切壁２１は枠体１１に一体に形成されて
いる。
また、本発明における集積回路素子の個数は、前述した
実施例に限定されるものでないことは勿論である。
〔発明の効果〕
以上説明したように本発明によれば、両側に開口する枠
体と、この枠体内を気密封止する２つの蓋体と、これら
両蓋体に枠体内に臨む集積回路素子を各々実装し、これ
ら集積回路素子に接続するリード端子を各蓋体に挿通さ
せたので、蓋体および枠体によって形成される空間に多
数の集積回路素子を収納することができる。したがって
、枠体内の集積回路素子の実装数を増加させることがで
きるから、近年における高密度実装化を図ることができ
る。
【図面の簡単な説明】
第１図は本発明に係るハイブリッド集積回路装置を示す
断面図、第２図は他の実施例を示す断面図、第３図は従
来のハイブリッド集積回路装置を示す断面図である。 １１・・・・枠体、１２・・・・蓋体、１３・・・・リ
ード挿通孔、１４・・・・蓋体、１５・・・・リード挿
通孔、１６・・・・集積回路素子、１８・・・・リード
端子。 代　理　人　大岩増雄 第 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 両側に開口する枠体と、この枠体内を気密封止する２つ
    の蓋体と、これら両蓋体に前記枠体内に臨む集積回路素
    子を各々実装し、これら集積回路素子に接続するリード
    端子を前記各蓋体に挿通させたことを特徴とするハイブ
    リッド集積回路装置。
JP2274065A 1990-10-11 1990-10-11 ハイブリツド集積回路装置 Pending JPH04148559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2274065A JPH04148559A (ja) 1990-10-11 1990-10-11 ハイブリツド集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2274065A JPH04148559A (ja) 1990-10-11 1990-10-11 ハイブリツド集積回路装置

Publications (1)

Publication Number Publication Date
JPH04148559A true JPH04148559A (ja) 1992-05-21

Family

ID=17536484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2274065A Pending JPH04148559A (ja) 1990-10-11 1990-10-11 ハイブリツド集積回路装置

Country Status (1)

Country Link
JP (1) JPH04148559A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
CN100440490C (zh) * 2003-12-05 2008-12-03 松下电器产业株式会社 封装的电子元件、及电子元件封装的制造方法
JPWO2007125633A1 (ja) * 2006-04-28 2009-09-10 株式会社東芝 高周波用半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
CN100440490C (zh) * 2003-12-05 2008-12-03 松下电器产业株式会社 封装的电子元件、及电子元件封装的制造方法
US7692292B2 (en) 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
JPWO2007125633A1 (ja) * 2006-04-28 2009-09-10 株式会社東芝 高周波用半導体装置

Similar Documents

Publication Publication Date Title
JPH04148559A (ja) ハイブリツド集積回路装置
JP3062379B2 (ja) シールを設けた電気コネクタコンポーネント
TW202218257A (zh) 電連接器
JPS6120767Y2 (ja)
CN217877720U (zh) 惯性测量单元
JPS623898Y2 (ja)
JPH0644024Y2 (ja) 電池パックのガス抜き構造
JP2674214B2 (ja) 半導体装置のパッケージ
CN218041679U (zh) 便携式蓝牙音箱
JP3166933B2 (ja) 薄形電池の端子構造
JP3775837B2 (ja) 表面実装型レーザーダイオード
JPH01171099A (ja) イオン化式煙感知器の防湿構造
JP2958018B2 (ja) チップ形コンデンサ
JPS607152A (ja) 半導体装置
JPS583241Y2 (ja) 密封形電気機器
JPS63208304A (ja) マイクロ波装置
JP2878020B2 (ja) 電磁継電器
JPS5821180Y2 (ja) 半導体装置
JPH0119399Y2 (ja)
JPH0244455Y2 (ja)
JPS5848814Y2 (ja) セラミツクフイルタ
JPS5918604Y2 (ja) リ−ドリレ−
JPS58135945U (ja) ガラス封止形半導体パツケ−ジ
JPS58157152A (ja) ガラス封止型半導体装置
JPH02137357A (ja) 気密封止型パッケージ