JP2005183571A - 電子素子パッケージおよび電子素子パッケージの製造方法 - Google Patents
電子素子パッケージおよび電子素子パッケージの製造方法 Download PDFInfo
- Publication number
- JP2005183571A JP2005183571A JP2003420643A JP2003420643A JP2005183571A JP 2005183571 A JP2005183571 A JP 2005183571A JP 2003420643 A JP2003420643 A JP 2003420643A JP 2003420643 A JP2003420643 A JP 2003420643A JP 2005183571 A JP2005183571 A JP 2005183571A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- device package
- container
- electronic element
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
【解決手段】電子素子パッケージ1は、2つの半導体素子61、および、2つの半導体素子61を収納する容器10を備える。容器10は、Z方向の両端に開口を有する筒状部材4、筒状部材4の(+Z)側の開口を塞ぐ上蓋部材2、および、筒状部材4の(−Z)側の開口を塞ぐ下蓋部材3を備える。半導体素子61がそれぞれ実装された上蓋部材2および下蓋部材3が、半導体素子61を内側に向けつつ筒状部材4の両端の開口を塞ぐように金属層51および52によりそれぞれ接着され、内部空間11を形成する容器10が形成される。電子素子パッケージ1では、2つの半導体素子61が上蓋部材2および下蓋部材3にそれぞれ直接実装されるため、パッケージの構造を微小な電子素子の高密度な配置に適したものとすることができる。
【選択図】図1
Description
2 上蓋部材
3 下蓋部材
4,4a 筒状部材
7 樹脂
10 容器
11 内部空間
12 キャビティ基板
13 キャビティ
21 上面
22,32,42 内部電極
23,33,43 外部電極
31 下面
41 側面
51 金属層
61 半導体素子
62 バンプ
211,311,411 面
511,512 金属部
S11〜S19,S21〜S26,S31〜S33 ステップ
Claims (18)
- 電子素子パッケージであって、
内側を向く上面、下面および側面を有する内部空間を形成する容器と、
前記上面、前記下面および前記側面のうちの第1の面に実装された第1の電子素子および第2の面に実装された第2の電子素子と、
前記容器において前記第1の面の外側の面上に形成されるとともに前記第1の電子素子と電気的に接続される第1の外部電極と、
前記容器において前記第2の面の外側の面上に形成されるとともに前記第2の電子素子と電気的に接続される第2の外部電極と、
を備えることを特徴とする電子素子パッケージ。 - 請求項1に記載の電子素子パッケージであって、
前記第1の面が前記上面であり、前記第2の面が前記下面であることを特徴とする電子素子パッケージ。 - 請求項2に記載の電子素子パッケージであって、
前記容器が、
底面に前記第2の電子素子が実装された凹部を有する容器本体と、
前記凹部を塞ぐ面に前記第1の電子素子が実装された蓋体と、
を備えることを特徴とする電子素子パッケージ。 - 請求項3に記載の電子素子パッケージであって、
前記容器本体が、
前記側面を内側に有する筒状体と、
前記筒状体の開口の一端を塞ぐことにより前記凹部の前記底面となる面に前記第2の電子素子が実装されたもう1つの蓋体と、
を備えることを特徴とする電子素子パッケージ。 - 請求項3または4に記載の電子素子パッケージであって、
前記容器本体または前記蓋体が樹脂により形成されることを特徴とする電子素子パッケージ。 - 請求項3ないし5のいずれかに記載の電子素子パッケージであって、
前記容器本体と前記蓋体とを接着して前記内部空間を密閉する金属層をさらに備え、
前記金属層が、減圧または不活性ガス環境下にて前記容器本体の接着部位上の金属部と前記蓋体の接着部位上の金属部とにエネルギー波を照射した後、両金属部を互いに接触させることにより形成されたものであることを特徴とする電子素子パッケージ。 - 請求項1ないし6のいずれかに記載の電子素子パッケージであって、
前記第1の電子素子が、減圧または不活性ガス環境下にて前記第1の電子素子の電極部および前記第1の面上の電極にエネルギー波を照射した後に両電極を互いに接触させる金属接合により実装されており、
前記第2の電子素子が、減圧または不活性ガス環境下にて前記第2の電子素子の電極部および前記第2の面上の電極にエネルギー波を照射した後に両電極を互いに接触させる金属接合により実装されていることを特徴とする電子素子パッケージ。 - 請求項1ないし6のいずれかに記載の電子素子パッケージであって、
前記第1の電子素子および前記第2の電子素子がそれぞれ、前記第1の面および前記第2の面上に付与された硬化性を有する異方導電性または非導電性の樹脂上から押圧されて実装されることを特徴とする電子素子パッケージ。 - 請求項1ないし8のいずれかに記載の電子素子パッケージであって、
前記第1の電子素子および前記第2の電子素子が半導体素子であることを特徴とする電子素子パッケージ。 - 請求項1ないし9のいずれかに記載の電子素子パッケージであって、
前記内部空間が、減圧状態または不活性ガスが充填されていることを特徴とする電子素子パッケージ。 - 電子素子パッケージの製造方法であって、
a) 第1の容器部材の第1の外部電極が形成される面とは反対側の面に第1の電子素子を実装して前記第1の外部電極と電気的に接続し、第2の容器部材の第2の外部電極が形成される面とは反対側の面に第2の電子素子を実装して前記第2の外部電極と電気的に接続する工程と、
b) 前記第1および前記第2の電子素子を内側に向けつつ前記第1および前記第2の容器部材を含む複数の容器部材を接着することにより、内側を向く上面、下面および側面のうちの第1の面に前記第1の電子素子が実装され、第2の面に前記第2の電子素子が実装された内部空間を有する容器を形成する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。 - 請求項11に記載の電子素子パッケージの製造方法であって、
前記第1の面が前記上面であり、前記第2の面が前記下面であることを特徴とする電子素子パッケージの製造方法。 - 請求項12に記載の電子素子パッケージの製造方法であって、
前記複数の容器部材に前記側面を内側に有する筒状体が含まれ、前記第1の容器部材が、前記筒状体の開口の一端を塞ぐ前記上面を有する蓋体であり、前記第2の容器部材が、前記開口の他端を塞ぐ前記下面を有するもう1つの蓋体であることを特徴とする電子素子パッケージの製造方法。 - 請求項12に記載の電子素子パッケージの製造方法であって、
前記第2の容器部材が、前記下面が底面となる凹部を有する容器本体であり、前記第1の容器部材が、前記凹部を塞ぐ面となる前記上面を有する蓋体であることを特徴とする電子素子パッケージの製造方法。 - 請求項14に記載の電子素子パッケージの製造方法であって、
前記b)工程において、前記第1の容器部材および前記第2の容器部材が減圧または不活性ガス環境下に配置されており、
前記b)工程が、
前記第1の容器部材の接着部位上の金属部と前記第2の容器部材の接着部位上の金属部とにエネルギー波を照射する工程と、
前記第1の容器部材の前記金属部と前記第2の容器部材の前記金属部とを互いに接触させることにより金属接合し、前記第1および前記第2の電子素子が収納される密閉された前記内部空間を形成する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。 - 請求項11ないし15のいずれかに記載の電子素子パッケージの製造方法であって、
前記b)工程において、前記複数の容器部材が、室温以上150℃以下とされることを特徴とする電子素子パッケージの製造方法。 - 請求項11ないし16のいずれかに記載の電子素子パッケージの製造方法であって、
前記a)工程において、前記第1の電子素子、前記第2の電子素子、前記第1の容器部材および前記第2の容器部材が減圧または不活性ガス環境下に配置されており、
前記a)工程が、
前記第1の電子素子の電極部および前記第1の容器部材の電極にエネルギー波を照射する工程と、
前記第1の電子素子の電極部と前記第1の容器部材の電極とを互いに接触させ、金属接合により前記第1の電子素子を実装する工程と、
前記第2の電子素子の電極部および前記第2の容器部材の電極にエネルギー波を照射する工程と、
前記第2の電子素子の電極部と前記第2の容器部材の電極とを互いに接触させ、金属接合により前記第2の電子素子を実装する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。 - 請求項11ないし16のいずれかに記載の電子素子パッケージの製造方法であって、
前記a)工程が、
前記第1の容器部材および前記第2の容器部材のそれぞれの電極上に硬化性を有する異方導電性または非導電性の樹脂を付与する工程と、
前記第1の容器部材上に付与された樹脂上から前記第1の電子素子を押圧して実装する工程と、
前記第2の容器部材上に付与された樹脂上から前記第2の電子素子を押圧して実装する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420643A JP4134900B2 (ja) | 2003-12-18 | 2003-12-18 | 電子素子パッケージ |
CN200810169256XA CN101369560B (zh) | 2003-12-05 | 2004-12-02 | 电子元件封装 |
US10/581,792 US7692292B2 (en) | 2003-12-05 | 2004-12-02 | Packaged electronic element and method of producing electronic element package |
PCT/JP2004/017931 WO2005055317A1 (ja) | 2003-12-05 | 2004-12-02 | パッケージされた電子素子、及び電子素子パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420643A JP4134900B2 (ja) | 2003-12-18 | 2003-12-18 | 電子素子パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183571A true JP2005183571A (ja) | 2005-07-07 |
JP4134900B2 JP4134900B2 (ja) | 2008-08-20 |
Family
ID=34782109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003420643A Expired - Fee Related JP4134900B2 (ja) | 2003-12-05 | 2003-12-18 | 電子素子パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4134900B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007125633A1 (ja) * | 2006-04-28 | 2009-09-10 | 株式会社東芝 | 高周波用半導体装置 |
JP2010278236A (ja) * | 2009-05-28 | 2010-12-09 | Murata Mfg Co Ltd | 電子部品の製造方法 |
WO2013128541A1 (ja) * | 2012-02-27 | 2013-09-06 | 太陽誘電株式会社 | 弾性波デバイス |
WO2020202972A1 (ja) * | 2019-03-29 | 2020-10-08 | 太陽誘電株式会社 | モジュールおよびその製造方法 |
-
2003
- 2003-12-18 JP JP2003420643A patent/JP4134900B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007125633A1 (ja) * | 2006-04-28 | 2009-09-10 | 株式会社東芝 | 高周波用半導体装置 |
JP2010278236A (ja) * | 2009-05-28 | 2010-12-09 | Murata Mfg Co Ltd | 電子部品の製造方法 |
WO2013128541A1 (ja) * | 2012-02-27 | 2013-09-06 | 太陽誘電株式会社 | 弾性波デバイス |
JPWO2013128541A1 (ja) * | 2012-02-27 | 2015-07-30 | 太陽誘電株式会社 | 弾性波デバイス |
US9667221B2 (en) | 2012-02-27 | 2017-05-30 | Taiyo Yuden Co., Ltd. | Acoustic wave device |
WO2020202972A1 (ja) * | 2019-03-29 | 2020-10-08 | 太陽誘電株式会社 | モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4134900B2 (ja) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7692292B2 (en) | Packaged electronic element and method of producing electronic element package | |
TWI298913B (ja) | ||
US7816794B2 (en) | Electronic device and method of fabricating the same | |
WO2008001641A1 (fr) | Substrat d'interconnexion et structure de montage de circuits électroniques | |
JP4134893B2 (ja) | 電子素子パッケージ | |
JP2010252051A (ja) | 圧電デバイス及びその製造方法 | |
JP2007208568A (ja) | 表面実装水晶発振器 | |
JP4095049B2 (ja) | 電極気密封止を用いた高信頼性半導体装置 | |
US6928718B2 (en) | Method for array processing of surface acoustic wave devices | |
US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
JP4134900B2 (ja) | 電子素子パッケージ | |
JP2009533861A (ja) | 電子組立体を製造する方法、電子組立体、カバーおよび基板 | |
JP4089609B2 (ja) | 電子素子パッケージおよび電子素子パッケージの製造方法 | |
JPWO2005006548A1 (ja) | 圧電デバイスとその製造方法 | |
JP4471015B2 (ja) | 電子素子パッケージ | |
JP4556637B2 (ja) | 機能素子体 | |
JP2002208650A (ja) | 電子素子収容装置 | |
JP2008010711A (ja) | マイクロデバイスモジュール及びその製造方法 | |
JP2006147726A (ja) | 回路モジュール体及びその製造方法 | |
JP4398233B2 (ja) | 圧電発振器の製造方法 | |
JP2008205672A (ja) | 圧電デバイスおよび電子部品モジュール | |
JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
JP2017126647A (ja) | 電子部品パッケージおよび電子モジュール | |
JP4285399B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
JP2001345592A (ja) | 電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |