JP2004047897A - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法 Download PDF

Info

Publication number
JP2004047897A
JP2004047897A JP2002205959A JP2002205959A JP2004047897A JP 2004047897 A JP2004047897 A JP 2004047897A JP 2002205959 A JP2002205959 A JP 2002205959A JP 2002205959 A JP2002205959 A JP 2002205959A JP 2004047897 A JP2004047897 A JP 2004047897A
Authority
JP
Japan
Prior art keywords
metal
core substrate
core
cap
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002205959A
Other languages
English (en)
Inventor
Shinichi Fujiwara
藤原　伸一
Masahide Harada
原田　正英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Media Electronics Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Media Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Media Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2002205959A priority Critical patent/JP2004047897A/ja
Publication of JP2004047897A publication Critical patent/JP2004047897A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】接続部への応力集中を緩和し、かつ機能素子面の気密性を確保した電子部品を提供する。
【解決手段】金属板からなるコアメタル２０の表裏が樹脂層２１で被覆され、コアメタル２０を貫通する貫通パターン２２ａを介して表裏を引き回される圧電素子側電極２２や搭載用パッド２３を備えたメタルコア基板と、ＳＡＷデバイスを構成する圧電素子１０等のチップと、コアメタル２０に封着されることにより、チップを封止する金属製キャップ３０とを含む電子部品において、メタルコア基板の貫通パターン２２ａは、チップの金バンプ１２のメタルコア基板に対する接続位置（圧電素子側電極２２）の外側に配置することで、チップの高い気密封止性を実現し、かつ線膨張係数差によるチップ側の金バンプ１２とメタルコア基板側の圧電素子側電極２２との接続部へ発生する熱応力を緩和して信頼性を向上させた。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は気密封止が必要とされる電子部品およびその製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
表面弾性波（ＳＡＷ）デバイスは、ニオブ酸リチウムやタンタル酸リチウムなどの圧電体の表面に形成された配線を用いて、電気信号を送受信するデバイスである。配線材料としてアルミまたはアルミ化合物が広く用いられているが、アルミは水分に対して腐食性が高いことや、圧電体表面の配線上異物によるショートの危険性があるためチップ全体を封止することが不可欠とされている。これらの封止構造として、キャビティを有するセラミックパッケージのキャビティ内にチップを搭載し金属板でチップ搭載部をキャップすることによりチップ周辺雰囲気の気密性を確保する構造が取られている。しかし、キャビティ付きセラミックパッケージの形成はグリーンシートからパッケージが完成するまでの工程が煩雑であること、設備が高価であることなどの課題が挙げられる。また、セラミックとニオブ酸リチウムやタンタル酸リチウムなどの圧電体の線膨張係数差が大きいため、熱ストレスにより接続部の信頼性が低下する危険がある。これに対し、プリント基板は製造工程が容易であること、汎用性があること、安価であること、線膨張係数が圧電体と近いことなどから活用が期待される。
【０００３】
【発明が解決しようとする課題】
上記のようにセラミックで形成されたパッケージ上にニオブ酸リチウムやタンタル酸リチウムなどの圧電体素子を搭載すると、セラミックと圧電体素子の線膨張係数差が大きいため、熱衝撃がかかるとセラミックパッケージ上配線と圧電体素子上電極を接続している接続部に応力が集中し、接続不良の原因となる。またセラミックパッケージを形成する際には焼結時の収縮により基板表面にうねりが発生したり精度がプリント基板に比べ、低くなるという技術的課題があった。
【０００４】
これらの解決法としてセラミック基板を圧電体素子と線膨張係数が近いプリント基板とすることが考えられるが、プリント基板を用いるとプリント基板を介して水分が侵入するため素子近傍の気密性が保たれなくなり特性不良の原因となる。
【０００５】
この気密性を確保する方法として、特開平１０−２７０９７５号公報では機能素子面を合成樹脂膜と蓋体を用いて密封することにより気密性を確保する方法が提案されている。しかしこの方法によると、合成樹脂膜の防湿性と、蓋体を形成するためにコストアップにつながること、密封空間を形成するのに工程数が多いことが技術的課題となる。また基板をセラミック基板とした場合は上記のような線膨張係数差による接続不良が懸念される。
【０００６】
本発明の目的は、かかる技術的課題を解決し、低コストにて、線膨張係数差による接続部への応力集中を緩和し、かつ機能素子面の気密性を確保した優れた電子部品を提案することである。
【０００７】
【課題を解決するための手段】
本発明における電子部品では、金属板をコアとして表裏に樹脂と金属配線を用いて形成するメタルコア基板と、少なくとも片面に機能面を有するチップと、チップサイズと同等もしくはチップサイズ以上の金属製キャップ、からなる電子部品において、メタルコア基板のコアメタルと金属製キャップとを封着することによりチップを取り囲み、チップの収容される空間の高い気密性を保持する電子部品とする。
【０００８】
上記メタルコア基板のコアメタル材はコバールや４２アロイや銅やアルミニウムなどのいかなる金属でもよい。また上記メタルコア基板はコアメタル材と表裏に張り付ける樹脂材の組み合わせにより線膨張係数を調整できることを特徴し、コアメタルを用いることにより放熱も可能な構造である。
【０００９】
上記コアメタルと上記金属製キャップの接続ははんだや接着剤や導電性樹脂や金属入りペーストや超音波接続などいかなる方法で接続してもよい。
【００１０】
上記チップとメタルコア基板上の配線間の接続は金属ワイヤを用いても、金属製バンプを用いても、導電性バンプを用いても、はんだを用いてもよい。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１２】
図１は本発明による電子部品の第１の実施の形態を示す断面図であり、図２は、その分解斜視図である。
【００１３】
図１および図２において、１０は圧電素子、１１は圧電素子上配線、１２は金バンプ、２０はコアメタル、２１は樹脂層、２２はメタルコア基板上の圧電素子側電極、２３は搭載用パッド、３０は金属製キャップ、３１はキャップ接続用はんだである。
【００１４】
すなわち、本実施の形態の場合、電子部品は、一例として、たとえば、圧電素子１０の表面に櫛形電極パターン等の圧電素子上配線１１を形成した表面弾性波素子（ＳＡＷデバイス）を構成する。
【００１５】
図３に本発明による電子部品の第１実施の形態をより詳細に説明する。なお図３は図１の組立工程を示すものであり、図３（ａ）はメタルコア基板を、図３（ｂ）はキャップ取り付け用穴２４を加工したメタルコア基板を、図３（ｃ）はメタルコア基板へ圧電素子１０を搭載する工程を、図３（ｄ）は圧電素子１０を搭載したメタルコア基板に金属製キャップ３０を接続する工程を、図３（ｅ）は組立後の状態を示している。なお、２４はキャップ取り付け用穴を示している。
【００１６】
図３（ａ）はコアメタル２０の両面に樹脂層２１を張り付けたのちに配線形成を行い、圧電素子１０が搭載（接続）される圧電素子側電極２２や、実装対象の図示しないプリント基板に接続するための搭載用パッド２３を形成したメタルコア基板の断面図である。
【００１７】
ここでコアメタル２０は例えば銅やアルミや４２アロイなどの金属からなり、樹脂層２１の層数との組み合わせによりメタルコア基板の線膨張係数を調整することができる。そして、本実施の形態の場合には、メタルコア基板の線膨張係数は、圧電素子１０の線膨張係数（たとえば、１５ｐｐｍ／℃）とほぼ等しくなるように、コアメタル２０および樹脂層２１の材質や寸法等が設定されている。
【００１８】
メタルコア基板の表裏両面の各々に位置する圧電素子側電極２２と搭載用パッド２３は、メタルコア基板を貫通する貫通パターン２２ａを介して電気的に接続されている。なお、メタルコア基板における貫通パターン２２ａの貫通部は、樹脂層２１が充填されることによって、十分な気密性、およびコアメタル２０に対する電気的な絶縁性が確保されている。
【００１９】
さらに本実施の形態の場合、貫通パターン２２ａの配置領域は、圧電素子１０の金バンプ１２が接続される圧電素子側電極２２の配置位置よりも外側に位置する構成となっている。すなわち、メタルコア基板の線膨張係数は貫通パターン２２ａの存在の影響を受けてばらつくことが考えられるが、本実施の形態のように、貫通パターン２２ａの配置位置を圧電素子側電極２２の配置位置よりも外側に設定することで、圧電素子側電極２２は貫通パターン２２ａの影響を受けずに線膨張係数を圧電素子１０と等しくなるように的確に制御可能な貫通パターン２２ａの内側領域１００（図２の破線領域）に接続することとなる。この結果、圧電素子１０と搭載領域（内側領域１００）のメタルコア基板の線膨張係数をほぼ等しく設定することが可能となり、金バンプ１２と圧電素子側電極２２との接続部に作用する熱応力等を低減でき、信頼性が向上する。
【００２０】
図３（ｂ）は金属製キャップ３０とコアメタル２０を接続するために、樹脂層２１を選択的に取り除いてコアメタル２０を露出させるキャップ取り付け用穴２４を形成した断面図である。キャップ取り付け用穴２４の形成はレーザによる加工や、エッチングなどどのような工程でもよい。
【００２１】
図３（ｃ）は図３（ｂ）のメタルコア基板上に圧電素子１０を金バンプ１２を介して接続する工程である。圧電素子上配線１１を有する圧電素子１０の圧電素子上パッド１３の上には金バンプ１２が形成されている。金バンプ１２とメタルコア基板上の圧電素子側電極２２の位置あわせを行い、超音波を用いて金バンプ１２とメタルコア基板上の圧電素子側電極２２を接続する。これにより、メタルコア基板と圧電素子１０は電気的に接続される。
【００２２】
なお、金バンプ１２は初期にメタルコア基板上の圧電素子側電極２２上に形成してもよい。金バンプ１２とメタルコア基板上の圧電素子側電極２２の接続は、はんだや導電性樹脂や導電材料入りペーストなどを介してもよい。バンプ材料は金やニッケルやアルミなど単体もしくはこれらの混合体でもよい。
【００２３】
上記のように形成した圧電素子１０を接続したメタルコア基板にキャップ接続用はんだ３１を有する金属製キャップ３０を封着することにより圧電素子上配線１１は密封状態に保たれ、外部の湿気や塵埃等から保護され、たとえば、圧電素子１０の表面に形成されている櫛形電極パターン等の圧電素子上配線１１の腐食や異物の付着等を防止して信頼性や寿命を向上させることができる。
【００２４】
図３（ｄ）は上記のように接続された圧電素子１０とメタルコア基板に金属製キャップ３０を接続（封着）する工程図である。金属製キャップ３０とコアメタル２０の接続は、まずキャップ接続用はんだ３１とキャップ取り付け用穴２４の位置あわせを行い、金属製キャップ３０を搭載したあとリフローや局所加熱によりキャップ接続用はんだ３１を溶融させて接続を行う。上記金属製キャップ３０とキャップ接続用はんだ３１の接続面、およびキャップ接続用はんだ３１とコアメタル２０の接続面には、ニッケルや金やチタンやクロムやパラジウムなどの層を形成し、金属製キャップ３０とキャップ接続用はんだ３１、およびキャップ接続用はんだ３１とコアメタル２０のぬれ性を確保してもよい。また金属製キャップ３０は例えば樹脂材の外周に金属を形成したキャップのようなキャップ接続用はんだ３１と接する部位が金属面であれば、他の部位は金属でなくても構わない。
【００２５】
上記のような工程で図３（ｅ）の電子部品の構造を形成すると、メタルコア基板のコアメタル２０と金属製キャップ３０とが封着されて構成される気密性の高い密閉空間に圧電素子１０が封入されるので耐湿性や防塵性も良好となる。またコアメタル２０と金属製キャップ３０による電磁シールド効果も期待できる。
【００２６】
さらに、メタルコア基板において、貫通パターン２２ａの影響を受けずに線膨張係数を圧電素子１０と等しい値に的確に設定可能な貫通パターン２２ａの配置領域の内側領域１００（図２の破線領域）に圧電素子側電極２２が接続されるので、圧電素子１０と搭載領域（内側領域１００）のメタルコア基板の線膨張係数をほぼ等しく設定することが可能となり、金バンプ１２と圧電素子側電極２２との接続部に作用する熱応力等を低減でき、電気的な接続部位の信頼性の向上や圧電素子１０の損傷防止を実現できる。
【００２７】
従来の気密パッケージの一般的な素材であるセラミックスの線膨張係数は、３〜７ｐｐｍ／℃程度であるので、圧電素子１０の線膨張係数（たとえば、１５ｐｐｍ／℃）とは大きく異なっており、本実施の形態のように、セラミックスの代りにメタルコア基板を採用することによる、接合部での熱応力の低減効果はきわめて大きい。
【００２８】
さらに、メタルコア基板の線膨張係数は、電子部品が搭載用パッド２３を介して実装される図示しないプリント基板の線膨張係数とも近いため、プリント基板等に対して搭載用パッド２３を介して電子部品を実装する場合に、プリント基板と搭載用パッド２３との線膨張係数差に起因する応力集中も緩和され、搭載用パッド２３のプリント基板からの剥離等に起因する信頼性の低下も防止できる。
【００２９】
なお、図３に例示した製造工程では、メタルコア基板を電子部品の１個分の大きさに個別に分断した状態で製造する例を示したが、図１０（ａ）〜（ｅ）に例示するように、電子部品の複数個分の大きさの一体なメタルコア基板を用いて、このメタルコア基板上に、樹脂層２１を選択的に剥離してコアメタル２０を露出させるキャップ取り付け用穴２４ａを形成し、複数の圧電素子１０の搭載および金属製キャップ３０の封着を纏めて行った後に、個々の金属製キャップ３０（電子部品）の境界部分でメタルコア基板を電子部品単位に分断することで、製造してもよい。
【００３０】
なお、図１０（ａ）〜（ｅ）の各々は、図３（ａ）〜（ｅ）の各々に対応しており、最後の図１０（ｅ）で、メタルコア基板を分断して個々の電子部品を得る点が図３の場合と異なっている。
【００３１】
このように、複数の電子部品を、一体なメタルコア基板を用いて一括して製造することにより、実装投影サイズが、たとえば１ｍｍ×１．５ｍｍ程度の小寸法の多数のＳＡＷデバイス等の電子部品を効率良く製造することが可能になる。
【００３２】
図４は本発明による電子部品の第２の実施の形態を示す断面図であって、図１に対応する部位は同一の符号が付されている。なお２５ははんだである。
【００３３】
図５に本発明による電子部品の第２の実施の形態をより詳細に説明する。なお図５は図４の組立工程を示すものであり、図５（ａ）はメタルコア基板を、図５（ｂ）はキャップ取り付け用穴を加工したメタルコア基板を、図５（ｃ）ははんだ２５とキャップ接続用はんだ３１を塗布する工程を、図５（ｄ）はメタルコア基板に圧電素子１０と金属製キャップ３０を一括して接続する工程を、図５（ｅ）は組立後の状態を示している。
【００３４】
図５（ａ）はコアメタル２０の両面に樹脂層２１を張り付けたのちに配線形成を行い、圧電素子側電極２２や搭載用パッド２３を形成したメタルコア基板の断面図である。ここでコアメタル２０は例えば銅やアルミや４２アロイなどの金属からなり、樹脂層２１の層数との組み合わせによりメタルコア基板の線膨張係数を調整することができる。
【００３５】
図５（ｂ）は金属製キャップ３０とコアメタル２０を接続するために、樹脂層２１を取り除いてキャップ取り付け用穴２４を形成した断面図である。キャップ取り付け用穴２４の形成はレーザによる加工や、エッチングなどどのような工程でもよい。
【００３６】
図５（ｃ）は図５（ｂ）のメタルコア基板上の圧電素子側電極２２とキャップ取り付け用穴２４にはんだ２５およびキャップ接続用はんだ３１を塗布した断面図である。本実施の形態でははんだ２５およびキャップ接続用はんだ３１を一括して塗布することにより工程数を削減することが可能である。塗布方法は印刷でもエッチングでもどのような方法でも良い。
【００３７】
図５（ｄ）は圧電素子１０および金属製キャップ３０を一括して接続する工程である。圧電素子上配線１１を有する圧電素子１０の電極とメタルコア基板上の圧電素子側電極２２の位置あわせを行い、あわせて金属製キャップ３０とキャップ取り付け用穴２４の位置あわせを行う。そののちリフローもしくは局所加熱することによりはんだ２５およびキャップ接続用はんだ３１を溶融させて圧電素子１０とメタルコア基板、および金属製キャップ３０とメタルコア基板を同時に接続する。これにより、メタルコア基板と圧電素子１０は電気的に接続される。
【００３８】
なお、はんだ２５は圧電素子１０側に形成してもよいし、はんだ２５を塗布しない電極に別途はんだ材や導電性樹脂を塗布してもよい。また金属製キャップ３０は例えば樹脂材の外周に金属を形成したキャップのようなキャップ接続用はんだ３１と接する部位が金属面であれば、他の部位は金属でなくても構わない。
【００３９】
上記のように圧電素子１０を接続したメタルコア基板を金属製キャップ３０で取り囲む構造とすることにより圧電素子上配線１１は密封状態に保たれる。上記金属製キャップ３０とキャップ接続用はんだ３１の接続面、およびキャップ接続用はんだ３１とコアメタル２０の接続面、圧電素子側電極２２とはんだ２５の接続面、および圧電素子上パッド１３とはんだ２５の接続面には、ニッケルや金やチタンなどの層を形成し、キャップ接続用はんだ３１およびはんだ２５のぬれ性を確保してもよい。
【００４０】
上記のような工程で図５（ｅ）（図４）の構造を形成すると、耐湿性も良好でかつ信頼性も向上したパッケージを提供でき、圧電素子１０および金属製キャップ３０が一括で搭載できるため工程数を少なくできる。
【００４１】
また、この第２の実施の形態の場合も、貫通パターン２２ａの配置領域は、圧電素子１０の金バンプ１２が接続される圧電素子側電極２２の配置位置よりも外側に位置する構成となっているので、貫通パターン２２ａの存在に影響されることなく、圧電素子１０とメタルコア基板の線膨張係数をほぼ等しく設定することが可能となり、金バンプ１２と圧電素子側電極２２との接続部に作用する熱応力等を低減でき、信頼性が向上する。
【００４２】
また、この第２の実施の形態にも、図１０に例示したような、複数の電子部品の一括製造技術を適用して生産効率を向上させることも可能である。
【００４３】
図６は本発明による電子部品の第３の実施の形態を示す断面図であって、図１に対応する部位は同一の符号が付されている。なお１４は導電性樹脂である。
【００４４】
図６においても第１の実施の形態と同様にコアメタル２０の両面に樹脂層２１を張り付けたのちに配線形成を行い、圧電素子側電極２２や搭載用パッド２３を形成したメタルコア基板と、圧電素子上配線１１と圧電素子上パッド１３と圧電素子上パッドに形成された金バンプ１２を有する圧電素子１０と、メタルコア基板のコアメタル２０と接続されるキャップ接続用はんだ３１を有する金属製キャップ３０から構成されている。
【００４５】
本実施の形態では、圧電素子側電極２２上に導電性樹脂１４をあらかじめ塗布することにより圧電素子１０を接続する際に超音波を用いる必要がなくキャップ接続を行う際のリフローもしくは局所加熱により同時に接続することが可能である。本実施の形態では耐湿性も良好でかつ信頼性も向上したパッケージを提供できるとともに、圧電素子１０の接続に要する工程数を削減することが可能である。導電性樹脂１４ははんだや導電材料入りペーストなどを用いてもよい。導電性樹脂１４のかわりにはんだを用いる場合は第２の実施の形態と同様に圧電素子側電極２２上とキャップ取り付け用穴２４にあらかじめ塗布することにより導電性樹脂１４を用いた場合に比べて工程数をさらに削減することができる。
【００４６】
図７は本発明による電子部品の第４の実施の形態を示す断面図であって、図１に対応する部位は同一の符号が付されている。なお４１は封止樹脂である。
【００４７】
図７においても第２の実施の形態と同様にコアメタル２０の両面に樹脂層２１を張り付けたのちに配線形成を行い、圧電素子側電極２２や搭載用パッド２３や圧電素子側電極２２上に形成されたはんだ２５やキャップ取り付け用穴２４やキャップ取り付け用穴２４にキャップ接続用はんだ３１を形成したメタルコア基板と、圧電素子上配線１１と圧電素子上パッド１３と圧電素子上パッドを有する圧電素子１０と、メタルコア基板のコアメタル２０と接続される金属製キャップ３０から構成されている。
【００４８】
本実施の形態では、前述の第２の実施の形態の図５（ｅ）の一括搭載の工程で圧電素子１０と金属製キャップ３０の間に封止樹脂４１を介在させ、リフローや局所加熱などの工程で同時にチップ背面を封止樹脂４１により覆うことを特徴としている。本実施の形態では耐湿性も良好でかつ信頼性も向上したパッケージを提供できるとともに、金属製キャップ３０内に充填された封止樹脂４１にてチップ（圧電素子１０）を拘束することにより耐衝撃性を向上させている。封止樹脂４１は絶縁体であれば接着剤でもアンダーフィルでも構わない。また封止樹脂４１に放熱性の高い材料を用いるとチップの放熱性も向上される。
【００４９】
図８は本発明による電子部品の第５の実施の形態を示す断面図であって、図１に対応する部位は同一の符号が付されている。なお１５は金属製ワイヤ、５１は接着剤である。
【００５０】
図８において、コアメタル２０の両面に樹脂層２１を張り付けたのちに配線形成を行い、圧電素子側電極２２や搭載用パッド２３やキャップ取り付け用穴２４やキャップ取り付け用穴２４に形成されたキャップ接続用はんだ３１を形成したメタルコア基板と、圧電素子上配線１１と圧電素子上パッド１３と圧電素子上パッドを有する圧電素子１０と、メタルコア基板のコアメタル２０と接続される金属製キャップ３０から構成されている。
【００５１】
本実施の形態では、圧電素子１０の圧電素子上配線１１を金属製キャップ３０と対向させ、圧電素子上配線１１が形成されていない圧電素子１０背面を接着剤５１によりメタルコア基板上へ接続し、さらに圧電素子上パッド１３とメタルコア基板上の圧電素子側電極２２を金属製ワイヤ１５を用いて接続することを特徴とする。接着剤５１はメタルコア基板上へ塗布しておき圧電素子１０の背面を接着させる。そののち金属製ワイヤ１５を用いて圧電素子上パッド１３とメタルコア基板上の圧電素子側電極２２を接続する。本実施の形態では耐湿性も良好でかつ信頼性も向上したパッケージを提供できるとともに、電気的接続に金属製ワイヤ１５を用いるため線膨張係数差による応力を金属製ワイヤ１５が変形することで吸収できるため信頼性が向上する。接着剤５１ははんだでも樹脂でも金属入り樹脂でもアンダーフィルでも構わない。また接着剤５１に放熱性の高い材料を用いると圧電素子１０の熱がメタルコア基板へ逃げるため圧電素子１０の放熱性も向上される。さらに接着剤５１をキャップ接続用はんだ３１と同様なはんだとすると、印刷などの方法で一括して形成できるため工数の低減が可能である。
【００５２】
図９は本発明による電子部品の第６の実施の形態を示す断面図であって、図１に対応する部位は同一の符号が付されている。
【００５３】
図９においても第３の実施の形態と同様にコアメタル２０の両面に樹脂層２１を張り付けたのちに配線形成を行い、圧電素子側電極２２や搭載用パッド２３を形成したメタルコア基板と、圧電素子上配線１１と圧電素子上パッド１３と圧電素子上パッドに形成された金バンプ１２を有する圧電素子１０と、メタルコア基板のコアメタル２０と接続されるキャップ接続用はんだ３１を有する金属製キャップ３０ａから構成されている。
【００５４】
本実施の形態では、メタルコア基板をカップ形状に成形することで、メタルコア基板の端縁部（カップ形状の開口部）に露出するコアメタル２０に金属製板を金属製キャップ３０ａとして封着して用いることを可能にし、それによりキャップ取り付け用穴２４の形成工程を不要としたことを特徴する。本実施の形態では耐湿性も良好でかつ信頼性も向上したパッケージを提供できるとともに、工程数を削減することが可能である。圧電素子１０とメタルコア基板の接続には第１の実施の形態から第５の実施の形態で用いられている接続方式をはじめとしてどのような接続方式でも構わない。金属製キャップ３０ａとコアメタル２０の接続はシーム溶接などの方式でも構わない。
【００５５】
本願の特許請求の範囲に記載された発明を見方を変えて表現すれば以下の通りである。
【００５６】
（１）金属板をコアとして表裏に樹脂と金属配線を用いて形成するメタルコア基板と、少なくとも片面に機能面を有するチップと、チップサイズと同等もしくはチップサイズ以上の金属製キャップ、からなる電子部品において、
前記メタルコア基板のコアメタルと前記金属製キャップにより前記チップを取り囲んだことを特徴とする電子部品。
【００５７】
（２）項目（１）記載の電子部品において、前記メタルコア基板のコアメタルと前記金属製キャップをはんだを用いて接続することを特徴とする電子部品。
【００５８】
（３）項目（１）記載の電子部品において、前記メタルコア基板のコアメタルと前記金属製キャップを接着剤を用いて接続することを特徴とする電子部品。
【００５９】
（４）項目（１）記載の電子部品において、前記メタルコア基板のコアメタルと前記金属製キャップを導電性樹脂を用いて接続することを特徴とする電子部品。
【００６０】
（５）項目（１）記載の電子部品において、前記メタルコア基板上金属配線と前記チップ上の電極を金属製ワイヤで接続することを特徴とする電子部品。
【００６１】
（６）項目（１）記載の電子部品において、前記メタルコア基板上金属配線と前記チップ上の電極を金属製バンプで接続することを特徴とする電子部品。
【００６２】
（７）項目（１）記載の電子部品において、前記メタルコア基板上金属配線と前記チップ上の電極をはんだで接続することを特徴とする電子部品。
【００６３】
（８）項目（１）記載の電子部品において、前記メタルコア基板上金属配線と前記チップ上の電極を導電性樹脂で接続することを特徴とする電子部品。
【００６４】
（９）項目（１）記載の電子部品において、前記メタルコア基板のコアメタルと前記金属製キャップの材質を同様としたことを特徴とする電子部品。
【００６５】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６６】
【発明の効果】
メタルコア基板のコアメタルと金属製キャップで電子部品の圧電素子等のチップを密封することにより耐湿性や防塵性の高い気密構造が形成され、圧電素子等のチップと熱膨張率がほぼ等しいメタルコア基板を用いることにより、線膨張係数差による接続部への応力集中を緩和して接続不良を回避することができ、低コストにて信頼性の高い電子部品を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である電子部品の構成を例示した断面図である。
【図２】本発明の第１の実施の形態である電子部品の構成を例示した分解斜視図である。
【図３】（ａ）〜（ｅ）は、本発明の第１の実施の形態である電子部品の製造工程の一例を工程順に示した断面図である。
【図４】本発明の第２の実施の形態である電子部品の構成を例示した断面図である。
【図５】（ａ）〜（ｅ）は、本発明の第２の実施の形態である電子部品の製造工程の一例を工程順に示した断面図である。
【図６】本発明の第３の実施の形態である電子部品の構成を例示した断面図である。
【図７】本発明の第４の実施の形態である電子部品の構成を例示した断面図である。
【図８】本発明の第５の実施の形態である電子部品の構成を例示した断面図である。
【図９】本発明の第６の実施の形態である電子部品の構成を例示した断面図である。
【図１０】（ａ）〜（ｅ）は、本発明の第１の実施の形態である電子部品の製造工程の変形例を工程順に示した断面図である。
【符号の説明】
１０　　圧電素子
１１　　圧電素子上配線（機能部）
１２　　金バンプ
１３　　圧電素子上パッド
１４　　導電性樹脂
１５　　金属製ワイヤ
２０　　コアメタル
２１　　樹脂層
２２　　圧電素子側電極（配線構造）
２２ａ　　貫通パターン
２３　　搭載用パッド（配線構造）
２４　　キャップ取り付け用穴
２４ａ　　キャップ取り付け用穴
２５　　はんだ
３０　　金属製キャップ
３０ａ　　金属製キャップ
３１　　キャップ接続用はんだ
４１　　封止樹脂
５１　　接着剤
１００　　貫通パターンの内側領域

Claims (10)

  1. 金属板からなるコアメタルの表裏が樹脂で被覆され、前記コアメタルを貫通する貫通パターンを介して前記表裏を引き回される配線構造を備えたメタルコア基板と、
    少なくとも片面に機能部および電極が形成され、前記電極が前記メタルコア基板の前記配線構造に電気的に接続されるチップと、
    前記コアメタルに封着されることにより、前記コアメタルとの間で前記チップを封止する金属製キャップと、
    を含むことを特徴とする電子部品。
  2. 金属板からなるコアメタルの表裏が樹脂で被覆され、前記コアメタルを貫通する貫通パターンを介して前記表裏を引き回される配線構造を備えたメタルコア基板と、
    少なくとも片面に機能部および電極が形成され、前記電極が前記メタルコア基板の前記配線構造に電気的に接続されるチップと、
    前記コアメタルに封着されることにより、前記コアメタルとの間で前記チップを封止する金属製キャップと、を含み、
    前記メタルコア基板の前記貫通パターンは、前記チップの前記電極の前記メタルコア基板に対する接続位置の外側に配置されていることを特徴とする電子部品。
  3. 金属板からなるコアメタルの表裏が樹脂で被覆され、前記コアメタルを貫通する貫通パターンを介して前記表裏を引き回される配線構造を備えたメタルコア基板と、
    少なくとも片面に機能部および電極が形成され、前記電極が金属製ワイヤを介して前記メタルコア基板の前記配線構造に電気的に接続されるチップと、
    前記コアメタルに封着されることにより、前記コアメタルとの間で前記チップを封止する金属製キャップと、を含み、
    前記メタルコア基板の前記貫通パターンは、前記チップの前記メタルコア基板に対する接続位置の外側に配置されていることを特徴とする電子部品。
  4. 金属板からなるコアメタルの表裏が樹脂で被覆され、前記コアメタルを貫通する貫通パターンを介して前記表裏を引き回される配線構造を備え、カップ状に成形されたメタルコア基板と、
    少なくとも片面に機能部および電極が形成され、前記電極が前記メタルコア基板の前記配線構造に電気的に接続されるチップと、
    カップ状に成形された前記メタルコア基板の開口部に露出した前記コアメタルに封着されることにより、前記コアメタルとの間で前記チップを封止する金属製キャップと、
    を含むことを特徴とする電子部品。
  5. 請求項１，２，３または４記載の電子部品において、前記メタルコア基板の前記コアメタルと前記金属製キャップとが、はんだ、または接着剤、または導電性樹脂を用いて接続されていることを特徴とする電子部品。
  6. 請求項１記載の電子部品において、前記メタルコア基板上の前記配線構造と前記チップ上の前記電極が金属製ワイヤで接続されていることを特徴とする電子部品。
  7. 請求項１，２または４記載の電子部品において、前記メタルコア基板上の前記配線構造と前記チップ上の前記電極とを、金属製バンプ、またははんだ、または導電性樹脂で接続することを特徴とする電子部品。
  8. 請求項１，２，３，４，５，６または７記載の電子部品において、前記メタルコア基板の前記コアメタルと前記金属製キャップの材質を同一としたことを特徴とする電子部品。
  9. 金属板からなるコアメタルの表裏が樹脂で被覆され、前記コアメタルを貫通する貫通パターンを介して前記表裏を引き回される配線構造を備えたメタルコア基板と、少なくとも片面に機能部および電極が形成され、前記電極が前記メタルコア基板の前記配線構造に電気的に接続されるチップと、金属製キャップを準備する工程と、
    前記メタルコア基板における前記金属製キャップの封着部位の前記樹脂を選択的に除去して前記コアメタルが露出した封着領域を形成する工程と、
    複数の前記チップの各々を、前記メタルコア基板に搭載する工程と、
    前記メタルコア基板との間で個々の前記チップを封止するように複数の前記金属製キャップの各々を前記メタルコア基板に封着する工程と、
    前記金属製キャップの境界領域で前記メタルコア基板を分断して個別の電子部品とする工程と、
    を含むことを特徴とする電子部品の製造方法。
  10. 請求項９記載の電子部品の製造方法において、前記メタルコア基板の前記貫通パターンは、前記チップの前記電極の前記メタルコア基板に対する接続位置の外側に配置されていることを特徴とする電子部品の製造方法。
JP2002205959A 2002-07-15 2002-07-15 電子部品および電子部品の製造方法 Pending JP2004047897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002205959A JP2004047897A (ja) 2002-07-15 2002-07-15 電子部品および電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002205959A JP2004047897A (ja) 2002-07-15 2002-07-15 電子部品および電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2004047897A true JP2004047897A (ja) 2004-02-12

Family

ID=31711119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002205959A Pending JP2004047897A (ja) 2002-07-15 2002-07-15 電子部品および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2004047897A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843419B1 (ko) 2006-12-06 2008-07-03 삼성전기주식회사 반도체 칩 패키지 및 제조방법
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
EP2365281A2 (en) 2010-03-12 2011-09-14 Hitachi Automotive Systems, Ltd. Angular rate sensor
CN109065701A (zh) * 2018-08-10 2018-12-21 付伟 带有单围堰、金属柱及焊锡的芯片封装结构及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843419B1 (ko) 2006-12-06 2008-07-03 삼성전기주식회사 반도체 칩 패키지 및 제조방법
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
EP2365281A2 (en) 2010-03-12 2011-09-14 Hitachi Automotive Systems, Ltd. Angular rate sensor
JP2011191079A (ja) * 2010-03-12 2011-09-29 Hitachi Automotive Systems Ltd 角速度検出装置
US8459108B2 (en) 2010-03-12 2013-06-11 Hitachi Automotive Systems, Ltd. Angular rate sensor
CN109065701A (zh) * 2018-08-10 2018-12-21 付伟 带有单围堰、金属柱及焊锡的芯片封装结构及其制作方法
CN109065701B (zh) * 2018-08-10 2024-03-29 浙江熔城半导体有限公司 带有单围堰、金属柱及焊锡的芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
KR100695255B1 (ko) 전자 부품 및 그 제조 방법
JP3303791B2 (ja) 電子部品の製造方法
US11277114B2 (en) Elastic wave device and manufacturing method therefor
JPH07111438A (ja) 弾性表面波装置、及びその製造方法
JP4134893B2 (ja) 電子素子パッケージ
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP2004047897A (ja) 電子部品および電子部品の製造方法
WO2020262472A1 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JPH01168045A (ja) 気密封止回路装置
JP2004129193A (ja) 弾性表面波装置
JP2792377B2 (ja) 半導体装置
JP3677457B2 (ja) 電子部品装置
JP3446695B2 (ja) 半導体装置
JP2002353763A (ja) 圧電素子デバイスの製造方法
JP2006279483A (ja) 表面実装型弾性表面波デバイス
JP2010212379A (ja) 電子部品モジュール及びその製造方法
JP2011222663A (ja) セラミックパッケージ及びその製造方法並びにセラミックモジュール
JP2002261547A (ja) 電子部品装置
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JP4511335B2 (ja) 多数個取り配線基板および電子装置
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004274263A (ja) 圧電デバイスおよび圧電デバイスの製造方法
JP2004281471A (ja) 配線基板
JP3865243B2 (ja) 電子部品用セラミックパッケージ及び電子装置