JP2010278236A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2010278236A
JP2010278236A JP2009129321A JP2009129321A JP2010278236A JP 2010278236 A JP2010278236 A JP 2010278236A JP 2009129321 A JP2009129321 A JP 2009129321A JP 2009129321 A JP2009129321 A JP 2009129321A JP 2010278236 A JP2010278236 A JP 2010278236A
Authority
JP
Japan
Prior art keywords
metal film
sealing metal
base substrate
lid
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009129321A
Other languages
English (en)
Inventor
Yuji Kimura
裕二 木村
Hirotaka Horiguchi
広貴 堀口
Akio Katsube
彰夫 勝部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009129321A priority Critical patent/JP2010278236A/ja
Publication of JP2010278236A publication Critical patent/JP2010278236A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】 素子をパッケージに気密に封止する電子部品の製造方法において、工程を簡略化し、生産性を向上させる。
【解決手段】 その一方の面に第1の封止金属膜11を有するベース基板10と、その一方の面に第2の封止金属膜21を有する蓋20と、開口部34を有し、第1の封止金属膜11および第2の封止金属膜21と対向する箇所にそれぞれ第3の封止金属膜31および第4の封止金属膜32を備え、第3の封止金属膜31および前記第4の封止金属膜32上にそれぞれ接合材33が付着された板材30とを準備し、第1の封止金属膜11と第3の封止金属膜31、および第2の封止金属膜21と第4の封止金属膜32がそれぞれ接合材33を介して当接するようにベース基板10の上に蓋20と板材30を載置し、ベース基板10と蓋20と板材30を同時に一体化させる。
【選択図】 図5

Description

本発明は、圧電素子などをパッケージに気密に封止する圧電デバイスなどの電子部品の製造方法に関する。
従来より電子機器の小型化・薄型化に伴い、圧電デバイスなどの電子部品はより一層の小型化・薄型化が要求されると共に、回路基板等への実装に適した表面実装型のものが多用されている。一般に表面実装型の電子部品は、セラミックなどの絶縁材料で形成したパッケージに素子を実装し、セラミックなどの絶縁材料で形成した蓋を接合材で接着することにより封止する構造が採用されている。特許文献1には、図8に示すような、表面実装型の電子部品の製造方法が開示されている。
図8に記載の電子部品の製造方法では、まず所定の配線パターン83を有するベース基板80を用意する。このベース基板80上に形成された封止金属膜81に接合材82を供給し、貫通した開口部101を有する板材100を接合材82を介してベース基板80上に載置する。続いて、板材100をベース基板80に押圧しつつ、レーザビーム溶接により、接合材82を溶融させてベース基板80に板材100を接合する。ベース基板80と板材100を接合した後、板材100の開口部101内に、例えば圧電素子110を固定しかつ電気的に配線パターン83に接続する。
次に、蓋90に備わる封止金属膜91に接合材92を供給し、接合材92を介して蓋90を板材100上に載置し、蓋90を板材100に押圧しつつ、例えばレーザビーム溶接により、接合材92を溶融させて板材100に蓋90を接合する。これら一体化されたベース基板80と板材100と蓋90を切断し、分割することで個片化された電子部品が提供される。
特開2005−353885号公報
しかしながら、上述した従来技術は封止金属膜81へ接合材82を供給してベース基板80と板材100を接合し、封止金属膜91に接合材92を供給して蓋90と板材100を接合するものである。したがって、ベース基板80と蓋90のそれぞれの封止金属膜に接合材を供給する必要があり、また、接合する工程が2回必要となる。このため、多大な手間及び労力を要し、生産性を低下させるという問題があった。
そこで、本発明は上記のような問題点を解決するものであり、圧電素子などをパッケージに気密に封止する圧電デバイスなど電子部品の製造方法において、工程を簡略化し、生産性を向上させることを目的とする。
本発明によれば、上記目的を達成するために、その一方の面に第1の封止金属膜を有するベース基板と、その一方の面に第2の封止金属膜を有する蓋と、開口部を有し、前記第1の封止金属膜および第2の封止金属膜と対向する箇所にそれぞれ第3の封止金属膜および第4の封止金属膜を備え、前記第3の封止金属膜および前記第4の封止金属膜上にそれぞれ接合材が付着された板材とを準備する工程と、前記第1の封止金属膜と前記第3の封止金属膜、および前記第2の封止金属膜と前記第4の封止金属膜がそれぞれ前記接合材を介して当接するように前記ベース基板の上に前記蓋と前記板材を載置し、前記ベース基板と前記蓋と前記板材を同時に一体化させる工程とを有する電子部品の製造方法が提供される。
また、本発明によれば、前記接合材の付着がめっきにて行われる電子部品の製造方法が提供される。
また、本発明によれば、前記第3の封止金属膜および前記第4の封止金属膜がNiを含有し、前記接合材がBiを含有している電子部品の製造方法が提供される。
また、本発明によれば、前記一体化させる工程の前に、前記ベース基板に素子を固定する工程を更に備える電子部品の製造方法が提供される。
また、本発明によれば、前記ベース基板と前記蓋と前記板材のうち少なくとも1つは集合基板であり、前記一体化させる工程の後に前記集合基板を分割することで電子部品を個片化する工程を有する電子部品の製造方法が提供される。
以上のように本発明によれば、開口部を有する板材に接合材を供給し、ベース基板と蓋と板材を同時に一体化させるため、工程が簡略化され、生産性が向上する。
本発明の一実施形態による電子部品の製造方法を説明するためのもので、同図(A)はベース基板の外観斜視図、同図(B)はその断面図である。 本発明の一実施形態による電子部品の製造方法を説明するためのもので、同図(A)は蓋の外観斜視図、同図(B)はその断面図である。 本発明の一実施形態による電子部品の製造方法を説明するためのもので、同図(A)は開口部を有する板材の外観斜視図、同図(B)はその断面図である。 図1に示したベース基板10上に素子を実装し固定した状態を説明するためのもので、同図(A)は外観斜視図、同図(B)は断面図である。 図2に示した蓋20と図3に示した板材30と図4に示したベース基板10を一体化する製造工程を説明するための図である。 図5に示したベース基板10と蓋20と板材30を一体化した後の状態を説明するためのもので、同図(A)は外観斜視図、同図(B)は断面図である。 本発明の一実施形態によるベース基板と蓋と板材を一体化した後に個片化する要領を示す図であり、同図(A)は外観斜視図、同図(B)は断面図である。 従来の素子を封止した電子部品を説明するための図である。
以下において、図面を参照しつつ本発明にかかる電子部品の製造方法について説明する。
図1にベース基板の外観斜視図と断面図を示す。ベース基板10にはガラス基板を用いた。ベース基板10上に、第1の封止金属膜11と素子搭載用の電極12がマスクを用いてめっきによって形成されている。第1の封止金属膜11は素子搭載用の電極12を取り囲むように、枠状に形成されている。第1の封止金属膜11は、Au膜/Ni膜/Cu膜の3層構造で構成されている。ここでAu膜は酸化防止層、Ni膜はバリア層、Cu膜は密着層として用いられているが、プロセス上不要な層があれば酸化防止層や密着層は省略してもよい。この他、封止金属膜には、W、Ag、Pd、Tiなどが用いられてもよい。
また、第1の封止金属膜11と素子搭載用の電極12がめっきによって形成されているが、この他に蒸着やスパッタ、印刷などにより形成されてもよい。
ベース基板10の素子搭載用の電極12が形成されている面とは反対側の面には外部電極13が設けられており、ビア電極14を通じて素子搭載用の電極12と接続されている。
図2に蓋の外観斜視図と断面図を示す。蓋20としては、板材30やベース基板10の熱膨張係数に近い材料が望ましく、ガラス基板を用いた。蓋20の一方の面には、第2の封止金属膜21がめっきによって形成されている。この第2の封止金属膜21は、前記第1の封止金属膜11と同様にAu膜/Ni膜/Cu膜の3層構造にて構成されており、フォトリソ工法を用いることで枠状に形成した。
なお、この実施形態では第2の封止金属膜21を蓋20の一方の面に枠状に形成したが、これに限らず、例えば全面に形成してもよい。この場合、接合材33が濡れ広がるのを抑制するために、第2の封止金属膜21の濡れ広がりを防ぎたい領域をソルダレジストなどで保護してもよい。あるいは、濡れ広がりを防ぎたい領域を強制的に酸化させて、酸化層としてもよい。
図3に開口部を有する板材の外観斜視図と断面図を示す。板材30には、一方の面から反対側の面に貫通して開口部34が形成されている。板材30としては、ベース基板10および蓋20の熱膨張係数に近い材料が望ましく、本実施例では、加工しやすさと材料コストの観点から、Fe−Ni系合金を用いた。板の厚さは所望の封止高さが得られる厚さが選択される。
開口部34は開口を有さない板材にエッチングによって穴あけ加工を施すことで、板材30の一方の面から反対側の面に貫通して形成される。開口部34を形成した板材30の全面にめっきが施され、第1の封止金属膜11および第2の封止金属膜21と対向する箇所をそれぞれ第3の封止金属膜31および第4の封止金属膜32とした。めっきにより第3の封止金属膜31および第4の封止金属膜32が形成されることによって、第3の封止金属膜31および第4の封止金属膜32が同時に形成されるので、好適である。第3の封止金属膜31および第4の封止金属膜32はAu膜/Ni膜の2層構造とした。
なお、この実施形態では開口部34の加工を加工精度と生産性の観点から、エッチングによって行ったが、打抜き加工等の他の加工方法が用いられてもよい。また、第3の封止金属膜31および第4の封止金属膜32は、めっき以外に蒸着やスパッタなどで形成されてもよい。また、第3の封止金属膜31および第4の封止金属膜32の材料はAu/Niとしたが、他の金属として、Cu、W、Ag、Pd、Tiなどが選択されてもよい。
本実施例では、板材への穴あけ加工後にめっきにて第3の封止金属膜31および第4の封止金属膜32が形成されたが、第3の封止金属膜31および第4の封止金属膜32の形成後にエッチング等により穴あけ加工が施されてもよい。
接合材33は板材30上に形成された第3の封止金属膜31および第4の封止金属膜32上にめっきにて付着させることで供給される。めっきにより接合材33が供給されることで、第3の封止金属膜31および第4の封止金属膜32上に同時に形成されるので、工程が簡略化され好適である。接合材33は、ベース基板10と蓋20と板材30を一体化させる工程における加熱にて溶融する金属が望ましく、ここではBiを用いた。この他、SnやAuなどを用いてもよい。
このように、本発明では接合材が板材上に供給されるため、ベース基板および蓋上に個々に供給される場合よりも工程が簡略化され、生産性が向上する。
なお、本実施例では接合材33はめっきにて供給されたが、めっきの他に蒸着やスパッタ、印刷などにて供給されてもよい。
また、第1の封止金属膜11あるいは第2の封止金属膜21上に接合材が供給されてもよい。該接合材は接合材33と同一の材料でも異なった材料でもよい。ただし、本実施例のように接合材を第3の封止金属膜31および第4の封止金属膜32上に形成することで、ベース基板10および蓋20の加工時に、接合材が酸化等で変質することがなく、好適である。
次に、図4に示すようにベース基板10上に素子40が供給され、素子搭載用の電極12に接続して固定されることで実装される。素子40はあらかじめ供給されたバンプ41や接着剤等を介して、素子搭載用電極12に接続される。素子40の実装にはマウンタを用いた。本発明ではベース基板10に素子40が固定される工程が、ベース基板10と蓋20と板材30が同時に一体化される工程の前に実施されるので、ベース基板10に素子40が固定化されるに際して、素子40を搭載するためのマウンタのコレットが板材30の開口部34の壁と接触する危険性がなくなり、開口部34のサイズを小さくすることも可能となり、電子部品の小型化が容易となる。
次に、ベース基板10と蓋20と板材30が一体化される工程について図5を用いて説明する。図示していないが、ベース基板10、蓋20および板材30にはアライメントマークが形成されている。位置合わせには加熱加圧機構付アライナーを用いた。まず、ベース基板10をアライナーに固定する。続いて、ベース基板10の上に、アライメントマークを合致させながら板材30を載せ、接合材33を介して第1の封止金属膜11と第3の封止金属膜31を当接させる。その上に、アライメントマークを合致させながら蓋20を載せ、接合材33を介して第2の封止金属膜21と第4の封止金属膜32を当接させる。このようにアライメントマークを合致させながらベース基板10の上に板材30と蓋20を載せることで、ベース基板10と蓋20と板材30の位置ずれを抑制できる。位置ずれを防止するために、ベース基板10と板材30、蓋20と板材30の間にそれぞれ接着剤を用いて仮固定させてもよい。また、アライメントマークを設けずに、位置決め用ガイドピンを貫通させる穴をベース基板10、蓋20および板材30に設けてもよい。
次に、図5に示すように蓋20と板材30をベース基板10に載せた状態で、加熱しながら加圧する。接合材33の酸化を防ぐため、加熱は窒素などの不活性雰囲気中、あるいは真空雰囲気中で行われることが望ましい。加熱は少なくとも接合材33の一部が溶融する温度以上に設定される。本実施例では加熱温度を300℃とした。接合材33が溶融すると、各々の封止金属膜11,21,31,32中の金属成分が接合材33中に拡散し、図6に示すように第1封止金属膜11と第3封止金属膜31間、および第2封止金属膜21と第4封止金属膜32間にはBi−Ni−Auの3元金属間化合物60が形成される。金属間化合物60の融点は300℃以上であるため、加熱状態を保持することで等温凝固し、封止が完了する。この金属間化合物60は緻密であるため、パッケージ内は気密状態が維持される。
本実施例では、接合材33にBi、封止金属膜11,21,31,32にAuとNiを用いた。この組合せにおいて、金属間化合物60は急速に成長するため、加熱保持時間を短くすることができる。この他の組合せとして、接合材にSn、封止金属膜にCuあるいはNiを用いてもよい。また金属間化合物を形成させずに、AuSnはんだのような高温はんだを用いてもよい。
このようにベース基板と蓋と板材が同時に一体化されることで、ベース基板と板材および蓋と板材がそれぞれ個別に一体化されていく場合と比較して工程が簡略化され、生産性が向上する。
その後、図7に示すように、一体化されたベース基板10と蓋20と板材30をダイシングすることによって切断して個片化し、個々の電子部品70が得られる。
なお、本実施例ではベース基板10、蓋20、板材30が共に集合基板である場合を説明したが、個片化されたベース基板、蓋、板材が同時に一体化されてもよい。
また、本実施例ではベース基板10としてガラス基板を用いたが、この他、セラミック基板やシリコン基板などを用いてもよい。蓋20としてはガラス基板を用いたが、この他、Fe−Ni系合金や圧電基板などのセラミック基板、シリコン基板などを用いてもよい。開口部を有する板材30としてはFe−Ni系合金を用いたが、この他、セラミック基板やガラス基板を用いてもよい。
また、本実施例ではベース基板10に素子40が搭載される電子部品を説明したが、ベース基板として表面に電極が形成された圧電基板を用い、該電極を気密封止させる圧電デバイスなどの封止空間が必要な素子非搭載の電子部品に対しても本発明は適用できる。
また、本実施例では、ベース基板10と蓋20と板材30が一体化される前にビア電極14および外部電極13が形成されているが、一体化した後に形成されてもよい。
10,80 ベース基板
11 第1の封止金属膜
12 素子搭載用の電極
20,90 蓋
21 第2の封止金属膜
30,100 板材
31 第3の封止金属膜
32 第4の封止金属膜
33,82,92 接合材
34,101 開口部
40,110 素子
41,111 バンプ
50,51 加圧ツール
60 金属間化合物
70 電子部品
81 封止金属膜
83 配線パターン

Claims (5)

  1. その一方の面に第1の封止金属膜を有するベース基板と、
    その一方の面に第2の封止金属膜を有する蓋と、
    開口部を有し、前記第1の封止金属膜および第2の封止金属膜と対向する箇所にそれぞれ第3の封止金属膜および第4の封止金属膜を備え、前記第3の封止金属膜および前記第4の封止金属膜上にそれぞれ接合材が付着された板材とを準備する工程と、
    前記第1の封止金属膜と前記第3の封止金属膜、および前記第2の封止金属膜と前記第4の封止金属膜がそれぞれ前記接合材を介して当接するように前記ベース基板の上に前記蓋と前記板材を載置し、前記ベース基板と前記蓋と前記板材を同時に一体化させる工程とを有することを特徴とする電子部品の製造方法。
  2. 前記接合材の付着がめっきにて行われることを特徴とする請求項1に記載の電子部品の製造方法。
  3. 前記第3の封止金属膜および前記第4の封止金属膜がNiを含有し、前記接合材がBiを含有していることを特徴とする請求項1又は2に記載の電子部品の製造方法。
  4. 前記一体化させる工程の前に、前記ベース基板に素子を固定する工程を更に備えることを特徴とする請求項1乃至3の内いずれか1項に記載の電子部品の製造方法。
  5. 前記ベース基板と前記蓋と前記板材のうち少なくとも1つは集合基板であり、前記一体化させる工程の後に前記集合基板を分割することで電子部品を個片化する工程を有することを特徴とする請求項1乃至4の内いずれか1項に記載の電子部品の製造方法。
JP2009129321A 2009-05-28 2009-05-28 電子部品の製造方法 Pending JP2010278236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009129321A JP2010278236A (ja) 2009-05-28 2009-05-28 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009129321A JP2010278236A (ja) 2009-05-28 2009-05-28 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2010278236A true JP2010278236A (ja) 2010-12-09

Family

ID=43424929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009129321A Pending JP2010278236A (ja) 2009-05-28 2009-05-28 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2010278236A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5464458U (ja) * 1977-10-14 1979-05-08
JP2000208031A (ja) * 1999-01-13 2000-07-28 Sony Corp 封止パネル装置及びその製造方法
JP2005183571A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 電子素子パッケージおよび電子素子パッケージの製造方法
JP2005223209A (ja) * 2004-02-06 2005-08-18 Mitsubishi Electric Corp 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法
JP2006186748A (ja) * 2004-12-28 2006-07-13 Daishinku Corp 圧電振動デバイス
JP2008218811A (ja) * 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ
JP2009010864A (ja) * 2007-06-29 2009-01-15 Daishinku Corp 圧電振動デバイスの本体筐体部材、圧電振動デバイス、および圧電振動デバイスの製造方法
JP2009022613A (ja) * 2007-07-22 2009-02-05 Susumu Nakatani ロック機構付き付勢巻取りリール装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5464458U (ja) * 1977-10-14 1979-05-08
JP2000208031A (ja) * 1999-01-13 2000-07-28 Sony Corp 封止パネル装置及びその製造方法
JP2005183571A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 電子素子パッケージおよび電子素子パッケージの製造方法
JP2005223209A (ja) * 2004-02-06 2005-08-18 Mitsubishi Electric Corp 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法
JP2006186748A (ja) * 2004-12-28 2006-07-13 Daishinku Corp 圧電振動デバイス
JP2008218811A (ja) * 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ
JP2009010864A (ja) * 2007-06-29 2009-01-15 Daishinku Corp 圧電振動デバイスの本体筐体部材、圧電振動デバイス、および圧電振動デバイスの製造方法
JP2009022613A (ja) * 2007-07-22 2009-02-05 Susumu Nakatani ロック機構付き付勢巻取りリール装置

Similar Documents

Publication Publication Date Title
JP3864134B2 (ja) 低温の酸化防止ハーメチックシーリング方法
US7456497B2 (en) Electronic devices and its production methods
JP5664679B2 (ja) パワーモジュール用基板の製造方法
EP2980048B1 (en) Apparatus and method for producing (metallic plate)-(ceramic board) laminated assembly, and apparatus and method for producing substrate for power modules
JP2007149742A (ja) パッケージおよびそれを用いた電子装置
EP2246881A2 (en) Joining structure and a substrate-joining method using the same
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP2010278236A (ja) 電子部品の製造方法
JP2005353885A (ja) 電子デバイスの製造方法
JP6570379B2 (ja) 電子部品
JP2017059814A (ja) 電子部品収納用パッケージおよび電子装置
JP5022093B2 (ja) 実装方法
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JPH11340350A (ja) 電子装置用容器およびその封止方法
JP2000208653A (ja) セラミック基板のキャップ固定リング取付け方法
US11417575B2 (en) Board and semiconductor apparatus
JP5409066B2 (ja) 電子部品収納用パッケージ
JP4423162B2 (ja) 多数個取り配線基板
JP2018085494A (ja) 半導体装置の製造方法
JP6465484B2 (ja) パッケージ用部品、電子部品および電子部品の製造方法
JP4947925B2 (ja) 気密封止パッケージおよびその製造方法
JP2006080380A (ja) 電子部品用パッケージの封止方法
JP2011108947A (ja) 半導体装置の製造方法
JP2006165284A (ja) 電子部品用パッケージ、および電子部品用パッケージ集合体、ならびに当該集合体の製造方法
JPH04339566A (ja) ろう付け接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130429

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130807