WO2007125633A1 - 高周波用半導体装置 - Google Patents

高周波用半導体装置 Download PDF

Info

Publication number
WO2007125633A1
WO2007125633A1 PCT/JP2007/000047 JP2007000047W WO2007125633A1 WO 2007125633 A1 WO2007125633 A1 WO 2007125633A1 JP 2007000047 W JP2007000047 W JP 2007000047W WO 2007125633 A1 WO2007125633 A1 WO 2007125633A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
input
output
matching circuit
frequency semiconductor
Prior art date
Application number
PCT/JP2007/000047
Other languages
English (en)
French (fr)
Inventor
Kazutaka Takagi
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to JP2008513075A priority Critical patent/JPWO2007125633A1/ja
Priority to EP07706296A priority patent/EP2015392A4/en
Priority to KR1020087013576A priority patent/KR100983855B1/ko
Priority to US11/779,904 priority patent/US7667322B2/en
Publication of WO2007125633A1 publication Critical patent/WO2007125633A1/ja
Priority to US12/651,026 priority patent/US7994637B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】遮断周波数を下げることなくしかも放熱の問題も少ない、高周波用半導体装置を提供すること。 【解決手段】本発明の一例の高周波用半導体装置は、放熱機能を有する接地基板と、この接地基板上に設けられた高周波用半導体素子と、前記高周波用半導体素子に接続された入力側整合回路と、前記高周波用半導体素子に接続された出力側整合回路と、少なくとも前記高周波用半導体素子、前記入力側整合回路、及び前記出力側整合回路を囲む側壁部と、前記入力側整合回路に接続された入力用端子と、前記出力側整合回路に接続された出力用端子とを備える単位半導体装置を２つ備え、前記２つの単位半導体装置の前記側壁部の上端が互いに合わせられていることを特徴とする。

Description

明 細 書
高周波用半導体装置
技術分野
[0001 ] 本発明は、 空間を有する外囲器に半導体素子を収容した高周波用半導体装 置に関する。
背景技術
[0002] 最近は、 マイクロ波通信などの大電力化の要求が高まるとともに外囲器に 収納されるマイクロ波半導体素子のチップの大きさ及びチップの合成数が増 大する傾向にある。 したがって、 外囲器のサイズが大きくなリ、 外囲器のマ イク口波伝搬方向に直交する方向 （横方向） の長さにより決定される遮断周 波数が、 使用周波数付近まで低下する。 この遮断周波数の低下によって、 内 部で励振される導波管伝搬モード及び導波管共振モードによる出力側から入 力側へのアイソレーションの劣化や周波数特性の劣化を生ずる。
[0003] このような特性の劣化を防ぐために、 図 1に示すように、 外囲器内の空間 を接地導体によリ仕切リ、 遮断周波数の低下など特性劣化を防止する半導体 装置が知られている （特許文献 1参照） 。 この従来の半導体装置における寸 法は、 容器の縦方向の長さ a 1、 横方向の長さ b 1、 高さを c 1 (図示せず ) とする。 すなわち、 この従来の半導体装置は単位の半導体素子を複数個、 横に並べた構成となっている。
[0004] このように単位となる半導体素子を複数、 横に並べた構造では、 半導体装 置の大電力化により、 放熱が問題となる。 すなわち、 限られたパッケージの 幅内に多くの半導体素子を並べるから互いに近接し、 裏面からの熱の放散に 限界があった。
[0005] また、 パッケージの内部に配設する仕切り板と蓋の間に空隙が生じやすく 、 特性劣化を招くので、 生産性が低下する一因となっていた。
特許文献 1 ： 日本特許公開特開平 5 _ 8 3 0 1 0号公報 （図 1 )
発明の開示 発明が解決しょうとする課題
[0006] 本発明は、 上記のような従来の高周波用半導体装置の問題点にかんがみて なされたもので、 遮断周波数を下げることなくしかも放熱の問題も少ない、 高周波用半導体装置を提供することを目的とする。
課題を解決するための手段
[0007] 本発明の請求項 1によれば、 放熱機能を有する接地基板と、 この接地基板 上に設けられた高周波用半導体素子と、 前記高周波用半導体素子に接続され た入力側整合回路と、 前記高周波用半導体素子に接続された出力側整合回路 と、 少なくとも前記高周波用半導体素子、 前記入力側整合回路、 及び前記出 力側整合回路を囲む側壁部と、 前記入力側整合回路に接続された入力用端子 と、 前記出力側整合回路に接続された出力用端子とを備える単位半導体装置 を 2つ備え、 前記 2つの単位半導体装置の前記側壁部の上端が互いに合わせ られていることを特徴とする高周波用半導体装置を提供する。
[0008] 本発明の請求項 5によれば、 放熱機能を有する接地基板と、 この接地基板 上に設けられた高周波用半導体素子と、 前記高周波用半導体素子に接続され た入力側整合回路と、 前記高周波用半導体素子に接続された出力側整合回路 と、 少なくとも前記高周波用半導体素子、 前期入力側整合回路、 及び前記出 力側整合回路を囲む側壁部と、 前記入力側整合回路に接続された入力用端子 と、 前記出力側整合回路に接続された出力用端子とを備える単位半導体装置 を 2つ備え、 前記 2つの単位半導体装置の前記側壁部の上端が導体板を介し て互いに合わせられていることを特徴とする高周波用半導体装置を提供する 発明の効果
[0009] 本発明によれば、 遮断周波数を下げることなくしかも放熱の問題も少ない
、 高周波用半導体装置が得られる。
図面の簡単な説明
[0010] [図 1 ]従来の半導体装置の構成を示す上面図。 [図 2]本発明の第 1の実施形態における単位半導体装置の構成を示す上面図。
[図 3]本発明の第 1の実施形態において 2つの単位半導体装置を合わせる状態 を示す正面図。
[図 4]本発明の第 1の実施形態において 2つの単位半導体装置を合わせた状態 を示す正面図。
[図 5]本発明の第 1の実施形態において、 2つの単位半導体装置を合わせた状 態の側面図。
[図 6]図 5に示した 2つの単位半導体装置を合わせたものを立てた状態を示す 図。
[図 7]本発明の第 2の実施形態における半導体装置の側面図。
[図 8]本発明の第 2の実施形態における半導体装置の上面図。
[図 9]本発明の第 3の実施形態における半導体装置の側面図。
[図 10]本発明の第 4の実施形態において 2つの単位半導体装置を合わせる状 態を示す正面図。
[図 11 ]本発明の第 4の実施形態において 2つの単位半導体装置を合わせた状 態を示す正面図。
[図 12]本発明の第 4の実施形態において、 2つの単位半導体装置を合わせた 状態の側面図。
[図 13]図 1 2に示した 2つの単位半導体装置を合わせたものを立てた状態を 示す図。
[図 14]本発明の第 5の実施形態における半導体装置の側面図。
[図 15]本発明の第 5の実施形態における半導体装置の上面図。
[図 16]本発明の第 6の実施形態における半導体装置の側面図。
発明を実施するための最良の形態
[0011 ] 以下、 本発明の実施形態について図面を用いて説明する。 本発明では、 単 位となる単位半導体装置を 2つ、 上方で合わせることにより高周波半導体装 置を構成する。
[0012] <第 1の実施形態 > 図 2に本発明の第 1の実施形態に用いられる単位半導体装置 1 1の正面図 を示す。 この単位半導体装置は、 C uや Wにより形成された放熱機能を有す る接地基板すなわち放熱接地基板 1 2の上に高周波用半導体素子、 例えばマ イク口波トランジスタ 1 3を挟んで、 入力用端子 15a、 入力側整合回路 15bと 、 出力側整合回路 15c、 出力用端子 15dとが設けられる。
[0013] そして、 入力用端子 15aと入力側整合回路 1 5 bはリード線、 例えば金ワイ ャ 1 7 aにより接続され、 入力側整合回路 1 5 bとマイクロ波トランジスタ 1 3は金ワイヤ 1 7 bにより接続され、 マイクロ波トランジスタ 1 3と出力 側整合回路 1 5 cは金ワイヤ 1 1 cにより接続され、 出力側整合回路 1 5 c と出力用端子 15dとは金ワイヤ 1 7 dにより接続されている。
[0014] これらのマイクロ波トランジスタ 1 3と整合回路は、 図 2に示すように、 入力用端子 15aの一部及び出力用端子 1 5 dの一部を残して側壁部 1 8により 囲まれている。
[0015] 図 3に示すように、 上述のようにして構成された単位半導体装置 1 1の上 に、 同じ構造の単位半導体装置 2 1が上下反転して置かれ、 矢印 1 9に示す ように上の単位半導体装置 2 1の側壁部 2 8が下の単位半導体装置 1 1の側 壁部 1 8と合うように配置される。
[0016] そして、 図 4に示すように単位半導体装置 2 1の側壁部 2 8の上端と単位 半導体装置 1 1の側壁部 1 8の上端が合わせられて、 例えば金とすずの合金 半田により接着、 密封される。 この状態の側面図を図 5に示す。
[0017] ところで、 使用可能な周波数の上限は容器内部の共振周波数によって制限 される。 この共振周波数以上の周波数では、 端子間のアイソレーションが劣 化し、 電力が空間に放出されてしまう。 し、ま、 半導体装置の容器の縦、 横及 び高さを a， b , cとすると、 そのときの共振周波数 f は次式で表される。 ここで、 ； cは大気中の光の速度であり、 m， n , kは整数である。
[0018] f = ( A c / 2 ) x SQRT [ (mZ a ) 2 + (nZ b ) 2 + (kZ c ) 2]
共振周波数 f は容器内に発生する電磁界分布によって異なる。 問題となる のは低い共振周波数を有するモードであり、 それら 7つモードにおける共振 ο
周波数は以下に示す （1 ) 式から （7) 式により得られる。 ここで SQRT は、 平方根を表す。
(T E 1 00) = (A cZ2) X (1Za) (1 ) 式 f (T E 01 0) = (A cZ2) X (1Zb) (2) 式
f (T E 001 ) = (A cZ2) X (1Zc) (3) 式
f (T E 1 1 0) = (A cZ2) X SQRT [ (1Za) 2+ (1Zb) 2]
• (4) 式
f (T E 1 01 ) = (A cZ2) X SQRT [ (1Za) 2+ (1Zc) 2]
• (5) 式
f (T E 01 1 ) = (A cZ2) X SQRT [ (1Zb) 2+ (1Zc) 2]
• (6) 式
f (T E 1 1 1 ) = (A cZ2) X SQRT [ (1Za) 2+ (1Zb)
(1Z c ) 2] - ■ (7) 式
従来の縦方向に 2分割したとき半導体装置の容器の縦、 横及び高さの寸法 を a 1， b 1 , c 1とし、 本発明のこの実施形態による半導体装置における 容器の縦、 横及び高さの寸法を a 2， b 2, c 2とする。 この実施形態の容 器の縦の寸法 a 2及び横の寸法 b 2は図 2に示されており、 高さの寸法 c 2 は、 図 4に示されている。
[0020] 容器の縦方向の長さ a 1， a 2は整合回路により決定され、 本発明のこの 実施形態においても変わらないので、 a 1 =a 2となる。 容器の横方向の長 さは実装する半導体チップの数に依存しないで、 一定である。 従来の半導体 装置では、 2つ横に並べた構造であり本発明のこの実施形態では、 横方向に 2分割した構造となるから、 横方向の長さは従来の装置の場合の 1 Z 2とな る。 すなわち b 2 = b 1Z2となる。
[0021] また容器の高さに関しては、 本発明のこの実施形態では、 上下に重ねるの で 2倍となる、 すなわち c 2 = 2 X c 1となる。
[0022] 本発明のこの実施形態によれば、 放熱接地基板 1 2が 2つに分割され、 し かも外側に配置されることになリ、 従来の半導体装置では 1つの面に放熱接 地板が設けられている場合に比べて、 放熱効果は大きくすることができる利 点がある。
[0023] <第 2の実施形態 >
ところで、 上記実施形態では、 上側の単位半導体装置 2 1は、 上側にある ため、 この装置の信号線の接続や接地を取ることが難しい場合がある。 この ような場合に適当な本発明の第 2の実施形態について次に説明する。
[0024] 図 5は上述した第 1の実施形態における 2つの単位半導体装置 1 1 , 2 1 を合わせた装置であり、 第 2の実施形態では、 これを図 6に示すように側面 で立てた状態にする。
[0025] その後、 図 7に示すように、 放熱性を有する接地導体 3 3に半導体装置 11 , 21の片側を埋め込んで固定する。 その後、 埋め込まれていない他方の側を挟 み込むように放熱性を有する補助接地導体 3 1， 3 2を接続固定する。 放熱 性を有する接地導体 3 3の上の入力側に入力用端子の突起部 1 5 eと接続され るように入力側外部回路 3 4を設ける。 同様に出力側に出力用端子の突起部 1 5 f と接続されるように出力側外部回路 3 7を設ける。
[0026] 図 8に、 この高周波用半導体装置を上面から見た図を示す。 このようにし て、 信号線と接地が容易にとれる、 2つの単位半導体装置から成る高周波用 半導体装置が得られる。
[0027] 本発明のこの実施形態によれば、 信号線が容易に取れると共に、 放熱性を 有する補助接地導体 3 1， 3 2によリニ面から放熱されるので放熱効果が大 きい利点がある。
[0028] <第 3の実施形態 >
本発明の第 3の実施形態について説明する。 この実施形態は、 図 5に示し た、 出力用端子の突起部 1 5 f 及び入力用端子の突起部 1 5 eをねじって外部 に取リ出すようにしたものである。
[0029] すなわち、 図 9にこの第 3の実施形態の構造を示す。 この実施形態において は、 出力用端子の突起部 1 5 f をそのまま引き出してねじっている。 他の接 地の接続などは上記図 7に示した実施形態の場合と同じである。 この実施形 態によれば、 入力用端子の突起部 1 5 eと入力側外部回路 3 4、 出力用端子の 突起部 1 5 f と出力側外部回路 3 7がそれぞれ面で接するので、 信号線の接 続と接地が容易に取れる高周波用半導体装置が得られるという利点がある。
[0030] 本発明のこの実施形態においても、 放熱性を有する補助接地導体 3 1， 3 2によリニ面から放熱されるので、 放熱効果が大きい利点もある。
[0031 ] <第 4の実施形態 >
ところで上述の実施形態の高周波用半導体装置はいずれも、 2つの単位半 導体装置 1 1 , 2 1を互いに上方で直接合わせて、 全体の高周波用半導体装 置を構成していた。
[0032] しかし、 単位半導体装置間のマイクロ波の干渉を防止するために、 これら の単位半導体装置の間に金属製の導体板を設けることも可能である。
[0033] このような実施形態の構成を図 1 0及び図 1 1に示す。 図 1 0は単位半導 体装置 1 1と単位半導体 2 1の間に導体板 4 1を介在させることを示す図で あり、 図 1 1は、 導体板 4 1を介在させて 2つの単位半導体装置 1 1 , 2 1 を固定した構造を示す断面図である。
[0034] 単位半導体装置 1 1， 2 1の構成は図 1に示したものと同じであり、 この 実施形態では、 これらの単位半導体装置の間に導体板 4 1が挿入固定される 点のみが異なる。 即ち、 上述のようにして構成された単位半導体装置 1 1の 上に、 導体板 4 1を挟んで、 同じ構造の単位半導体装置 2 1が上下反転して 置力、れる。
[0035] なお、 導体板 4 1は、 金属製であればよく、 その膨張率が、 放熱接地基板
1 2と同程度であることが望ましいので、 放熱接地基板と同じ材料で構成す ることが望ましい。 導体板 4 1の大きさは少なくとも側壁部 1 8まで覆う程 度であればよい。 またその厚さは、 例えば 5 m以上マイクロ波の電波が透 過しない程度の厚さであればよいが、 その扱い易さの程度を考慮すると、 1 mm程度の厚さであってもかまわない。
[0036] 上の単位半導体装置 2 1の側壁部 1 8の上端が、 導体板 4 1を介して下の 単位半導体装置 1 1の側壁部 1 8と合致するように配置され、 例えば金とす ずの合金半田により接着、 密封される。
[0037] 導体板 4 1を有するこの実施形態では、 T E 0 0 1モードの共振周波数を 低下させることなく他のモードの共振周波数を上げることが可能となる。
[0038] 本発明のこの実施形態によれば、 放熱接地基板が 2つに分けられしかも外 側に設けられるので、 放熱効果が大きい利点がある。
[0039] <第 5の実施形態 >
この実施形態を示す図 1 4、 図 1 5及び図 1 6は、 導体板 4 1が 2つの単 位半導体装置 1 1， 2 1の間に介在している以外は、 図 7、 図 8、 図 9に示 した実施形態の場合と同様である。 即ち、 図 1 3は、 上述の 2つの単位半導 体装置 1 1 , 2 1を導体板 4 1を介在させて合わせた装置であり、 この装置 を図 1 4に示すように側面で立てた状態とする。 その後、 これらの単位半導 体装置の放熱接地基板 1 2に、 裏面から放熱性を有する補助接地導体 3 1， 3 2を接続固定する。
[0040] そして、 この放熱性を有する補助接地導体 3 1に固定した単位半導体装置
1 1及び放熱性を有する補助接地導体 3 2に固定した単位半導体装置 2 1を その間に介在固定された導体板 4 1と共に、 放熱性を有する接地導体 3 3の 中に、 単位半導体装置 1 1， 2 1の片側を埋め込むようにして固定する （図 1 5参照） 。
[0041 ] その後、 埋め込まれていない他方の側を挟み込むように放熱性を有する補 助接地導体 3 1， 3 2を接続固定する。 放熱性を有する接地導体 3 3の上の 入力側に入力用端子の突起部 1 5 eと接続されるように入力側外部回路 3 4を 設ける。 同様に出力側に出力用端子の突起部 1 5 f と接続されるように出力 側外部回路 3 7を設ける。
[0042] 図 1 5にこの高周波用半導体装置を上面から見た図を示す。 このようにし て、 信号線の接続と接地が容易に取れる、 2つの単位半導体装置とその間に 導体板 4 1が介在した高周波用半導体装置が得られる。
[0043] 本発明のこの実施形態によれば、 放熱性を有する補助接地導体 3 1 , 3 2 により 2面から放熱されるので、 放熱効果が大きい利点がある。 [0044] <第 6の実施形態 >
本発明の更に他の実施形態について説明する。 この実施形態は図 1 4に示 した、 出力用端子の突起部 1 5 f 及び入力用端子の突起部 1 5 eをねじって外 部に出すようにしたものである。 この実施形態の構造を図 1 6に示す。 この 実施形態では、 出力用端子の突起部 1 5 f をそのまま引き出してねじって引 出導体としている。 他の接地の接続などは上記図 1 4に示した第 5の実施形 態の場合と同じである。
[0045] この実施形態によれば入力用端子の突起部 1 5 eと入力側外部回路 3 4、 出 力用端子の突起部 1 5 f と出力側外部回路 3 7がそれぞれ面で接するので、 信号線の接続と接地が容易に取れる高周波用半導体装置が得られる。
[0046] 本発明のこの実施形態によれば、 放熱性を有する補助接地導体 3 1 , 3 2 によリニ面から放熱されるので、 放熱効果が大きい利点がある。
[0047] また上述のように、 本発明の第 4、 第 5及び第 6の実施形態では、 2つの 単位半導体装置の間に導体板を挿入させているので、 これら単位半導体装置 1 1、 1 2相互の間のマイクロ波の干渉を防止することができる利点がある
[0048] 従来の半導体装置と特許文献 1の装置、 第 1の実施形態及び第 4の実施形 態の場合の共振周波数の結果を表 1 (容器の高さが比較的低い場合） 及び表 2 (容器の高さが比較的高い場合） に示す。
[表 1]
2cく（a or b)
Figure imgf000012_0001
Figure imgf000012_0002
容器の高さが比較的低い場合、 具体的には容器の高さ （c) を 2倍しても 縦 （a) や横 （b) の長さよりも短い場合、 例えば従来の半導体装置の容器 の寸法を a 1 = 1. O cm、 b 1 = 1. O cm、 c 1 = 0. 4 cmとする。 このとき、 本発明のこの実施形態での寸法は、 a 2= 1. O cm, b 2 = 0 . 5 cm、 c 2 = 0. 8 cmとなる。 このように、 容器の高さは従来の装置 の 2倍になるが、 容器の幅を半分にすることができ、 共振周波数を高くする ことが可能となる。 [0050] 表 1に示す結果から次のことが理解される。 T E 1 00のモードでは、 どの 構造でも同じ共振周波数 （1 5. OGH z) となる。 T E0 1 0モード及び T E 1 1 0モードでは、 従来の半導体装置に比して特許文献 1及び実施形態 1， 4のいずれでも効果がある （共振周波数が上がる） 。 T E00 1モード 、 T E 1 0 1モード、 T E 0 1 1モード T E 1 1モードでは、 実施形態 1の 場合のみ逆効果である。
[0051] 導体板のない実施形態 1の装置の構造では、 端子間のアイソレーション特 性に最も悪影響を与える T EO 1 0モードにおいて、 共振周波数の改善がな される。 T E 1 00モードに対しては改善されないが、 これはアイソレーシ ヨンには影響しないモードである。 他のモードに対しては、 従来構造よりも 共振周波数の低下を生ずるが、 アイソレーションに影響する 5つのモード （ T E0 1 0、 T E00 1、 T Ε 1 1 0、 Τ Ε0 1 1、 Τ Ε 1 1 1 ) の中で比 較的低い共振周波数を有する Τ Ε 0 1 0， T E 1 1 0の共振周波数がそれぞ れ 2倍、 1. 5倍となっており、 大きな改善効果が得られている。
[0052] 一方、 容器の高さが比較的高い場合、 具体的には容器の高さ （c) を 2倍 すると縦 （a) や横 （b) の長さよりも長い場合、 例えば従来の半導体装置 の容器の寸法を a 1 = 1. O cm、 b 1 = 1. O cm、 c 1 =0. 6 cmと する。 このときの結果を表 2に示す。
[0053] T E 1 00モードでは、 従来構造に比して、 特許文献 1、 実施形態 1， 4 のいずれでも変化はない。 T E 0 1 0モード、 T E 1 1 0モード、 T E 0 1 1モードでは、 従来構造に比して、 いずれの構造でも共振周波数を上げる効 果がある。
[0054] T E 00 1モードでは、 実施形態 1の構造では従来の構造の場合のどのモ 一ドょリも低い周波数で共振する。 T E 1 0 1モード及び T E 1 1モードで は実施形態 1の構造の場合のみ逆効果である。
[0055] 導体板のない実施形態 1の構造では、 端子間のアイソレーション特性に最 も悪影響を与える T E 1 0 1モードにおいて共振周波数の改善がなされる。
T E 1 00モードに対しては改善されないがこれはアイソレーションには影 響しないモードである。 他のモードに対しては従来構造よリも共振周波数の 低下を生ずるがアイソレーションに影響する 5つのモード （T E0 1 0, T E 00 1 , T E 1 1 0, T E0 1 1 , T E 1 1 1 ) の中で比較的低い共振周 波数を有する T E0 1 0モードと T E 1 1 0モードの共振周波数がそれぞれ 2倍、 1. 5倍となっていることで、 大きな改善効果があつたといえる。 し かし、 T E 00 1モードの共振周波数が低下するので、 実施形態 1の構造は その効果を失う。 これに対して導体板を用いた構造では T EO O 1モードの 共振周波数を低下させることなく他のモードの共振周波数を上げることがで さる。
[0056] なお、 本発明の上記実施形態では、 マイクロ波トランジスタを用いる高周 波用半導体装置について述べたが、 これに限られず高周波用半導体素子であ れば本発明を適用することが可能である。 また、 上記した単位半導体装置 2 1の側壁部 28の上端と単位半導体装置 1 1の側壁部 1 8の上端が合わせら れる場合、 電気的シールドがなされていれば必ずしも密封される必要はない 。 同様に上記した単位半導体装置 2 1の側壁部 28の上端が導体板 4 1を介 して下の単位半導体装置 1 1の側壁部 1 8と合致するように配置される場合 も、 電気的シールドがなされていれば必ずしも密封される必要はない。
[0057] 本発明は上記実施形態に限定されるものではなく、 本発明の技術思想の範 囲内で種々変形して実施可能である。

Claims

請求の範囲
[1 ] 放熱機能を有する接地基板と、 この接地基板上に設けられた高周波用半導 体素子と、 前記高周波用半導体素子に接続された入力側整合回路と、 前記高 周波用半導体素子に接続された出力側整合回路と、 少なくとも前記高周波用 半導体素子、 前記入力側整合回路、 及び前記出力側整合回路を囲む側壁部と 、 前記入力側整合回路に接続された入力用端子と、 前記出力側整合回路に接 続された出力用端子とを備える単位半導体装置を 2つ備え、
前記 2つの単位半導体装置の前記側壁部の上端が互いに合わせられている ことを特徴とする高周波用半導体装置。
[2] 請求項 1の半導体装置の一方の側を埋設する放熱性を有する接地導体と、 埋設されていない他方の側を挟み込むように設けられた放熱性を有する補助 接地導体と、 前記半導体装置の入力側に設けられ入力用端子と接続された入 力側外部回路と、 前記半導体装置の出力側に設けられ出力用端子と接続され た出力側外部回路と、
を有することを特徴する高周波用半導体装置。
[3] 前記入力用端子はその少なくとも一部がねじられて前記入力側外部回路と 接続されることを特徴とする請求項 2記載の高周波用半導体装置。
[4] 前記出力用端子はその少なくとも一部がねじられて前記出力側外部回路と 接続されることを特徴とする請求項 2記載の高周波用半導体装置。
[5] 放熱機能を有する接地基板と、 この接地基板上に設けられた高周波用半導 体素子と、 前記高周波用半導体素子に接続された入力側整合回路と、 前記高 周波用半導体素子に接続された出力側整合回路と、 少なくとも前記高周波用 半導体素子、 前期入力側整合回路、 及び前記出力側整合回路を囲む側壁部と 、 前記入力側整合回路に接続された入力用端子と、 前記出力側整合回路に接 続された出力用端子とを備える単位半導体装置を 2つ備え、
前記 2つの単位半導体装置の前記側壁部の上端が導体板を介して互いに合 わせられていることを特徴とする高周波用半導体装置。
[6] 請求項 5の半導体装置の一方の側を埋設する放熱性を有する接地導体と、 埋設されていない他方の側を挟み込むように設けられた放熱性を有する補助 接地導体と、 前記半導体装置の入力側に設けられ入力用端子と接続された入 力側外部回路と、 前記半導体装置の出力側に設けられ出力用端子と接続され た出力側外部回路と、
を有することを特徴する高周波用半導体装置。
[7] 前記入力用端子はその少なくとも一部がねじられて前記入力側外部回路と 接続されることを特徴とする請求項 6記載の高周波用半導体装置。
[8] 前記出力用端子はその少なくとも一部がねじられて前記出力側外部回路と 接続されることを特徴とする請求項 6記載の高周波用半導体装置。
PCT/JP2007/000047 2006-04-28 2007-02-01 高周波用半導体装置 WO2007125633A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008513075A JPWO2007125633A1 (ja) 2006-04-28 2007-02-01 高周波用半導体装置
EP07706296A EP2015392A4 (en) 2006-04-28 2007-02-01 HIGH FREQUENCY SEMICONDUCTOR DEVICE
KR1020087013576A KR100983855B1 (ko) 2006-04-28 2007-02-01 고주파용 반도체 장치
US11/779,904 US7667322B2 (en) 2006-04-28 2007-07-19 High-frequency semiconductor device
US12/651,026 US7994637B2 (en) 2006-04-28 2009-12-31 High-frequency semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006125328 2006-04-28
JP2006-125328 2006-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/779,904 Continuation US7667322B2 (en) 2006-04-28 2007-07-19 High-frequency semiconductor device

Publications (1)

Publication Number Publication Date
WO2007125633A1 true WO2007125633A1 (ja) 2007-11-08

Family

ID=38655176

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/000047 WO2007125633A1 (ja) 2006-04-28 2007-02-01 高周波用半導体装置

Country Status (7)

Country Link
US (2) US7667322B2 (ja)
EP (1) EP2015392A4 (ja)
JP (1) JPWO2007125633A1 (ja)
KR (1) KR100983855B1 (ja)
CN (1) CN101361221A (ja)
TW (1) TW200803032A (ja)
WO (1) WO2007125633A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377096B2 (ja) 2008-09-08 2013-12-25 株式会社東芝 高周波パッケージ装置およびその製造方法
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
CN102832145B (zh) * 2012-08-31 2015-04-29 中国科学院微电子研究所 高频内匹配功率器件的封装方法
JP6273247B2 (ja) 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283973A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 光検出素子用実装装置
JPH0537208A (ja) * 1991-07-31 1993-02-12 Mitsubishi Electric Corp マイクロ波パツケージ
JPH06151703A (ja) * 1992-11-05 1994-05-31 Sony Corp 半導体装置及びその成形方法
JPH0888317A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置及びその実装方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL262934A (ja) * 1960-03-30
JPS57125505A (en) * 1981-01-29 1982-08-04 Fujitsu Ltd Ultrahigh frequency amplifier
JPH03185902A (ja) * 1989-12-14 1991-08-13 Mitsubishi Electric Corp 半導体装置
JPH04148559A (ja) * 1990-10-11 1992-05-21 Mitsubishi Electric Corp ハイブリツド集積回路装置
JPH0583010A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JPH08130288A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6087723A (en) * 1998-03-30 2000-07-11 Micron Technology, Inc. Vertical surface mount assembly and methods
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US7692292B2 (en) * 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
JP4134900B2 (ja) * 2003-12-18 2008-08-20 松下電器産業株式会社 電子素子パッケージ
KR100586698B1 (ko) * 2003-12-23 2006-06-08 삼성전자주식회사 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US7242091B2 (en) * 2005-03-02 2007-07-10 Stats Chippac Ltd. Stacked semiconductor packages and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283973A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 光検出素子用実装装置
JPH0537208A (ja) * 1991-07-31 1993-02-12 Mitsubishi Electric Corp マイクロ波パツケージ
JPH06151703A (ja) * 1992-11-05 1994-05-31 Sony Corp 半導体装置及びその成形方法
JPH0888317A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置及びその実装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2015392A4 *

Also Published As

Publication number Publication date
JPWO2007125633A1 (ja) 2009-09-10
CN101361221A (zh) 2009-02-04
US20070290335A1 (en) 2007-12-20
US20100102443A1 (en) 2010-04-29
KR100983855B1 (ko) 2010-09-28
US7994637B2 (en) 2011-08-09
EP2015392A4 (en) 2011-09-07
TWI371135B (ja) 2012-08-21
KR20080086978A (ko) 2008-09-29
TW200803032A (en) 2008-01-01
US7667322B2 (en) 2010-02-23
EP2015392A1 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
TWI307150B (en) Package for high frequency waves containing high frequency electronic circuit
US5847453A (en) Microwave circuit package
TWI320298B (en) High frequency package device
US6483406B1 (en) High-frequency module using slot coupling
EP2428989B1 (en) High-frequency circuit package and high-frequency circuit device
EP2256800B1 (en) Multilayer dielectric substrate, and semiconductor package
US9553383B2 (en) Transmission module, transmission cable, and connector
JPWO2014171125A1 (ja) 電磁共鳴結合器及び高周波伝送装置
WO2007125633A1 (ja) 高周波用半導体装置
JP3328235B2 (ja) 半導体装置用セラミックパッケージ
WO2019050046A1 (ja) 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP4108099B2 (ja) 電子部品のパッケージ
JP5964785B2 (ja) 高周波伝送線路
US20230163085A1 (en) Semiconductor device
JP2007208003A (ja) 高周波回路チップの実装構造
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP3056102B2 (ja) マイクロ波回路用パッケージおよびその実装体
KR101938227B1 (ko) 도파관 패키지
JP2001044717A (ja) マイクロ波用半導体装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP4542531B2 (ja) 伝送モードの変換構造
JP3682010B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体
JP2001144512A (ja) 配線基板およびその導波管との接続構造
JP2005317660A (ja) 電力増幅半導体装置用パッケージ及びそれを用いた電力増幅半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780001542.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11779904

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11779904

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07706296

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008513075

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020087013576

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007706296

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE