KR100586698B1 - 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈 - Google Patents

수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈 Download PDF

Info

Publication number
KR100586698B1
KR100586698B1 KR1020030095436A KR20030095436A KR100586698B1 KR 100586698 B1 KR100586698 B1 KR 100586698B1 KR 1020030095436 A KR1020030095436 A KR 1020030095436A KR 20030095436 A KR20030095436 A KR 20030095436A KR 100586698 B1 KR100586698 B1 KR 100586698B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
package
module
substrate
Prior art date
Application number
KR1020030095436A
Other languages
English (en)
Other versions
KR20050064144A (ko
Inventor
박상욱
백중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030095436A priority Critical patent/KR100586698B1/ko
Priority to US10/892,441 priority patent/US7050303B2/en
Priority to JP2004371565A priority patent/JP4336642B2/ja
Publication of KR20050064144A publication Critical patent/KR20050064144A/ko
Application granted granted Critical
Publication of KR100586698B1 publication Critical patent/KR100586698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other

Abstract

본 발명은 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈에 관한 것으로서, 반도체 칩과, 반도체 칩이 실장된 칩 실장면과 칩 실장면에 형성되어 있으며 반도체 칩과 전기적으로 연결된 기판 패드와 그 기판 패드와 전기적으로 연결되어 있으며 칩 실장면과 그 반대면 중 적어도 어느 일면의 한쪽 가장자리 부분에 형성된 패키지 접속패턴이 형성된 패키지 기판과, 패키지 접속패턴이 외부로 노출되도록 하여 반도체 칩을 둘러싸는 봉지부를 갖는 복수의 반도체 칩 패키지들과; 각각의 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되어 있고, 접속 홀의 기판 내벽에 패키지 접속패턴과 접촉된 내부 접속패턴이 형성되어 있으며, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;를 포함하는 것을 특징으로 한다. 이에 따르면 반도체 제품의 고속화와 소형화 및 다핀화에 대응하여 우수한 열 특성을 갖도록 하여 반도체 모듈의 동작에 대한 신뢰성이 향상될 수 있다. 또한, 구조가 단순하여 제조 공정이 단순화될 수 있고 기존의 장비를 그대로 이용할 수 있어 제조 비용이 감소될 수 있다.
반도체 모듈, 메모리 모듈, 히트 싱크, 수직 실장형, 열 방출

Description

수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈{Semiconductor Module having semiconductor chip package which is vertically mounted on module board}
도 1은 일반적인 반도체 모듈의 평면도,
도 2는 종래 기술에 따른 반도체 모듈의 측단면도,
도 3은 본 발명에 따른 반도체 모듈의 제 1실시예를 나타낸 평면도,
도 4는 본 발명에 따른 반도체 모듈의 제 1실시예를 나타낸 측단면도,
도 5는 도 4의 "A"부분을 확대한 단면도,
도 6은 본 발명에 따른 반도체 모듈의 제 1실시예에서 반도체 칩과 모듈 기판과의 결합 전의 상태를 나타내는 부분 사시도,
도 7은 본 발명에 따른 반도체 모듈의 제 2실시예를 나타낸 단면도,
도 8은 본 발명에 따른 반도체 모듈의 제 2실시예의 부분 사시도,
도 9는 본 발명에 따른 반도체 모듈의 제 3실시예를 나타낸 단면도,
도 10은 본 발명에 따른 반도체 모듈의 제 4실시예를 나타낸 부분 단면도,
도 11은 본 발명에 따른 반도체 모듈의 제 5실시예를 나타낸 부분 단면도,
도 12는 본 발명에 따른 반도체 모듈의 제 6실시예를 나타낸 부분 단면도,
도 13은 본 발명에 따른 반도체 모듈의 제 7실시예를 나타낸 부분 단면도,
도 14는 본 발명에 따른 반도체 모듈의 제 8실시예를 나타낸 부분 단면도,
도 15는 본 발명에 따른 반도체 모듈의 제 9실시예를 나타낸 부분 단면도,
도 16은 본 발명에 따른 반도체 모듈의 제 10실시예를 나타낸 부분 단면도,
도 17은 본 발명에 따른 반도체 모듈의 제 10실시예의 부분 사시도,
도 18은 본 발명에 따른 반도체 모듈의 제 11실시예의 배면도, 및
도 19는 본 발명에 따른 반도체 모듈의 제 11실시예의 측단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 반도체 모듈 110: 반도체 칩 패키지
111: 반도체 칩 112: 칩 패드
113: 패키지 기판 114: 기판 패드
115: 패키지 접속패턴 117: 접착제
119: 도전성 금속선 121: 봉지부
130: 모듈 기판 131: 접속 홀
133: 내부 접속패턴 134: 외부 접속패턴
137: 솔더 140: 히트 싱크
삭제
141: 히트싱크 베이스 143: 히트 싱크 핀
145: 히트 파이프 213: 리드프레임 패드
214a,214b: 리드 216: 절연 접착제(dielectric adhesive)
423: 히트 슬러그(heat slug)
본 발명은 반도체 장치에 관한 것으로서 더욱 상세하게는 모듈 기판에 반도체 칩 패키지가 수직으로 실장된 구조로서 방열 특성이 향상된 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈에 관한 것이다.
도 1은 일반적인 반도체 모듈의 평면도이다. 도 1에 도시된 바와 같이 반도체 모듈(1200), 예컨대 메모리 모듈은 모듈 기판(1230)의 일면 또는 양면에 다수 개의 반도체 칩 패키지(1210)들이 평면적으로 배치되도록 실장된 구조를 갖는다. 모듈 기판(1230)의 일측 가장자리에 반도체 칩 패키지(1210)와 회로패턴(1232)으로 연결되어 형성된 외부 접속패턴(1239)에 의해 외부와의 전기적인 연결이 이루어진다.
그러나, 이와 같은 구조를 갖는 대부분의 반도체 모듈은 방열 특성 및 집적도에 있어서 그 한계점에 다다르고 있다. 모듈 기판에 실장되는 반도체 칩 패키지는 모듈 기판 쪽으로 향한 패키지 표면 쪽에는 대류에 의한 열 전달이 거의 이루어지지 않고 그 반대쪽 면을 통하여 열 방출이 이루어진다. 이와 같은 반도체 모듈의 구조로는 반도체 칩의 동작 속도가 급격하게 빨라지고 그 크기가 점점 작아져 단위 체적(volume)당 방출되어야 하는 열이 급격하게 증대하고 있는 최근 추세에 대응하는 데에 한계가 있다. 반도체 모듈 자체가 방열 문제에 대한 해결책을 제공하지 못하기 때문에 최종 사용자는 별도의 냉각 방안을 마련해야 하는 문제점이 있었다. 또한 반도체 칩 패키지가 평면적으로 배치되기 때문에 모듈 기판에 대한 집적도 향 상에 한계가 있었다. 이와 같은 문제점들을 개선하기 위한 방안으로서 모듈 기판에 반도체 칩 패키지를 수직으로 실장하는 기술이 제안되었다. 그 예로서, 모듈 기판에 실장되는 반도체 칩 패키지로서 ZIP(Zigzag In-line Package)라 불리는 형태의 반도체 칩 패키지를 채택함으로써 실장 밀도와 열 방출의 문제를 해결하고자 하였다. 그러나, ZIP 형태의 반도체 칩 패키지는 입출력 단자(I/O PIN)의 수가 작은 경우에는 효과적이나 입출력 단자의 수가 많은 경우에는 그 적용에 어려움이 있다. 이의 문제를 해결하기 위한 다른 방안으로서 제안된 기술이 히트 싱크(heat sink)를 이용하는 기술이다.
도 2는 종래 기술에 따른 반도체 모듈의 측단면도이다. 도 2에 도시된 종래의 반도체 모듈(40)은 복수 개의 반도체 칩 패키지(10)들이 모듈 기판(34)에 형성된 복수의 소켓(32)에 각각 삽입되어 수직으로 실장되어 있고, 반도체 칩 패키지들(10)의 상부로 히트 싱크(36)가 결합된 구조이다. 각각의 반도체 칩 패키지(10)는 일면 가장자리에 칩 패드들이 형성된 반도체 칩(12)이 접착제(24)로 패키지 기판(16)에 부착되어 있고, 패키지 기판(16)의 칩 실장면 한쪽 가장자리에 패키지 접속패턴(22)이 형성되어 있으며, 도전성 금속선(26)에 의해 반도체 칩(12)과 패키지 기판(16)간의 전기적인 연결이 이루어지며, 에폭시 수지로 형성되는 봉지부(28)에 의해 외부환경으로부터 보호되는 구조를 갖는다. 패키지 기판(16)에는 'ㄱ'자 형태로 구부러진 방열판(30)이 부착되어 있고 그 방열판(38) 상에 접착제(38)로 히트 싱크(36)가 부착된다.
전술한 바와 같은 예에서와 같은 종래 기술에 따른 반도체 모듈은 기판을 사 용하여 다핀화에 대응하면서도 반도체 칩 패키지들이 방열판 및 히트 싱크와 결합됨으로써 반도체 칩 패키지로부터 히트싱크로의 열 방출이 이루어지도록 하여 방열 특성을 향상시키고 있다. 그러나, 이와 같은 종래의 반도체 모듈은 히트 싱크와 반도체 칩 패키지와의 접촉 면적이 작아 우수한 열 방출 효과를 나타내진 못하며 그 구조와 제조 공정이 복잡한 문제점이 있었다. 그 밖에 반도체 칩 패키지가 모듈 기판에 수직으로 실장된 구조의 다른 반도체 모듈이 소개되고 있기는 하지만 반도체 칩의 속도 증가와 패키지 소형화에 대응하여 충분한 열 방출 특성을 갖지는 못하고 있다.
본 발명의 목적은 다핀화에 대응하면서 반도체 소자의 동작속도 증가와 크기 감소에 대응하여 우수한 열 방출 특성을 나타내는 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈은, 반도체 칩과, 그 반도체 칩이 실장된 칩 실장면과 그 칩 실장면에 형성되어 있으며 반도체 칩과 전기적으로 연결된 기판 패드와 그 기판 패드와 전기적으로 연결되어 있으며 칩 실장면과 그 반대면 중 적어도 어느 일면의 한쪽 가장자리 부분에 형성된 패키지 접속패턴이 형성된 패키지 기판과, 패키지 접속패턴이 외부로 노출되도록 하여 반도체 칩을 둘러싸는 봉지부를 갖는 복수의 반도체 칩 패키지들과; 각각의 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되 어 있고, 그 접속 홀의 기판 내벽에 패키지 접속패턴과 접촉된 내부 접속패턴이 형성되어 있으며, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 그 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;를 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 다른 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈은, 반도체 칩과, 그 반도체 칩이 실장된 리드프레임 패드와 그 리드프레임 패드의 한 쪽 주변에 형성된 복수의 리드들을 갖는 리드프레임과, 반도체 칩과 리드들을 전기적으로 연결하는 도전성 금속선들과, 리드들의 소정 부분이 노출되도록 하여 반도체 칩을 둘러싸는 봉지부를 갖는 반도체 칩 패키지들과; 리드들이 각각 삽입된 복수의 접속 홀이 형성되어 있고, 그 접속 홀의 기판 내벽에 리드와 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;를 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 또 다른 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈은, 복수의 칩 패드가 형성되어 있는 반도체 칩과, 반도체 칩 상에 형성된 절연층과, 절연층 상에서 반도체 칩의 한 쪽 가장자리에 위치한 부분을 갖도록 형성되어 있으며 절연층을 관통하여 칩 패드와 연결되어 있는 재배선 패턴과, 반도체 칩의 한쪽 가장자리 부분의 재배선 패턴 부분이 노출되도록 하여 반도체 칩 상부의 절연층과 재배선 패턴을 덮는 봉지부를 갖는 복수의 반도체 칩 패키지들과; 각각의 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성 되어 있고, 접속 홀의 기판 내벽에 재배선 패턴과 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크를 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 또 다른 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈은, 반도체 칩과, 그 반도체 칩이 실장된 칩 실장면과 칩 실장면에 형성되어 있으며 반도체 칩과 전기적으로 연결된 기판 패드와 그 기판 패드와 전기적으로 연결되어 있으며 칩 실장면의 반대면 한쪽 가장자리 부분에 형성된 패키지 접속패턴을 갖는 패키지 기판과, 모듈 기판의 칩 실장면에 반도체 칩을 둘러싸는 봉지부를 갖는 복수의 단위 반도체 칩 패키지들 한 쌍이 봉지부가 서로 부착되어 적층된 적층형 반도체 칩 패키지들과; 각각의 적층형 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되어 있고, 그 접속 홀의 기판 내벽에 패키지 접속패턴과 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 그 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;를 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 또 다른 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈은, 한 쌍의 반도체 칩들이 각각 대응되는 패키지 기판에 범프에 의해 플립 칩 본딩 되어 있고, 반도체 칩들이 패키지 기판들 사이에서 서로 부착되어 있으며, 패키지 기판들 사이에 봉지부가 형성되어 있고, 패키지 기판들의 봉지부가 형성된 반대쪽 면에 패키지 접속패턴이 형성되어 있는 복수의 반도체 칩 패키지들과; 각각의 반도체 칩 패키지가 삽입된 복수 개의 접속 홀이 형 성되어 있고, 접속 홀의 기판 내벽에 패키지 접속패턴과 접촉된 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;를 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 또 다른 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈은, 복수의 칩 패드가 형성되어 있는 반도체 칩과, 반도체 칩 상에 형성된 절연층과, 그 절연층 상에서 반도체 칩의 한 쪽 가장자리에 위치한 부분을 갖도록 형성되어 있으며 절연층을 관통하여 칩 패드와 연결되어 있는 재배선 패턴과, 반도체 칩의 한쪽 가장자리 부분의 재배선 패턴 부분이 노출되도록 하여 반도체 칩 상부의 절연층과 재배선 패턴을 덮는 봉지부를 갖는 단위 반도체 칩 패키지들 한 쌍이 봉지부가 서로 부착되어 적층된 복수의 적층형 반도체 칩 패키지들과; 각각의 적층형 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되어 있고, 그 접속 홀의 기판 내벽에 재배선 패턴과 접촉된 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 그 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;를 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 또 다른 수직 실장형 반도체 칩 패키지를 갖는 반도체 모듈은, 복수의 칩 패드가 형성되어 있는 제 1반도체 칩과, 제 1반도체 칩 상에 형성된 절연층과, 절연층 상에서 제 1반도체 칩의 한 쪽 가장자리에 위치한 부분을 갖도록 형성되어 있으며 절연층을 관통하여 칩 패드와 연결되어 있는 재배선 패턴과, 그 재배선 패턴 상에 범프로 플립 칩 본딩된 제 2반도체 칩과, 반도체 칩들 사이에 형성된 봉지부와, 재배선 패턴에 접속되어 있으며 봉지부로부터 외부로 돌출된 부분을 갖는 접속단자를 갖는 복수의 반도체 칩 패키지들과; 접속단자들이 각각 삽입된 복수의 접속 홀이 형성되어 있고, 접속 홀의 기판 내벽에 접속단자와 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;를 포함하는 것을 특징으로 한다. 여기서, 접속단자와 내부 접속패턴이 솔더에 의해 접합되는 것이 바람직하다. 접속단자는 리드프레임 리드이거나 재배선 패턴에 접합된 도전성 금속선일 수 있다.
패키지 기판을 채택하여 반도체 칩 패키지가 구현되는 경우 반도체 칩 패키지는 모듈 기판을 관통하며 열전도성 접착제를 매개로 히트 싱크와 연결될 수 있다. 그리고, 반도체 칩 패키지는 패키지 기판의 칩 실장면과 그 반대면 모두에 패키지 접속패턴이 형성될 수 있고, 패키지 기판의 칩 실장면의 반대면에 패키지 접속패턴이 형성되어 있고 봉지부가 칩 실장면 전체를 덮도록 형성될 수 있다. 또한, 반도체 칩 하부의 모듈 기판에 히트 슬러그가 삽입 장착될 수 있다. 또한, 반도체 칩은 패키지 기판과 와이어본딩에 의해 연결될 수 있다.
리드프레임을 채택하여 반도체 칩 패키지가 구현되는 경우 상부 리드와 하부 리드들이 서로 절연성 접착제로 부착되어 이층으로 형성된 리드들을 가질 수 있다. 그리고, 리드들과 내부 접속패턴은 솔더에 의해 접합되는 것이 바람직하다.
본 발명의 반도체 모듈에서 솔더에 의해 내부 접속패턴과의 연결이 이루어지는 경우 내부 접속패턴은 모듈 기판의 상면과 하면으로 연장되어 형성된 것이 바람직하다.
본 발명의 반도체 모듈에서 재배선 패턴이 형성된 반도체 칩은 센터패드형 반도체 칩인 것이 바람직하다.
본 발명의 반도체 모듈은 히트 싱크가 평판 형태의 히트 싱크 베이스와 그로부터 돌기 형태로 돌출된 히트싱크 핀을 포함하도록 하는 것이 바람직하다. 그리고, 히트 싱크는 외부에서 송풍되는 공기의 흐름을 안내하는 굴곡형 히트 싱크 핀을 갖는 것이 바람직하다. 또한, 히트 싱크는 일측이 타측보다 중력 방향에 대하여 높은 위치에 있도록 하여 경사진 히트 파이프를 포함하는 것이 바람직하다. 또한, 히트 싱크는 열전도성 접착제로 모듈 기판에 부착되는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지가 수직으로 실장된 반도체 모듈의 실시예를 소개하기로 한다. 이에 의해 본 발명에 따른 반도체 모듈이 좀 더 상세하게 이해될 수 있을 것이다.
제 1실시예
도 3은 본 발명에 따른 반도체 모듈의 제 1실시예를 나타낸 평면도이고, 도 4는 본 발명에 따른 반도체 모듈의 제 1실시예를 나타낸 측단면도이며, 도 5는 도 4의 "A"부분을 확대한 단면도이고, 도 6은 본 발명에 따른 반도체 모듈의 제 1실시예에서 반도체 칩과 모듈 기판과의 결합 전의 상태를 나타내는 부분 사시도이다.
도 3내지 도 6에 도시된 본 발명의 반도체 모듈(100)은, 메모리 모듈로서 모듈 기판(130)에 다수의 반도체 칩 패키지(110)들이 수직으로 실장되어 있는 구조를 갖는다. 모듈 기판(130)의 일측 가장자리에는 외부와의 전기적인 연결을 위한 탭(tab)이라 불리기도 하는 외부 접속패턴(139)이 형성되어 있으며, 그 외부 접속 패턴(139)은 회로패턴(132)에 의해 각각의 반도체 칩 패키지(110)들과 전기적으로 연결된다.
각각의 반도체 칩 패키지(110)는, 반도체 칩(111)이 패키지 기판(113)의 일면에 접착제(117)로 실장되어 있고, 칩 실장면에 형성된 기판 패드(114)가 반도체 칩(111)과 도전성 금속선(119)으로 와이어 본딩이 되어 전기적인 연결이 이루어지고 있다. 패키지 기판(113)의 칩 실장면과 그 반대면에서 한쪽 가장자리 부분에 형성된 패키지 접속패턴(115)이 형성되어 있으며 그 패키지 접속패턴(115)은 기판 패드(114)와 전기적으로 연결되어 있다. 여기서, 기판 패드(114)와 칩 실장면의 반대면에 형성된 패키지 접속패턴(115)은 도시되지 않은 비아(via)의 형성에 의하여 연결되거나, 또는 패키지 기판(113)으로 다층 배선기판을 사용함으로써 연결될 수 있다. 반도체 칩(111)과 도전성 금속선(119) 및 그 접합 부분은 그것들을 둘러쌓는 봉지부(121)에 의해 외부환경으로부터 보호되는데, 봉지부(121)는 패키지 접속패턴(115)이 노출되도록 패키지 기판(113)의 한쪽 가장자리 부분에는 형성되지 않는다.
모듈 기판(130)은 반도체 칩 패키지(110) 각각에 대응되는 복수의 접속 홀(131)을 갖는다. 모듈 기판(130)은 접속 홀(131)에 의해 형성되는 기판 내벽에 내부 접속패턴(133)이 소정 간격으로 형성되어 있다. 이 내부 접속패턴(133)은 모듈 기판(130)의 상면과 하면에까지 연장되어 형성되어 있다.
반도체 칩 패키지(110)는 모듈 기판(130)의 접속 홀(131)에 삽입되어 실장되는데, 여기서는 반도체 칩 패키지(110)가 모듈 기판(130)을 관통하도록 하고 있다. 모듈 기판(130)의 상면과 하면에까지 형성된 내부 접속패턴(133)과 패키지 접속패턴(115)이 솔더(137)로 접합되어 있다. 반도체 칩 패키지(110)를 접속 홀(131)에 삽입하는 것만으로도 반도체 칩 패키지(110)와 모듈 기판(130)의 전기적인 물리적인 결합이 이루어질 수 있으나 솔더링을 함으로써 접합에 대한 신뢰성이 증가되도록 하고 있다. 충분한 접합 신뢰성이 확보될 수 있으면 내부 접속패턴(133)은 모듈 기판(130)의 접속 홀(131) 내벽에만 형성되도록 하는 것도 가능하다.
그리고, 모듈 기판(130)으로부터 돌출된 부분을 덮도록 하여 칩 실장면의 반대면에 열전도성 접착제(133)로 히트 싱크(140)가 부착되어 있다. 히트 싱크(140)는 평판 형태의 히트싱크 베이스(141)와 그로부터 돌기 형태로 돌출되어 형성된 복수의 히트싱크 핀(143)으로 구분될 수 있다. 여기서, 히트 싱크(140)는 필요에 따라 모듈 기판(130)을 관통하여 돌출된 반도체 칩 패키지(110)가 삽입되는 홈을 가질 수 있다.
이와 같은 실시예의 본 발명에 따른 반도체 모듈은, 반도체 칩 패키지들이 어느 일면에 한정되지 않고 전체적으로 열 방출이 이루어진다. 또한, 모듈 기판에 부착된 히트 싱크를 통해서도 열 방출이 이루어진다. 따라서, 동작시 발생되는 열이 패키지 수준에서 열 방출이 이루어짐과 동시에 모듈 수준에서의 열 방출이 동시에 이루어짐으로써 우수한 열 특성을 가질 수 있게 된다. 그리고, 반도체 칩 패키지들이 모듈 기판에 수직으로 실장됨으로써 단위 체적당 집적도가 향상된다. 더욱이, 반도체 칩 패키지 두께가 얇으면 얇을수록 단위 체적당 집적도가 더욱 높아진다. 패키지 기판에 패터닝에 의해 패키지 접속패턴을 형성함으로써 다핀화에 대응 할 수 있다.
제 2실시예
도 7은 본 발명에 따른 반도체 모듈의 제 2실시예를 나타낸 단면도이고, 도 8은 본 발명에 따른 반도체 모듈의 제 2실시예의 부분 사시도이다. 도 7과 도 8에 도시되고 있는 본 발명의 반도체 모듈(200)은, 전술한 제 1실시예의 반도체 모듈(100)과 달리 다이패드(213)와 리드(214a,214b)들을 갖는 리드프레임을 채택하는 반도체 칩 패키지(210)들이 모듈 기판(230)에 실장된 구조이다. 그리고, 제 1실시예와 마찬가지로 모듈 기판(230)의 일면에는 히트싱크 베이스(241)에 복수의 히트싱크 핀(243)이 형성된 히트싱크(240)가 열전도성 접착제(239)로 부착되어 있다.
각각의 반도체 칩 패키지는(210), 반도체 칩(211)이 다이패드(213)에 실장되어 있고, 다이패드(213)의 한쪽 주변에 절연 접착제(216)를 사이에 개재하여 층을 달리하는 한 쌍의 리드들(214a,214b)이 복수 개 배치되어 있으며, 반도체 칩(211)과 리드들(214a,214b)이 도전성 금속선(219)으로 와이어본딩 되어 전기적인 연결이 이루어지고 있는 구조이다. 반도체 칩(211)과 도전성 금속선(219) 및 리드(214a,214b)의 일부분이 봉지부(221)에 의해 봉지되어 외부환경으로부터 보호되고, 그 봉지부(221)로부터 리드들(214a,214b)이 돌출되어 있다.
모듈 기판(230)은 절연 접착제(216)에 의해 서로 부착된 한 쌍의 리드들(214a,214b)에 대응하여 복수 개의 접속 홀(231)이 형성되어 있고, 그 접속 홀(231) 부분의 기판 내벽에 내부 접속패턴(233)이 형성되어 있다. 여기서, 접속 홀(231) 내에서 마주보는 내부 접속패턴(233)이 서로 분리되어 형성되도록 함으로 써 층을 달리하는 리드들(214a,214b) 각각에 대한 전기적인 연결이 이루어질 수 있다. 필요에 따라 모듈 기판(230)의 상면과 하면에까지 내부 접속패턴(231)이 형성될 수 있으나, 리드들(214a,214b)과의 접합면적이 크기 때문에 접속 홀(231) 부분의 기판 내벽에만 내부 접속패턴(23)이 형성되도록 한다.
이 반도체 모듈(200)은 반도체 칩 패키지(210)의 리드들(214a,214b)이 접속 홀(231) 내에 삽입되고 모듈 기판(230)의 내부 접속패턴(233)과 리드들(214a,214b)이 솔더(237)로 접합되어 실장되어 있다. 층을 달리하는 서로 다른 기능의 한 쌍의 리드들(214a,214b)은 각각 대응되는 내부 접속패턴(233)과 접합되어 전기적인 연결이 이루어진다.
제 3실시예
도 9는 본 발명에 따른 반도체 모듈의 제 3실시예를 나타낸 단면도이다. 도 9에 도시된 본 발명에 따른 반도체 모듈(300)은, 기판을 채택하는 복수 개의 반도체 칩 패키지들(310)이 모듈 기판(330)에 실장되어 있고 모듈 기판(330)의 반도체 칩 패키지(310)들이 실장되는 반대쪽의 면에는 히트 싱크(340)가 부착되어 있는 구조이다.
각각의 반도체 칩 패키지(310)는 반도체 칩(311)이 패키지 기판(313)의 일면에 접착제(317)로 실장되어 있고, 반도체 칩(311)과 패키지 기판(313)에 형성된 기판 패드(314)가 도전성 금속선(319)으로 와이어 본딩이 되어 전기적으로 연결되고 있다. 봉지부(321)가 반도체 칩(311)과 도전성 금속선(319)을 포함하여 패키지 기판(313)의 칩 실장면 전체를 덮도록 형성되어 있다. 패키지 기판(313)은 봉지부(321)가 형성된 반대쪽 면에 패키지 접속패턴(315)이 형성되어 있다. 기판 패드(314)와 패키지 접속패턴(315)은 도시되지 않은 비아의 형성에 의하여 연결될 수 있다. 또는 패키지 기판(313)으로 다층 배선기판을 사용함으로써 연결될 수 있다.
모듈 기판(330)은, 반도체 칩 패키지(310)에 각각 대응되는 복수의 접속 홀(331)을 가지며, 접속 홀(331)에 의해 형성되는 기판 내벽 일면에 내부 접속패턴(333)이 소정 간격을 이루며 형성되어 있다. 내부 접속패턴(333)은 모듈 기판(330)의 접합 신뢰성 향상을 위한 솔더링을 위하여 상면과 하면에까지 연장되어 형성되어 있다. 모듈 기판(330)의 칩 실장면 반대쪽 면에는 히트 싱크(340)가 부착되어 있다. 히트 싱크(340)는 전술한 실시예들과 마찬가지로 평판 형태의 히트싱크 베이스(341)로부터 돌기 형태로 형성되는 복수의 히트싱크 핀(343)을 갖는다. 히트싱크 베이스(341)가 모듈 기판(330)과 면 접촉이 이루어진다. 히트 싱크(340)의 부착을 위하여 열전도성 접착제(339)가 사용될 수 있다.
반도체 칩 패키지(310)는 모듈 기판(330)의 접속 홀(331)에 삽입되어 실장된다. 봉지부(321)와 패키지 기판(313)의 일부분까지 모듈 기판(330)의 접속 홀(331)에 삽입된다. 패키지 접속패턴(315)은 모듈 기판(330)의 내부 접속패턴(333)과 접촉되어 전기적인 연결이 이루어진다. 접합 신뢰성 향상을 위하여 솔더(337)로 접합이 보강된다.
제 4실시예
도 10은 본 발명에 따른 반도체 모듈의 제 4실시예를 나타낸 부분 단면도이 다. 도 10에 도시된 본 발명에 따른 반도체 모듈(400)은, 히트 슬러그(slug, 423)를 갖는 복수 개의 반도체 칩 패키지(410)들이 모듈 기판(430)에 실장되어 있고 모듈 기판(430)의 반도체 칩 패키지(410)들이 실장되는 칩 실장면의 반대면에 히트 싱크(440)가 부착되어 있는 구조이다.
각각의 반도체 칩 패키지(410)는 반도체 칩(411)이 패키지 기판(413)의 일면에 접착제(417)로 실장되어 있고, 패키지 기판(413)에 형성된 기판 패드(414)와 반도체 칩(411)이 도전성 금속선(419)으로 와이어 본딩이 되어 전기적으로 연결되고 있다. 봉지부(421)가 반도체 칩(411)과 도전성 금속선(419)을 포함하여 패키지 기판(413)의 일면 전체를 덮도록 형성되어 있다. 여기서, 패키지 기판(413)에는 반도체 칩(411)으로부터 발생된 열을 보다 신속하고 효과적으로 배출이 이루어질 수 있도록 반도체 칩(411) 하부의 소정 부분에 구멍이 형성되고 그 구멍 내에 히트 슬러그(423)가 삽입 장착되어 있다. 패키지 기판(413)은 봉지부(421)가 형성된 반대쪽 면에는 기판 패드(414)와 전기적으로 연결된 패키지 접속패턴(415)이 형성되어 있다.
모듈 기판(430)은, 반도체 칩 패키지(430)에 각각 대응되는 복수의 접속 홀(431)을 가지며, 접속 홀(431)에 의해 형성되는 기판 내벽 일면에 내부 접속패턴(433)이 소정 간격을 이루며 형성되어 있다. 모듈 기판(430)의 칩 실장면 반대쪽 면에는 히트 싱크 베이스(441)에 히트 싱크 핀(443)이 형성된 히트 싱크(440)가 열전도성 접착제(439)로 부착되어 있다.
각각의 반도체 칩 패키지(410)는 모듈 기판(430)의 접속 홀(423)에 삽입되어 실장된다. 봉지부(421)의 일부분까지 모듈 기판의 접속 홀(431)에 삽입된다. 패키지 접속패턴(415)은 모듈 기판(430)의 내부 접속패턴(433)과 접촉되어 전기적으로 연결되며 솔더(437)에 의해 접합 신뢰성이 보강된다. 동작시에 반도체 칩 패키지(410) 자체에서 히트 슬러그(423)에 의한 열 방출이 이루어지고 또한 히트 싱크(440)로의 열 전달이 이루어져 히트 싱크(440)를 통한 열 방출도 함께 이루어지게 된다.
제 5실시예
도 11은 본 발명에 따른 반도체 모듈의 제 5실시예를 나타낸 부분 단면도이다. 도 11에 도시된 본 발명에 따른 반도체 모듈(500)은, 전술한 실시예들과 달리 리드프레임이나 기판을 이용하지 않고 재배선 처리된 반도체 칩(511)을 포함하는 복수의 반도체 칩 패키지(510)들이 모듈 기판(530)에 실장된 구조이다. 그리고, 모듈 기판(530)의 일면에는 히트 싱크 베이스(541)에 복수의 히트 싱크 핀(543)이 형성된 히트싱크(540)가 부착되어 있다.
각각의 반도체 칩 패키지(510)는, 칩 패드(512)가 중앙 부분에 형성된 센터패드형의 반도체 칩(511)을 포함한다. 반도체 칩(511)은 웨이퍼 레벨(wafer level)에서의 재배선 과정을 거쳐 칩 패드(511)와 연결된 재배선 패턴(514)이 절연층(513) 상에 형성되어 있고 그 재배선 패턴(514)이 반도체 칩(511)의 한쪽 가장자리에까지 형성되어 있다. 그리고, 반도체 칩(511) 상부에는 반도체 칩(511)의 한쪽 가장자리 부분의 재배선 패턴(514) 부분이 노출되도록 하여 봉지부(515)가 형성된다.
모듈 기판(530)은 각각의 반도체 칩 패키지(510)에 대응되는 복수 개의 접속 홀(531)을 가지며, 그 접속 홀(531) 부분의 기판 내벽의 일면에 반도체 칩(511)의 노출된 재배선 패턴(514)에 대응되어 소정 간격을 이루며 내부 접속패턴(533)이 형성되어 있다. 모듈 기판(530)의 칩 실장면 반대쪽 면에는 열전도성 접착제(539)로 히트 싱크(540)가 부착되어 있다.
이 반도체 모듈(500)은 반도체 칩 패키지(510)가 모듈 기판(530)의 접속 홀(531)에 삽입되어 실장되고 재배선 패턴(514)들이 대응되는 모듈 기판(530)의 내부 접속패턴(533)과 접속되어 전기적인 연결이 이루어지며 솔더(537)에 의해 접합 신뢰성이 보강된다.
제 6실시예
도 12는 본 발명에 따른 반도체 모듈의 제 6실시예를 나타낸 부분 단면도이다. 도 12에 도시된 본 발명에 따른 반도체 모듈(600)은, 전술한 실시예들과 달리 용량 증가 및 실장 밀도 향상 등을 위하여 복수의 단위 반도체 칩 패키지(310a,310b)들이 적층된 적층형 반도체 칩 패키지(610)들이 모듈 기판(630)에 실장된 구조이다. 모듈 기판(630)의 일면에는 역시 히트 싱크 베이스(641)에 복수의 히트 싱크 핀(643)이 형성된 히트 싱크(640)가 부착되어 있다.
각각의 적층형 반도체 칩 패키지(610)는, 전술한 제 3실시예에서 소개된 바와 같은 구조의 단위 반도체 칩 패키지(310a,310b)들이 봉지부(321a,321b)가 접착제(625)로 서로 부착되어 적층된 구조이다. 각 단위 반도체 칩 패키지(310a,310b)들은 전술한 3실시예에 소개한 구조와 동일하므로 그 기술을 생략한다.
모듈 기판(630)은, 적층형 반도체 칩 패키지(610)에 각각 대응되는 복수의 접속 홀(631)을 갖는다. 접속 홀(631)에 의해 형성되는 기판 내벽의 마주보는 면에 각각 내부 접속패턴(633)이 소정 간격을 이루며 형성되어 있다. 모듈 기판(630)의 칩 실장면 반대쪽 면에는 열전도성 접착제(639)로 히트 싱크(640)가 부착되어 있다.
각각의 수직형 반도체 칩 패키지(610)는 모듈 기판(630)의 접속 홀(631)에 삽입되어 실장되고 패키지 접속패턴(615)들이 대응되는 모듈 기판(630)의 내부 접속패턴(633)과 접속되어 전기적인 연결이 이루어지며 솔더(637)에 의해 접합 신뢰성이 보강된다.
제 7실시예
도 13은 본 발명에 따른 반도체 모듈의 제 7실시예를 나타낸 부분 단면도이다. 도 13에 도시된 본 발명에 따른 반도체 모듈(700)은, 용량 증가 및 실장 밀도 향상 등을 위하여 복수의 반도체 칩들(711a,711b)을 포함하는 반도체 칩 패키지(710)들이 모듈 기판(730)에 실장된 구조이다. 모듈 기판(730)의 일면에는 역시 히트 싱크 베이스(741)에 복수의 히트 싱크 핀(743)이 형성된 히트 싱크(740)가 부착되어 있다.
각각의 반도체 칩 패키지(710)는, 한 쌍의 반도체 칩들(711a,711b)이 각각 대응되는 패키지 기판들(713a,713b)에 범프(727a,727b)를 이용하는 플립 칩 본딩으로 실장되어 있고, 반도체 칩들(711a,711b)이 범프(727a,727)가 부착된 면의 반대면이 서로 접착제(725)로 부착되어 패키지 기판들(713a,713b) 사이에 위치하고 있 으며, 패키지 기판들(713a,713b) 사이에 봉지부(721)가 형성되어 있는 구조이다. 각각의 패키지 기판(713a,713b)은 봉지부(721)가 형성된 반대쪽 면에 패키지 접속패턴(715a,715b)이 형성되어 있다.
모듈 기판(730)은 각각의 반도체 칩 패키지(710)에 대응되는 복수 개의 접속 홀(731)을 가지고 있다. 접속 홀(731)에 의해 형성되는 기판 내벽의 마주보는 면에 각각 내부 접속패턴(733)이 소정 간격을 이루며 형성되어 있다. 모듈 기판(730)의 칩 실장면 반대쪽 면에는 열전도성 접착제(739)로 히트 싱크(740)가 부착되어 있다.
각각의 반도체 칩 패키지(710)는 모듈 기판(730)의 접속 홀(731)에 삽입되어 실장되고 패키지 접속패턴(715)들이 대응되는 모듈 기판(730)의 내부 접속패턴(733)과 접속되어 전기적인 연결이 이루어지며 솔더(737)에 의해 접합 신뢰성이 보강된다.
제 8실시예
도 14는 본 발명에 따른 반도체 모듈의 제 8실시예를 나타낸 부분 단면도이다. 도 14에 도시된 본 발명에 따른 반도체 모듈(800)은, 재배선 처리된 한 쌍의 반도체 칩들(511a,511b)을 포함하는 단위 반도체 칩 패키지들(510a,510b)이 적층된 적층형 반도체 칩 패키지(810) 복수 개가 모듈 기판(830)에 실장된 구조이다. 모듈 기판(830)의 일면에는 역시 히트 싱크 베이스(841)에 복수의 히트싱크 핀(843)이 형성된 히트 싱크(840)가 부착되어 있다.
각각의 적층형 반도체 칩 패키지(810)는, 전술한 제 5실시예에서 소개된 바 와 같은 구조의 단위 반도체 칩 패키지들(510a,510b)이 반도체 칩(511a,511b) 배면이 접착제(825)로 서로 부착되어 적층된 구조이다. 각 단위 반도체 칩 패키지들(510a,510b)에 대하여는 전술한 5실시예의 구조와 동일하므로 그 기술을 생략한다.
모듈 기판(830)은, 복수의 적층형 반도체 칩 패키지(810)에 각각 대응되는 복수의 접속 홀(831)을 갖는다. 접속 홀(831)에 의해 형성되는 기판 내벽의 마주보는 면에 각각 내부 접속패턴(833)이 소정 간격을 이루며 형성되어 있다. 모듈 기판(830)의 칩 실장면 반대쪽 면에는 열전도성 접착제(839)로 히트 싱크(840)가 부착되어 있다.
각각의 반도체 칩 패키지(810)는 모듈 기판(830)의 접속 홀(831)에 삽입되어 실장되고 재배선 패턴(514a,514b)이 대응되는 모듈 기판(830)의 내부 접속패턴(833)과 접속되어 전기적인 연결이 이루어지며 솔더(837)에 의해 접합 신뢰성이 보강된다.
제 9실시예
도 15는 본 발명에 따른 반도체 모듈의 제 9실시예를 나타낸 부분 단면도이다. 도 15에 도시된 본 발명에 따른 반도체 모듈(900)은, 재배선 처리된 제 1반도체 칩(911a)과 일반적인 구조의 제 2반도체 칩(911b)을 포함하는 복수의 반도체 칩 패키지(910)들이 모듈 기판(930)에 실장된 구조이다. 모듈 기판(930)의 일면에는 역시 히트 싱크 베이스(941)에 복수의 히트 싱크 핀(943)이 형성된 히트 싱크(940)가 부착되어 있다.
각각의 반도체 칩 패키지(910)들은, 재배선 처리된 제 1반도체 칩(911a)과 플립 칩 본딩에 적합한 구조의 제 2반도체 칩(911b)을 포함하는 혼합형 구조이다. 제 1반도체 칩(911a)은 칩 패드(912a)가 중앙 부분에 형성된 센터패드형의 반도체 칩(911a)으로서 웨이퍼 레벨에서의 재배선 과정을 거쳐 칩 패드(912a)와 연결된 재배선 패턴(914)이 절연층(913) 상에 형성되어 있고 그 재배선 패턴(914)이 제 1반도체 칩(911a)의 한 쪽 가장자리에까지 형성되어 있다. 그리고, 그 제 1반도체 칩(911a)의 재배선 패턴(914)에 범프(927)가 접합되도록 하여 플립 칩 본딩으로 센터패드형의 제 2반도체 칩(911b)이 실장되어 있다. 제 1반도체 칩(911a)과 제 2반도체 칩(911b) 사이에는 봉지부(921)가 형성되어 있다. 한편, 제 1반도체 칩(911a)의 재배선 패턴(914)에는 솔더(928)로 리드프레임 리드(913)가 부착되어 있는데, 그 리드프레임 리드(923)의 일부가 봉지부(921)로부터 돌출되어 모듈 기판(930)에 반도체 칩 패키지(910)가 실장될 때 사용된다.
모듈 기판(930)은, 반도체 칩 패키지(910)의 리드프레임 리드(913)에 각각 대응되는 복수의 접속 홀(931)을 갖는다. 접속 홀(931)에 의해 형성되는 기판 내벽 일면에 내부 접속패턴(933)이 형성되어 있다. 모듈 기판(930)의 칩 실장면 반대쪽 면에는 열전도성 접착제(939)로 히트 싱크(940)가 부착되어 있다.
각각의 반도체 칩 패키지(910)는 모듈 기판(930)의 접속 홀(931)에 리드프레임 리드(913)가 삽입되고 솔더(937)에 의해 내부 접속패턴(933)과 접합되어 실장이 이루어진다.
제 10실시예
도 16은 본 발명에 따른 반도체 모듈의 제 10실시예를 나타낸 부분 단면도이고, 도 17은 본 발명에 따른 반도체 모듈의 제 10실시예의 부분 사시도이다. 도 16과 도 17에 도시된 본 발명에 따른 반도체 모듈(1000)은, 제 9실시예의 반도체 모듈(900)과 마찬가지로 재배선 처리된 제 1반도체 칩(1011a)과 플립 칩 본딩에 적합한 일반적인 제 2반도체 칩(1011b)을 포함하는 복수의 반도체 칩 패키지들(1010)이 모듈 기판(1030)에 실장된 구조이다. 모듈 기판(1030)의 일면에는 역시 히트 싱크 베이스(1041)에 복수의 히트 싱크 핀(1043)이 형성된 히트 싱크(1040)가 부착되어 있다.
각각의 반도체 칩 패키지들(1010)은, 재배선 처리된 제 1반도체 칩(1011a)과 플립 칩 본딩용 제 2반도체 칩(1011b)을 포함하는 혼합형 구조이다. 제 1반도체 칩(1011a)과 제 2반도체 칩(1011b)은 모두 센터패드형의 반도체 칩이다. 반도체 칩(1011a) 상부의 절연층(1013) 상에 형성된 재배선 패턴(1014)에 범프(1027)가 접합되어 제 2반도체 칩(1011b)이 플립 칩 본딩되어 있다. 그리고, 제 1반도체 칩(1011a)과 제 2반도체 칩(1011b) 사이에는 봉지부(1021)가 형성되어 있다. 한편, 제 1반도체 칩(1011a)의 재배선 패턴(1014)에는 도전성 금속선(1023)이 접합되어 있으며 그 도전성 금속선(1013)의 일부가 봉지부(1021)로부터 돌출되어 있다. 재배선 패턴(1014)에 범프(1028)가 형성되도록 하여 도전성 금속선(1013)의 형성 과정에서 손상이 발생되지 않도록 할 수 있다. 여기서, 도전성 금속선(1013)으로는 금선이 사용될 수 있으며 니켈 도금에 의해 강도가 확보된다.
모듈 기판(1030)은, 반도체 칩 패키지(1010)의 도전성 금속선(1013)에 각각 대응되는 복수의 접속 홀(1031)을 갖는다. 접속 홀(1031)에 의해 형성되는 기판 내벽 일면에 내부 접속패턴(1033)이 형성되어 있다. 모듈 기판(1030)의 칩 실장면 반대쪽 면에는 열전도성 접착제(1039)로 히트 싱크(1040)가 부착되어 있다.
각각의 반도체 칩 패키지(1010)는 모듈 기판(1030)의 접속 홀(1031)에 도전성 금속선(1013)이 삽입되고 솔더(1037)에 의해 내부 접속패턴(1033)과 접합되어 실장이 이루어진다.
제 11실시예
도 18은 본 발명에 따른 반도체 모듈의 제 11실시예의 배면도이고, 도 19는 본 발명에 따른 반도체 모듈의 제 11실시예의 측단면도이다. 도 18과 도 19에 도시된 본 발명에 따른 반도체 모듈(1100)은, 제 1실시예의 반도체 모듈(도 4의 100)에서 히트 싱크 부분이 개선된 예이다. 수직으로 실장된 각각의 반도체 칩 패키지(1110)와 모듈 기판(1130)에 대하여는 제 1실시예와 동일한 구조이므로 설명을 생략하기로 한다.
제 11실시예의 반도체 모듈(1100)은 모듈 기판(1130)에 열전도성 접착제(1139)로 부착되는 평판 형태의 히트 싱크 베이스(1141)와 그로부터 돌기 형태로 돌출된 히트 싱크 핀(1143b)과 굴곡형 히트 싱크 핀(1143a) 및 히트 파이프(1145)가 형성된 히트 싱크(1140)를 갖는다. 굴곡형 히트 싱크 핀(1143a)은 반도체 모듈(1100)이 실장되는 시스템 환경에서 외부 냉각 팬 등에 의해 송풍되는 공기의 흐름을 반도체 모듈(1100)의 상부로 안내하도록 적절하게 구부러져 형성되어 있다. 히트 싱크 핀(1143b)은 순수한 방열 기능을 수행한다. 그리고, 히트 파이프(1145)는 일측이 타측보다 중력 방향에 대하여 높은 위치에 있도록 중력 방향을 향하여 약간 경사진 형태로 형성된다. 이 히트 파이프(1145)는 공기 유입 부분으로부터 먼 위치에서 발생되는 열이 히트 파이프(1145)를 통하여 쉽게 공기 중으로 방출시킨다. 여기서, 굴곡형 히트 싱크 핀(1143a)은 설치 환경에서 최상의 방열 효과를 얻을 수 있는 공기의 흐름을 고려하여 그 길이나 수 및 형태가 결정될 수 있다.
이상과 같은 본 발명에 따른 반도체 모듈 구조에 따르면, 반도체 제품의 고속화와 소형화 및 다핀화에 대응하여 우수한 열 특성을 갖도록 함으로써 반도체 모듈의 동작에 대한 신뢰성이 향상될 수 있다. 또한, 구조가 단순하여 제조 공정이 단순화될 수 있고 기존의 장비를 그대로 이용할 수 있어 제조 비용이 감소될 수 있다.

Claims (25)

  1. 반도체 칩과, 상기 반도체 칩이 실장된 칩 실장면과 상기 칩 실장면에 형성되어 있으며 상기 반도체 칩과 전기적으로 연결된 기판 패드와 상기 기판 패드와 전기적으로 연결되어 있으며 칩 실장면과 그 반대면 중 적어도 어느 일면의 한쪽 가장자리 부분에 형성된 패키지 접속패턴이 형성된 패키지 기판과, 상기 패키지 접속패턴이 외부로 노출되도록 하여 상기 반도체 칩을 둘러싸는 봉지부를 갖는 복수의 반도체 칩 패키지들과;
    각각의 상기 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되어 있고, 상기 접속 홀의 기판 내벽에 상기 패키지 접속패턴과 접촉된 내부 접속패턴이 형성되어 있으며, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및
    상기 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;
    를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  2. 반도체 칩과, 상기 반도체 칩이 실장된 리드프레임 패드와 상기 리드프레임 패드의 한 쪽 주변에 형성된 복수의 리드들을 갖는 리드프레임과, 상기 반도체 칩과 상기 리드들을 전기적으로 연결하는 본딩와이어들과, 상기 리드들의 소정 부분이 노출되도록 하여 상기 반도체 칩을 둘러싸는 봉지부를 갖는 반도체 칩 패키지들과;
    상기 리드들이 각각 삽입된 복수의 접속 홀이 형성되어 있고, 상기 접속 홀의 기판 내벽에 상기 리드와 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 끝 부분에 외부 접속패턴이 형성된 모듈 기판; 및
    상기 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;
    를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  3. 복수의 칩 패드가 형성되어 있는 반도체 칩과, 상기 반도체 칩 상에 형성된 절연층과, 상기 절연층 상에서 상기 반도체 칩의 한 쪽 가장자리에 위치한 부분을 갖도록 형성되어 있으며 상기 절연층을 관통하여 상기 칩 패드와 연결되어 있는 재배선 패턴과, 상기 반도체 칩의 한쪽 가장자리 부분의 재배선 패턴 부분이 노출되도록 하여 상기 반도체 칩 상부의 절연층과 상기 재배선 패턴을 덮는 봉지부를 갖는 복수의 반도체 칩 패키지들과;
    각각의 상기 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되어 있고, 상기 접속 홀의 기판 내벽에 상기 재배선 패턴과 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및
    상기 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;
    를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  4. 반도체 칩과, 상기 반도체 칩이 실장된 칩 실장면과 상기 칩 실장면에 형성되어 있으며 상기 반도체 칩과 전기적으로 연결된 기판 패드와 상기 기판 패드와 전기적으로 연결되어 있으며 칩 실장면의 반대면 한쪽 가장자리 부분에 형성된 패키지 접속패턴을 갖는 패키지 기판과, 상기 모듈 기판의 칩 실장면에 상기 반도체 칩을 둘러싸는 봉지부를 갖는 복수의 단위 반도체 칩 패키지들 한 쌍이 상기 봉지부가 서로 부착되어 적층된 적층형 반도체 칩 패키지들과;
    각각의 상기 적층형 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되어 있고, 상기 접속 홀의 기판 내벽에 상기 패키지 접속패턴과 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 끝 부분에 외부 접속패턴이 형성된 모듈 기판; 및
    상기 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;
    를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  5. 한 쌍의 반도체 칩들이 각각 대응되는 패키지 기판에 범프에 의해 플립 칩 본딩되어 있고, 상기 반도체 칩들이 상기 패키지 기판들 사이에서 서로 부착되어 있으며, 상기 패키지 기판들 사이에 봉지부가 형성되어 있고, 상기 패키지 기판들의 봉지부가 형성된 반대쪽 면에 패키지 접속패턴이 형성되어 있는 복수의 반도체 칩 패키지들과;
    각각의 상기 반도체 칩 패키지가 삽입된 복수 개의 접속 홀이 형성되어 있 고, 상기 접속 홀의 기판 내벽에 상기 패키지 접속패턴과 접촉된 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및
    상기 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;
    를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  6. 복수의 칩 패드가 형성되어 있는 반도체 칩과, 상기 반도체 칩 상에 형성된 절연층과, 상기 절연층 상에서 상기 반도체 칩의 한 쪽 가장자리에 위치한 부분을 갖도록 형성되어 있으며 상기 절연층을 관통하여 상기 칩 패드와 연결되어 있는 재배선 패턴과, 상기 반도체 칩의 한쪽 가장자리 부분의 재배선 패턴 부분이 노출되도록 하여 상기 반도체 칩 상부의 절연층과 상기 재배선 패턴을 덮는 봉지부를 갖는 단위 반도체 칩 패키지들 한 쌍이 상기 봉지부가 서로 부착되어 적층된 복수의 적층형 반도체 칩 패키지들과;
    각각의 상기 적층형 반도체 칩 패키지가 삽입된 복수의 접속 홀이 형성되어 있고, 상기 접속 홀의 기판 내벽에 상기 재배선 패턴과 접촉된 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및
    상기 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;
    를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  7. 복수의 칩 패드가 형성되어 있는 제 1반도체 칩과, 상기 제 1반도체 칩 상에 형성된 절연층과, 상기 절연층 상에서 상기 제 1반도체 칩의 한 쪽 가장자리에 위치한 부분을 갖도록 형성되어 있으며 상기 절연층을 관통하여 상기 칩 패드와 연결되어 있는 재배선 패턴과, 상기 재배선 패턴 상에 범프로 플립 칩 본딩된 제 2반도체 칩과, 상기 반도체 칩들 사이에 형성된 봉지부와, 상기 재배선 패턴에 접속되어 있으며 상기 봉지부로부터 외부로 돌출된 부분을 갖는 접속단자를 갖는 복수의 반도체 칩 패키지들;
    상기 접속단자들이 각각 삽입된 복수의 접속 홀이 형성되어 있고, 상기 접속 홀의 기판 내벽에 상기 접속단자와 접촉되는 내부 접속패턴이 형성되어 있고, 한쪽 가장자리 부분에 외부 접속패턴이 형성된 모듈 기판; 및
    상기 모듈 기판의 칩 실장면 반대쪽 면에 부착된 히트 싱크;
    를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  8. 제 1항과 제 3항 내지 제 6항 중 어느 한 항에 있어서, 상기 반도체 칩 패키지는 상기 모듈 기판을 관통하며 열전도성 접착제를 매개로 상기 히트 싱크와 연결된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  9. 제 1항에 있어서, 상기 반도체 칩 패키지는 상기 패키지 기판의 칩 실장면과 그 반대면 모두에 패키지 접속패턴이 형성된 것을 특징으로 하는 수직 실장된 반도 체 칩 패키지를 갖는 반도체 모듈.
  10. 제 1항에 있어서, 상기 반도체 칩 패키지는 상기 패키지 기판의 칩 실장면의 반대면에 상기 패키지 접속패턴이 형성되어 있고 상기 봉지부가 칩 실장면 전체를 덮는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  11. 제 1항과 제 4항 중 어느 한 항에 있어서, 상기 반도체 칩 하부의 상기 모듈 기판에 히트 슬러그가 삽입 장착된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  12. 제 2항에 있어서, 상기 리드프레임은 상기 리드들이 이층으로 형성되어 있으며 상부 리드와 하부 리드들이 서로 절연성 접착제로 부착된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  13. 제 2항에 있어서, 상기 리드들과 상기 내부 접속패턴이 솔더에 의해 접합된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  14. 제 7항에 있어서, 상기 접속단자와 상기 내부 접속패턴이 솔더에 의해 접합된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  15. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 내부 접속패턴은 상기 모듈 기판의 상면과 하면으로 연장되어 형성된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  16. 제 1항과 제 4항 중 어느 한 항에 있어서, 상기 반도체 칩은 상기 패키지 기판과 와이어본딩에 의해 연결된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  17. 제 3항과 제 6항 중 어느 한 항에 있어서, 상기 반도체 칩은 센터패드형 반도체 칩인 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  18. 제 7항에 있어서, 상기 접속단자는 리드프레임 리드인 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  19. 제 7항에 있어서, 상기 접속단자는 상기 재배선 패턴에 접합된 도전성 금속선인 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  20. 제 18항에 있어서, 상기 접속단자는 상기 내부 접속패턴과 솔더에 의해 접합된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  21. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 히트 싱크는 평판 형태의 히트 싱크 베이스와 그로부터 돌기 형태로 돌출된 히트싱크 핀을 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  22. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 히트 싱크는 외부에서 송풍되는 공기의 흐름을 안내하는 굴곡형 히트 싱크 핀을 갖는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  23. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 히트 싱크는 일측이 타측보다 중력 방향에 대하여 높은 위치에 있도록 하여 경사진 히트 파이프를 포함하는 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  24. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 히트 싱크는 열전도성 접착제로 상기 모듈 기판에 부착된 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
  25. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 반도체 모듈은 메모리 모듈인 것을 특징으로 하는 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈.
KR1020030095436A 2003-12-23 2003-12-23 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈 KR100586698B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030095436A KR100586698B1 (ko) 2003-12-23 2003-12-23 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US10/892,441 US7050303B2 (en) 2003-12-23 2004-07-16 Semiconductor module with vertically mounted semiconductor chip packages
JP2004371565A JP4336642B2 (ja) 2003-12-23 2004-12-22 鉛直実装された半導体チップパッケージを有する半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095436A KR100586698B1 (ko) 2003-12-23 2003-12-23 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈

Publications (2)

Publication Number Publication Date
KR20050064144A KR20050064144A (ko) 2005-06-29
KR100586698B1 true KR100586698B1 (ko) 2006-06-08

Family

ID=34675962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095436A KR100586698B1 (ko) 2003-12-23 2003-12-23 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈

Country Status (3)

Country Link
US (1) US7050303B2 (ko)
JP (1) JP4336642B2 (ko)
KR (1) KR100586698B1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116003B2 (en) * 2004-07-14 2006-10-03 Hamilton Sundstrand Corporation Aircraft starter/generator electrical system with mixed power architecture
WO2006024009A2 (en) * 2004-08-24 2006-03-02 C-Core Technologies, Inc. Edge plated printed wiring boards
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP2009502024A (ja) * 2005-06-27 2009-01-22 ラミナ ライティング インコーポレーテッド 発光ダイオードパッケージ及びその製造方法
US7494910B2 (en) * 2006-03-06 2009-02-24 Micron Technology, Inc. Methods of forming semiconductor package
CN101361221A (zh) * 2006-04-28 2009-02-04 株式会社东芝 高频用半导体装置
DE102006033870B4 (de) * 2006-07-21 2009-02-26 Infineon Technologies Ag Elektronisches Bauteil mit mehreren Substraten sowie ein Verfahren zur Herstellung desselben
TWI305130B (en) * 2006-09-21 2009-01-01 Delta Electronics Inc Module supporting device
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
DE102007050433B4 (de) * 2007-10-22 2014-01-02 Qimonda Ag Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
TWM335716U (en) * 2008-01-09 2008-07-01 Walton Chaintech Corp Heat dissipation structure for memory
US20090219687A1 (en) * 2008-03-03 2009-09-03 Jui-Nan Lin Memory heat-dissipating mechanism
US20090251857A1 (en) * 2008-04-07 2009-10-08 Qimonda Ag System including an electronic module with a heat spreader
TWI349848B (en) * 2008-06-11 2011-10-01 Asustek Comp Inc Heat-dissipating device for memory module
JP2010129806A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体装置および製造方法
US8703543B2 (en) * 2009-07-14 2014-04-22 Honeywell International Inc. Vertical sensor assembly method
JP5213884B2 (ja) * 2010-01-27 2013-06-19 三菱電機株式会社 半導体装置モジュール
US8139355B2 (en) 2010-05-24 2012-03-20 International Business Machines Corporation Memory module connector having memory module cooling structures
KR101027957B1 (ko) * 2010-10-07 2011-04-12 최영철 릴레이용 인터페이스 유닛
TWI483355B (zh) * 2011-10-25 2015-05-01 Nat Chip Implementation Ct Nat Applied Res Lab 模組化積體電路之製造方法
JP5953734B2 (ja) * 2011-12-20 2016-07-20 富士通株式会社 放熱器、積層型電子デバイス、及び電子機器。
US8837141B2 (en) * 2012-10-17 2014-09-16 Microelectronics Assembly Technologies Electronic module with heat spreading enclosure
CN103943581B (zh) * 2013-01-23 2017-07-07 中兴通讯股份有限公司 功率器件封装结构及封装方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
DE102015108909B4 (de) * 2015-06-05 2021-02-18 Infineon Technologies Ag Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) * 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9728524B1 (en) * 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10785863B2 (en) * 2018-04-09 2020-09-22 Raytheon Company Circuit support and cooling structure
CN108542416A (zh) * 2018-05-24 2018-09-18 明峰医疗系统股份有限公司 一种pet探测器pcb板的固定结构
JP7210186B2 (ja) * 2018-08-07 2023-01-23 タイコエレクトロニクスジャパン合同会社 回路基板組立体
US10886208B2 (en) * 2018-10-12 2021-01-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package, electronic assembly and method for manufacturing the same
US11855528B2 (en) * 2018-12-26 2023-12-26 Panasonic Intellectual Property Management Co., Ltd. Power conversion apparatus
CN110010600B (zh) * 2018-12-31 2020-12-29 浙江臻镭科技股份有限公司 一种竖立放置射频芯片模组的互联结构及其制作方法
CN113141122A (zh) * 2020-01-20 2021-07-20 珠海格力电器股份有限公司 一种智能功率模块及其制备方法
CN214751346U (zh) * 2020-07-29 2021-11-16 珠海艾派克微电子有限公司 处理盒

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354363A (ja) * 1991-05-31 1992-12-08 Fujitsu Ltd 半導体装置ユニット
US5786985A (en) * 1991-05-31 1998-07-28 Fujitsu Limited Semiconductor device and semiconductor device unit
US6075287A (en) * 1997-04-03 2000-06-13 International Business Machines Corporation Integrated, multi-chip, thermally conductive packaging device and methodology
US5999405A (en) * 1997-05-05 1999-12-07 Gateway 2000, Inc. PCB module support system
KR19990026510A (ko) 1997-09-25 1999-04-15 윤종용 외장형 히트 싱크를 구비하는 수직실장형 반도체 패키지 모듈
US20030068920A1 (en) 1999-12-14 2003-04-10 Che-Yu Li High density, high frequency memory chip modules having thermal management structures
KR100356800B1 (ko) 1999-12-29 2002-10-18 주식회사 하이닉스반도체 메모리 모듈
US6711021B1 (en) * 2003-01-15 2004-03-23 Hewlett-Packard Development Company, L.P. Systems and methods that use at least one component to remove the heat generated by at least one other component
US7027305B2 (en) * 2003-09-05 2006-04-11 Power-One, Inc. Arrangement for surface mounting of subassemblies on a mother board

Also Published As

Publication number Publication date
JP2005184007A (ja) 2005-07-07
US20050135067A1 (en) 2005-06-23
JP4336642B2 (ja) 2009-09-30
US7050303B2 (en) 2006-05-23
KR20050064144A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100586698B1 (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
KR102005313B1 (ko) 반도체 장치
US6201302B1 (en) Semiconductor package having multi-dies
US6838768B2 (en) Module assembly for stacked BGA packages
JP3145299B2 (ja) マルチチップモジュールパッケージ
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6921968B2 (en) Stacked flip chip package
US6525942B2 (en) Heat dissipation ball grid array package
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US7034388B2 (en) Stack type flip-chip package
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US7495327B2 (en) Chip stacking structure
US20070069371A1 (en) Cavity chip package
US7892888B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR101046252B1 (ko) Ｔｓｖ를 이용한 적층 칩 패키지
US10923428B2 (en) Semiconductor package having second pad electrically connected through the interposer chip to the first pad
CN111128917A (zh) 一种芯片封装结构及其制作方法
US9252068B2 (en) Semiconductor package
KR101056750B1 (ko) Ｔｓｖ를 이용한 적층 칩 패키지
US8031484B2 (en) IC packages with internal heat dissipation structures
TW578282B (en) Thermal- enhance MCM package
JPH10284544A (ja) 半導体装置およびその製造方法
CN116759397A (zh) 一种芯片封装结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee