CN116759397A - 一种芯片封装结构及其制备方法 - Google Patents
一种芯片封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116759397A CN116759397A CN202311028826.4A CN202311028826A CN116759397A CN 116759397 A CN116759397 A CN 116759397A CN 202311028826 A CN202311028826 A CN 202311028826A CN 116759397 A CN116759397 A CN 116759397A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- memory chip
- chip
- phy interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 238000005538 encapsulation Methods 0.000 claims description 94
- 239000000463 material Substances 0.000 claims description 40
- 238000007789 sealing Methods 0.000 claims description 26
- 239000008393 encapsulating agent Substances 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 334
- 238000000034 method Methods 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02335—Free-standing redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种芯片封装结构及其制备方法，芯片封装结构包括：存储芯片和半导体器件，存储芯片的至少部分区域与半导体器件相对设置；所述半导体器件朝向存储芯片的一侧内置第一PHY接口，所述存储芯片的有源面一侧内置第二PHY接口，第二PHY接口与所述第一PHY接口相对设置；位于所述第一PHY接口和第二PHY接口之间且与第一PHY接口和第二PHY接口接触的第一互联体。所述芯片封装结构能降低存储芯片和半导体器件之间信号传输的损耗。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种芯片封装结构及其制备方法。
背景技术
现有技术中，存储芯片和数据处理芯片之间是通过硅中介板（Si interposer）或EmIB (Embed Embedded Multi-die Interconnect Bridge)来实现二者之间的数据传输，由于二者均是通过具有中间媒介来传输数据，造成存储芯片和数据处理芯片之间的数据传输路径较长，存储芯片和半导体器件之间存在信号传输的损耗。
发明内容
因此，本发明要解决的技术问题在于解决如何降低存储芯片和半导体器件之间信号传输的损耗的问题，从而提供一种芯片封装结构及其制备方法。
本发明提供一种芯片封装结构，包括：存储芯片和半导体器件，存储芯片的至少部分区域与半导体器件相对设置；所述半导体器件朝向存储芯片的一侧内置第一PHY接口，所述存储芯片的有源面一侧内置第二PHY接口，第二PHY接口与所述第一PHY接口相对设置；位于所述第一PHY接口和第二PHY接口之间且与所述第一PHY接口和第二PHY接口接触的第一互联体。
可选的，所述第一互联体包括第一引出端子层、第一焊接层和第一焊盘层；第一引出端子层设置在第二PHY接口的表面；第一焊盘层设置在第一PHY接口的表面；第一焊接层位于第一引出端子层和第一焊盘层之间且与第一引出端子层和第一焊盘层连接。
可选的，还包括：重布线结构；所述存储芯片位于半导体器件背离重布线结构的一侧；第二互联体，位于所述半导体器件和重布线结构之间；第三互联体，设置在存储芯片的有源面一侧且与第一互联体间隔设置；导电柱，位于半导体器件的侧部且连接第三互联体和重布线结构。
可选的，第二互联体包括第二引出端子层、第二焊接层和第二焊盘层，第二引出端子层位于半导体器件的一侧表面，第二引出端子层和第一PHY接口在半导体器件的厚度方向上间隔设置；第二焊盘层位于部分重布线结构朝向半导体器件的一侧表面，第二焊接层位于第二引出端子层和第二焊盘层之间且连接第二引出端子层和第二焊盘层；第三互联体包括第三引出端子层、第三焊接层和第三焊盘层，第三引出端子层设置在存储芯片的有源面一侧，第三引出端子层和第二PHY接口间隔设置，第三焊盘层位于导电柱背离重布线结构的一侧表面，第三焊接层位于第三引出端子层和第三焊盘层之间且连接第三引出端子层和第三焊盘层。
可选的，还包括：第一包封层，第一包封层包封半导体器件、导电柱和第二互联体。
可选的，还包括：第二底填胶层，位于存储芯片和第一包封层之间以及存储芯片和半导体器件之间且包裹第一互联体的侧壁和第三互联体的侧壁；第二包封层，覆盖第二底填胶层、以及存储芯片的侧壁和存储芯片背离半导体器件的一侧表面。
可选的，还包括：导热层，位于存储芯片的侧壁表面、存储芯片背离半导体器件的一侧表面、以及存储芯片侧部的半导体器件背离重布线结构的一侧表面；所述第二包封层还覆盖所述导热层。
可选的，还包括：散热装置，所述散热装置包括密封盖，密封盖覆盖第二包封层背离存储芯片的一侧表面以及第二包封层的侧壁。
可选的，所述散热装置还包括：散热翅片，位于第二包封层背离重布线结构的一侧且设置在密封盖的表面。
可选的，第二包封层的材料的导热系数大于第一包封层的材料的导热系数。
可选的，第二包封层为导热胶。
可选的，还包括：位于重布线结构背离半导体器件一侧的外联体。
本发明还提供一种芯片封装结构的制备方法，包括：提供存储芯片和半导体器件，所述半导体器件的一侧内置第一PHY接口，所述存储芯片的有源面一侧内置第二PHY接口；将存储芯片的至少部分区域与半导体器件相对设置，第二PHY接口与所述第一PHY接口相对设置，所述第一PHY接口和第二PHY接口之间通过第一互联体电连接，第一互联体与第一PHY接口和第二PHY接口接触。
可选的，还包括：形成重布线结构；将存储芯片的至少部分区域与半导体器件相对设置之前，将半导体器件设置在重布线结构的一侧，第一PHY接口背离重布线结构，半导体器件和重布线结构之间具有第二互联体；将存储芯片的至少部分区域与半导体器件相对设置之前，在所述重布线结构上形成导电柱，导电柱位于半导体器件的侧部；将存储芯片的至少部分区域与半导体器件相对设置的步骤中，所述存储芯片位于半导体器件背离重布线结构的一侧，存储芯片的有源面通过第三互联体与导电柱连接，第三互联体和第一互联体间隔设置。
可选的，还包括：将存储芯片的至少部分区域与半导体器件相对设置之前，形成包封半导体器件、导电柱和第二互联体的第一包封层；将存储芯片的至少部分区域与半导体器件相对设置之后，在存储芯片和第一包封层之间以及存储芯片和半导体器件之间形成包裹第一互联体的侧壁和第三互联体的侧壁的第二底填胶层；形成覆盖第二底填胶层、以及存储芯片的侧壁和存储芯片背离半导体器件的一侧表面的第二包封层。
可选的，还包括：形成第二包封层之前，在存储芯片的侧壁表面、存储芯片背离半导体器件的一侧表面、以及存储芯片侧部的半导体器件背离重布线结构的一侧表面形成导热层；形成第二包封层之后，所述第二包封层还覆盖所述导热层。
可选的，还包括：提供散热装置，所述散热装置包括密封盖；将密封盖封盖设置在第二包封层背离半导体器件的一侧表面以及第二包封层的侧壁。
本发明技术方案提供具有以下有益效果：
本发明技术方案提供的芯片封装结构，所述半导体器件内置的第一PHY接口通过第一互联体与所述存储芯片的有源面一侧内置的第二PHY接口直接互连，进而实现半导体器件与存储芯片之间的存储数据的直接传输，降低半导体器件与存储芯片之间的信号传输路径长度，尤其是在高速信号传输中，这种半导体器件与存储芯片之间的直接互连方式可大大缩短二者之间的信号传输路径长度，从而进一步降低信号在传输过程中由于信号传输路径长度的缩短所致的传输损耗。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的芯片封装结构的示意图；
图2为存储芯片和半导体器件之间的位置示意图；
图3至图18为本发明另一实施例提供的芯片封装结构的制备过程的示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实施例提供一种芯片封装结构，参考图1和图2，包括：
存储芯片200和半导体器件100，存储芯片200的至少部分区域与半导体器件100相对设置；所述半导体器件100朝向存储芯片200的一侧内置第一PHY接口15a，所述存储芯片200的有源面一侧内置第二PHY接口15b，第二PHY接口15b与所述第一PHY接口15a相对设置；
位于所述第一PHY接口15a和第二PHY接口15b之间且与所述第一PHY接口15a和第二PHY接口15b接触的第一互联体12。
本实施例中，所述半导体器件100内置的第一PHY接口15a通过第一互联体与所述存储芯片200的有源面一侧内置的第二PHY接口15b直接互连，进而实现半导体器件100与存储芯片200之间的存储数据的直接传输，降低半导体器件100与存储芯片200之间的信号传输路径长度，尤其是在高速信号传输中，这种半导体器件100与存储芯片200之间的直接互连方式可大大缩短二者之间的信号传输路径长度，从而进一步降低信号在传输过程中由于信号传输路径长度的缩短所致的传输损耗。
参考图2，所述存储芯片200和半导体器件100错位设置。在其他实施例中，存储芯片的全部区域与半导体器件相对设置。
存储芯片200的数量为一个或者若干个。参考图2，存储芯片200的数量为若干个。
所述第一互联体12包括第一引出端子层122（参考图12）、第一焊接层123（参考图12）和第一焊盘层121（参考图11）；第一引出端子层122设置在第二PHY接口15b的表面；第一焊盘层121设置在第一PHY接口15a的表面；第一焊接层123位于第一引出端子层122和第一焊盘层121之间且与第一引出端子层122和第一焊盘层121连接。
所述芯片封装结构还包括：重布线结构30；所述存储芯片200位于半导体器件100背离重布线结构30的一侧；第二互联体11，位于所述半导体器件100和重布线结构30之间；第三互联体13，设置在存储芯片200的有源面一侧且与第一互联体12间隔设置；导电柱14，位于半导体器件100的侧部且连接第三互联体13和重布线结构30。
所述重布线结构30包括介质层和重布线层，所述重布线层位于介质层中，所述介质层可以为若干层，重布线层可以为若干层。
第二互联体11（参考图5）包括第二引出端子层112、第二焊接层113和第二焊盘层111，第二引出端子层112位于半导体器件100的一侧表面，第二引出端子层112和第一PHY接口15a在半导体器件100的厚度方向上间隔设置；第二焊盘层111位于部分重布线结构30朝向半导体器件100的一侧表面，第二焊接层113位于第二引出端子层112和第二焊盘层111之间且连接第二引出端子层112和第二焊盘层111。
第三互联体13包括第三引出端子层132（参考图12）、第三焊接层133（参考图12）和第三焊盘层131（参考图11），第三引出端子层132设置在存储芯片200的有源面一侧，第三引出端子层132和第二PHY接口15b间隔设置，第三焊盘层131位于导电柱14背离重布线结构30的一侧表面，第三焊接层133位于第三引出端子层132和第三焊盘层131之间且连接第三引出端子层132和第三焊盘层131。
所述芯片封装结构还包括：第一包封层10，第一包封层10包封半导体器件100、导电柱14和第二互联体11。
本实施例中，所述第一包封层为一体结构，第一包封层的材料包括底部填充塑封材料，形成第一包封层的工艺包括MUF（Molded Underfill）工艺。
在另一个实施例中，所述第一包封层包括第一子包封层和第二子包封层，第一子包封层位于半导体器件和重布线结构之间以及部分高度的导电柱的周围，第一子包封层完全包封第二互联体；第二子包封层位于第一子包封层背离重布线结构的一侧表面，第二子包封层包封半导体器件的侧壁和部分高度的导电柱且暴露出半导体器件背离重布线结构的一侧表面，第二子包封层暴露出第一PHY接口。第一子包封层的材料为底填胶，第二子包封层的材料为塑封材料。
在另一个实施例中，所述第一包封层包括第二底填胶膜和第一主包封层，第二底填胶膜位于半导体器件和重布线结构之间且包裹第二互联体的侧壁，第一主包封层包封半导体器件、导电柱和第二底填胶膜。第一主包封层的材料为塑封材料。
所述芯片封装结构还包括：第二底填胶层21，位于存储芯片200和第一包封层10之间以及存储芯片200和半导体器件100之间且包裹第一互联体12的侧壁和第三互联体13的侧壁；第二包封层20，覆盖第二底填胶层21、以及存储芯片200的侧壁和存储芯片200背离半导体器件100的一侧表面。
在一个实施例中，第二包封层20的材料的导热系数大于第一包封层10的材料的导热系数。第二包封层20的材料包括导热胶，导热胶例如热界面材料。
在其他实施例中，第二包封层的材料的导热系数小于或等于第一包封层的材料的导热系数。
所述芯片封装结构还包括：导热层M1，位于存储芯片200的侧壁表面、存储芯片200背离半导体器件100的一侧表面、以及存储芯片200侧部的半导体器件100背离重布线结构30的一侧表面；所述第二包封层20还覆盖所述导热层M1。
在一个实施例中，所述导热层M1为单层结构，所述导热层M1的材料包括Ti或者Au。
在另一个实施例中，所述导热层M1为叠层结构，所述导热层M1包括第一子导热层至第Q子导热层，第一子导热层至第Q子导热层自重布线结构至第二包封层20的方向排布，Q为大于或等于2的整数。
在一个实施例中，Q等于4，所述导热层M1包括第一子导热层、第二子导热层、第三子导热层和第四子导热层。在一个实施例中，第一子导热层的材料为Al，第二子导热层的材料为Ti，第三子导热层的材料为NiV，第四子导热层的材料为Au。在一个实施例中，第一子导热层的厚度为2000埃，第二子导热层的厚度为1000埃，第三子导热层的厚度为3500埃，第四子导热层的厚度为1000埃。
在一个实施例中，Q等于3，所述导热层M1包括第一子导热层、第二子导热层和第三子导热层。第一子导热层的材料为Ti，第二子导热层的材料为NiV，第三子导热的材料为Ag。在一个实施例中，第一子导热层的厚度为1000埃，第二子导热层的厚度为3500埃，第三子导热层的厚度为6000埃。
所述导热层M1具有高的热导率，可将存储芯片200及半导体器件100工作产生的热量及时传导出去。
在其他实施例中，可以不设置导热层M1。
当设置导热层M1时，需要第二包封层20的材料的导热系数大于第一包封层10的材料的导热系数。
所述芯片封装结构还包括：散热装置50，所述散热装置50包括密封盖501，密封盖501覆盖第二包封层20背离存储芯片200的一侧表面以及第二包封层20的侧壁。
所述散热装置50还包括：散热翅片502，位于第二包封层20背离重布线结构的一侧且设置在密封盖501的表面。
所述芯片封装结构还包括：位于重布线结构30背离半导体器件100一侧的外联体40。
本发明另一实施例提供一种芯片封装结构的制备方法，包括：提供存储芯片和半导体器件，所述半导体器件的一侧内置第一PHY接口，所述存储芯片的有源面一侧内置第二PHY接口；将存储芯片的至少部分区域与半导体器件相对设置，第二PHY接口与所述第一PHY接口相对设置，所述第一PHY接口和第二PHY接口之间通过第一互联体电连接，第一互联体与第一PHY接口和第二PHY接口接触。
所述芯片封装结构的制备方法还包括：形成重布线结构；将存储芯片的至少部分区域与半导体器件相对设置之前，将半导体器件设置在重布线结构的一侧，第一PHY接口背离重布线结构，半导体器件和重布线结构之间具有第二互联体；将存储芯片的至少部分区域与半导体器件相对设置之前，在所述重布线结构上形成导电柱，导电柱位于半导体器件的侧部；将存储芯片的至少部分区域与半导体器件相对设置的步骤中，所述存储芯片位于半导体器件背离重布线结构的一侧，存储芯片的有源面通过第三互联体与导电柱连接，第三互联体和第一互联体间隔设置。
所述芯片封装结构的制备方法还包括：将存储芯片的至少部分区域与半导体器件相对设置之前，形成包封半导体器件、导电柱和第二互联体的第一包封层；将存储芯片的至少部分区域与半导体器件相对设置之后，在存储芯片和第一包封层之间以及存储芯片和半导体器件之间形成包裹第一互联体的侧壁和第三互联体的侧壁的第二底填胶层；形成覆盖第二底填胶层、以及存储芯片的侧壁和存储芯片背离半导体器件的一侧表面的第二包封层。
所述芯片封装结构的制备方法还包括：形成第二包封层之前，在存储芯片的侧壁表面、存储芯片背离半导体器件的一侧表面、以及存储芯片侧部的半导体器件背离重布线结构的一侧表面形成导热层；形成第二包封层之后，所述第二包封层还覆盖所述导热层；提供散热装置，所述散热装置包括密封盖；将密封盖封盖在第二包封层背离半导体器件的一侧表面以及第二包封层的侧壁。
下面参考图3至图18详细介绍芯片封装结构的制备过程。
参考图3，提供第一临时载板C1；在第一临时载板C1的一侧形成重布线结构30。
本实施例中，还包括：在第一临时载板C1的一侧形成重布线结构30之前，在第一临时载板C1的一侧表面形成第一临时键合膜T1。
在第一临时载板C1的一侧形成重布线结构30的步骤为：在第一临时键合膜T1背离第一临时载板C1的一侧表面形成重布线结构30。
参考图4，在部分重布线结构30背离所述第一临时载板C1的一侧表面形成第二焊盘层111；在部分重布线结构30背离所述第一临时载板C1的一侧表面设置导电柱14，所述导电柱14的高度大于第二焊盘层111的高度。
在一个实施例中，形成第二焊盘层111之后形成导电柱14。
形成第二焊盘层111的步骤包括：在所述重布线结构30背离所述第一临时载板C1的一侧表面溅射形成第二种子层；在部分所述第二种子层背离所述重布线结构30的一侧表面形成图形化的第二光刻胶层，第二光刻胶层中具有第二开口；以第二光刻胶层为掩膜在第二开口中电镀形成第二主焊盘层；之后去除第二光刻胶层；去除第二光刻胶层之后，去除第二主焊盘层未覆盖的第二种子层；第二主焊盘层和第二主焊盘层底部的第二种子层构成第二焊盘层111。在一个实施例中，第二种子层为层叠的第二钛层和第二铜层；第二主焊盘层的材料为铜。
第二焊盘层111和导电柱14间隔设置。
在另一个实施例中，形成导电柱14之后形成第二焊盘层111。
参考图5，提供半导体器件100，所述半导体器件100的一侧内置第一PHY接口15a；将半导体器件100设置在重布线结构30的一侧，第一PHY接口15a背离重布线结构30。
具体的，所述半导体器件100的一侧表面设置有第二引出端子层112，第二引出端子层112和第一PHY接口15a在半导体器件100的厚度方向上间隔设置；所述第二引出端子层112背离半导体器件100的一侧表面设置有第二焊接层113。将半导体器件100设置在重布线结构30的一侧的步骤中，第二引出端子层112通过第二焊接层113与第二焊盘层111连接，第二引出端子层112、第二焊接层113和第二焊盘层111构成第二互联体11。
本实施例中，在部分重布线结构30背离所述第一临时载板C1的一侧表面设置导电柱14之后，将半导体器件100设置在重布线结构30的一侧。在其他实施例中，将半导体器件设置在重布线结构的一侧之后，在部分重布线结构背离所述第一临时载板的一侧表面设置导电柱。
参考图6，形成包封半导体器件100、导电柱14和第二互联体11的第一包封层10，第一包封层10暴露出半导体器件100背离重布线结构30的一侧表面，第一包封层10暴露出第一PHY接口15a。
本实施例中，形成第一包封层10的步骤包括：在所述半导体器件100和重布线结构30之间、以及半导体器件100的侧部形成第一底填胶，第一底填胶包裹导电柱14的侧壁和第二互联体11的侧壁；固化所述第一底填胶，使得第一底填胶形成第一包封层10。
在其他实施例中，参考图7，形成包封半导体器件100、导电柱14和第二互联体11的第一包封层10a，形成第一包封层10a的步骤包括：在半导体器件100和重布线结构30之间以及部分高度的导电柱14的周围形成第一子包封层101，第一子包封层101完全包封第二互联体11；在第一子包封层101背离重布线结构30的一侧表面形成第二子包封层102，第二子包封层102包封半导体器件100的侧壁和部分高度的导电柱14且暴露出半导体器件100背离重布线结构30的一侧表面，第二子包封层102暴露出第一PHY接口15a；对第一子包封层101和第二子包封层102进行固化；第一子包封层101和第二子包封层102构成第一包封层10a。
第一包封层10a暴露出半导体器件100背离重布线结构30的一侧表面，第一包封层10暴露出第一PHY接口15a。
在其他实施例中，形成包封半导体器件100、导电柱14和第二互联体11的第一包封层，形成第一包封层的步骤包括：将半导体器件100设置在重布线结构30的一侧之前，参考图8，采用第二底填胶膜F1包封第二引出端子层112和第二焊接层113；参考图9，将半导体器件100设置在重布线结构30的一侧，将第二底填胶膜F1融化，第二引出端子层112通过第二焊接层113与第二焊盘层111连接，第二引出端子层112、第二焊接层113和第二焊盘层111构成第二互联体11，第二底填胶膜F1将第二互联体11的侧壁包裹；参考图9，形成包封半导体器件100、导电柱14和第二底填胶膜F1的第一主包封层10b；第一主包封层10b和第二底填胶膜F1构成第一包封层。
参考图10，图10为在图6基础上的示意图，在第一包封层10背离重布线结构30的一侧表面形成图案化的第一光刻胶层P1，第一光刻胶层P1具有第一开口和第三开口，第一开口用于定义第一焊盘层的位置，第三开口用于定义第三焊盘层的位置，第一开口暴露出第一PHY接口15a的部分区域，第三开口暴露出导电柱14。
参考图11，在第一开口中形成第一焊盘层121；在第三开口中形成第三焊盘层131。第一焊盘层121与第一PHY接口15a连接，第三焊盘层131连接导电柱14。
参考图12，提供存储芯片200，所述存储芯片200的有源面一侧内置第二PHY接口15b；第二PHY接口15b的表面设置有第一引出端子层122，第一引出端子层122背离第二PHY接口15b的一侧表面设置有第一焊接层123；存储芯片200的有源面一侧设置有第三引出端子层132，第三引出端子层132和第二PHY接口15b间隔设置，第三引出端子层132背离存储芯片200的一侧表面设置有第三焊接层133。
参考图13，将存储芯片200的至少部分区域与半导体器件100相对设置，所述存储芯片200位于半导体器件100背离重布线结构30的一侧，第二PHY接口15b与所述第一PHY接口15a相对设置，所述第一PHY接口15a和第二PHY接口15b之间通过第一互联体12电连接。
具体的，第一引出端子层122通过第一焊接层123与第一焊盘层121连接，使得第一引出端子层122、第一焊接层123和第一焊盘层121构成第一互联体12；第三引出端子层132通过第三焊接层133与第三焊盘层131连接，使得第三引出端子层132、第三焊接层133和第三焊盘层131构成第三互联体13。
第三互联体13与第一互联体12间隔设置。导电柱14位于第三互联体13和重布线结构30之间，导电柱14连接第三互联体13和重布线结构30。存储芯片的有源面通过第三互联体13与导电柱14连接。
继续参考图13，在存储芯片200和第一包封层10之间以及存储芯片200和半导体器件100之间形成包裹第一互联体12的侧壁的第二底填胶层21。
所述第二底填胶层21还包裹第三互联体13的侧壁。
参考图14，在存储芯片200的侧壁表面、存储芯片200背离半导体器件100的一侧表面、以及存储芯片200侧部的半导体器件100背离重布线结构30的一侧表面形成导热层M1。
形成所述导热层M1的工艺包括溅射工艺或蒸镀工艺。
在一个实施例中，所述导热层M1为单层结构，所述导热层M1的材料包括Ti或者Au。
在另一个实施例中，所述导热层M1为叠层结构，所述导热层M1包括第一子导热层至第Q子导热层，第一子导热层至第Q子导热层自重布线结构至第二包封层20的方向排布，Q为大于或等于2的整数。
在一个实施例中，Q等于4，所述导热层M1包括第一子导热层、第二子导热层、第三子导热层和第四子导热层。在一个实施例中，第一子导热层的材料为Al，第二子导热层的材料为Ti，第三子导热层的材料为NiV，第四子导热层的材料为Au。在一个实施例中，第一子导热层的厚度为2000埃，第二子导热层的厚度为1000埃，第三子导热层的厚度为3500埃，第四子导热层的厚度为1000埃。
在一个实施例中，Q等于3，所述导热层M1包括第一子导热层、第二子导热层和第三子导热层。第一子导热层的材料为Ti，第二子导热层的材料为NiV，第三子导热的材料为Ag。在一个实施例中，第一子导热层的厚度为1000埃，第二子导热层的厚度为3500埃，第三子导热层的厚度为6000埃。
所述导热层M1具有高的热导率，可将存储芯片200及半导体器件100工作产生的热量及时传导出去。
在其他实施例中，可以不形成导热层M1。
参考图15，形成覆盖第二底填胶层21、以及存储芯片200的侧壁和存储芯片200背离半导体器件100的一侧表面的第二包封层20；形成第二包封层20之后，所述第二包封层20还覆盖所述导热层M1。
本实施例中，第二包封层20的材料的导热系数大于第一包封层10的材料的导热系数。在一个实施例中，第二包封层20为导电胶，导电胶的材料包括热界面材料。
在其他实施例中，第二包封层20的材料的导热系数小于或等于第一包封层10的材料的导热系数。
参考图16，提供第二临时载板C2，第二临时载板C2的一侧表面具有第二临时键合膜T2；将第二包封层20背离重布线结构30的一侧表面键合在第二临时载板C2上，具体的，将第二包封层20背离重布线结构30的一侧表面通过第二临时键合膜T2键合在第二临时载板C2上；将第二包封层20背离重布线结构30的一侧表面键合在第二临时载板C2上之后，采用光解键合工艺将第一临时载板C1和重布线结构30解键合，暴露出重布线结构30背离半导体器件100的一侧表面；采用光解键合工艺将第一临时载板C1和重布线结构30解键合之后，在重布线结构30背离半导体器件100的一侧表面形成外联体40，外联体40与重布线结构30电连接。
参考图17，提供第三临时载板C3，第三临时载板C3的一侧表面具有第三临时键合膜T3；将重布线结构30背离半导体器件100的一侧表面以及外联体40键合在第三临时载板C3上，具体的，将重布线结构30背离半导体器件100的一侧表面以及外联体40通过粘附胶层f2键合在第三临时载板C3上，粘附胶层f2与第三临时键合膜T3接触。
继续参考图17，提供散热装置50，所述散热装置50包括密封盖501；将密封盖501设置在第二包封层20背离半导体器件100的一侧表面以及第二包封层20的侧壁。
所述散热装置50还包括散热翅片502，散热翅片502的数量为若干个；将若干个散热翅片502间隔设置在密封盖501的一侧表面。
散热装置50的作用是利用其自身金属材质远高于空气导热系数的特性来降低半导体器件100和存储芯片200的工作热量向周围介质中扩散的热阻。
当所述第二包封层20的材料的导热系数大于第一包封层10的材料的导热系数时，导热层M1通过第二包封层20与散热装置50之间形成密封连接，第二包封层20可将半导体器件100和存储芯片200工作所产生的热量快速传导到散热装置50中，并通过散热装置50中的散热翅片502来进一步加剧热量的传导。
在一个实施例中，散热翅片502的材料包括铜。
在一个实施例中，密封盖501的材料为导热系数较高的金属材质，例如为铜。在另一个实施例中，密封盖501的材料为石墨或石墨烯。
在其他实施例中，散热装置仅包括密封盖。
参考图18，将密封盖501设置在第二包封层20背离半导体器件100的一侧表面以及第二包封层20的侧壁之后，将第三临时载板C3和粘附胶层f2解键合，之后，去除粘附胶层f2。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (17)
1.一种芯片封装结构，其特征在于，包括：
存储芯片和半导体器件，存储芯片的至少部分区域与半导体器件相对设置；所述半导体器件朝向存储芯片的一侧内置第一PHY接口，所述存储芯片的有源面一侧内置第二PHY接口，第二PHY接口与所述第一PHY接口相对设置；
位于所述第一PHY接口和第二PHY接口之间且与所述第一PHY接口和第二PHY接口接触的第一互联体。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一互联体包括第一引出端子层、第一焊接层和第一焊盘层；第一引出端子层设置在第二PHY接口的表面；第一焊盘层设置在第一PHY接口的表面；第一焊接层位于第一引出端子层和第一焊盘层之间且与第一引出端子层和第一焊盘层连接。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括：重布线结构；所述存储芯片位于半导体器件背离重布线结构的一侧；第二互联体，位于所述半导体器件和重布线结构之间；第三互联体，设置在存储芯片的有源面一侧且与第一互联体间隔设置；导电柱，位于半导体器件的侧部且连接第三互联体和重布线结构。
4.根据权利要求3所述的芯片封装结构，其特征在于，第二互联体包括第二引出端子层、第二焊接层和第二焊盘层，第二引出端子层位于半导体器件的一侧表面，第二引出端子层和第一PHY接口在半导体器件的厚度方向上间隔设置；第二焊盘层位于部分重布线结构朝向半导体器件的一侧表面，第二焊接层位于第二引出端子层和第二焊盘层之间且连接第二引出端子层和第二焊盘层；
第三互联体包括第三引出端子层、第三焊接层和第三焊盘层，第三引出端子层设置在存储芯片的有源面一侧，第三引出端子层和第二PHY接口间隔设置，第三焊盘层位于导电柱背离重布线结构的一侧表面，第三焊接层位于第三引出端子层和第三焊盘层之间且连接第三引出端子层和第三焊盘层。
5.根据权利要求3所述的芯片封装结构，其特征在于，还包括：第一包封层，第一包封层包封半导体器件、导电柱和第二互联体。
6.根据权利要求5所述的芯片封装结构，其特征在于，还包括：第二底填胶层，位于存储芯片和第一包封层之间以及存储芯片和半导体器件之间且包裹第一互联体的侧壁和第三互联体的侧壁；第二包封层，覆盖第二底填胶层、以及存储芯片的侧壁和存储芯片背离半导体器件的一侧表面。
7.根据权利要求6所述的芯片封装结构，其特征在于，还包括：导热层，位于存储芯片的侧壁表面、存储芯片背离半导体器件的一侧表面、以及存储芯片侧部的半导体器件背离重布线结构的一侧表面；所述第二包封层还覆盖所述导热层。
8.根据权利要求6或7所述的芯片封装结构，其特征在于，还包括：散热装置，所述散热装置包括密封盖，密封盖覆盖第二包封层背离存储芯片的一侧表面以及第二包封层的侧壁。
9.根据权利要求8所述的芯片封装结构，其特征在于，所述散热装置还包括：散热翅片，位于第二包封层背离重布线结构的一侧且设置在密封盖的表面。
10.根据权利要求6或7所述的芯片封装结构，其特征在于，第二包封层的材料的导热系数大于第一包封层的材料的导热系数。
11.根据权利要求10所述的芯片封装结构，其特征在于，第二包封层为导热胶。
12.根据权利要求3所述的芯片封装结构，其特征在于，还包括：位于重布线结构背离半导体器件一侧的外联体。
13.一种芯片封装结构的制备方法，其特征在于，包括：
提供存储芯片和半导体器件，所述半导体器件的一侧内置第一PHY接口，所述存储芯片的有源面一侧内置第二PHY接口；
将存储芯片的至少部分区域与半导体器件相对设置，第二PHY接口与所述第一PHY接口相对设置，所述第一PHY接口和第二PHY接口之间通过第一互联体电连接，第一互联体与第一PHY接口和第二PHY接口接触。
14.根据权利要求13所述的芯片封装结构的制备方法，其特征在于，还包括：形成重布线结构；将存储芯片的至少部分区域与半导体器件相对设置之前，将半导体器件设置在重布线结构的一侧，第一PHY接口背离重布线结构，半导体器件和重布线结构之间具有第二互联体；将存储芯片的至少部分区域与半导体器件相对设置之前，在所述重布线结构上形成导电柱，导电柱位于半导体器件的侧部；将存储芯片的至少部分区域与半导体器件相对设置的步骤中，所述存储芯片位于半导体器件背离重布线结构的一侧，存储芯片的有源面通过第三互联体与导电柱连接，第三互联体和第一互联体间隔设置。
15.根据权利要求14所述的芯片封装结构的制备方法，其特征在于，还包括：将存储芯片的至少部分区域与半导体器件相对设置之前，形成包封半导体器件、导电柱和第二互联体的第一包封层；将存储芯片的至少部分区域与半导体器件相对设置之后，在存储芯片和第一包封层之间以及存储芯片和半导体器件之间形成包裹第一互联体的侧壁和第三互联体的侧壁的第二底填胶层；形成覆盖第二底填胶层、以及存储芯片的侧壁和存储芯片背离半导体器件的一侧表面的第二包封层。
16.根据权利要求15所述的芯片封装结构的制备方法，其特征在于，还包括：形成第二包封层之前，在存储芯片的侧壁表面、存储芯片背离半导体器件的一侧表面、以及存储芯片侧部的半导体器件背离重布线结构的一侧表面形成导热层；形成第二包封层之后，所述第二包封层还覆盖所述导热层。
17.根据权利要求15或16所述的芯片封装结构的制备方法，其特征在于，还包括：提供散热装置，所述散热装置包括密封盖；将密封盖封盖设置在第二包封层背离半导体器件的一侧表面以及第二包封层的侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311028826.4A CN116759397A (zh) | 2023-08-16 | 2023-08-16 | 一种芯片封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311028826.4A CN116759397A (zh) | 2023-08-16 | 2023-08-16 | 一种芯片封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116759397A true CN116759397A (zh) | 2023-09-15 |
Family
ID=87953589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311028826.4A Pending CN116759397A (zh) | 2023-08-16 | 2023-08-16 | 一种芯片封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116759397A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054905A (zh) * | 2009-10-29 | 2011-05-11 | 展晶科技(深圳)有限公司 | 具有导热层的发光二极管芯片 |
| CN104600042A (zh) * | 2014-12-25 | 2015-05-06 | 杰群电子科技（东莞）有限公司 | 一种半导体器件 |
| CN105826307A (zh) * | 2015-01-22 | 2016-08-03 | 爱思开海力士有限公司 | 包含内插器的半导体封装 |
| CN111033731A (zh) * | 2017-08-11 | 2020-04-17 | 超威半导体公司 | 模制芯片组合 |
| CN111834306A (zh) * | 2020-06-11 | 2020-10-27 | 华为技术有限公司 | 半导体装置和包括该半导体装置的电子设备 |
| CN112992810A (zh) * | 2021-04-29 | 2021-06-18 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构及其制作方法 |
| CN113096719A (zh) * | 2019-12-23 | 2021-07-09 | 爱思开海力士有限公司 | 层叠半导体器件和包括其的半导体系统 |
| CN114361153A (zh) * | 2022-01-04 | 2022-04-15 | 华进半导体封装先导技术研发中心有限公司 | 一种半导体封装结构及制备方法 |
| CN115249621A (zh) * | 2022-09-21 | 2022-10-28 | 长电集成电路(绍兴)有限公司 | 一种半导体封装结构及其制备方法 |
| CN217691134U (zh) * | 2022-07-20 | 2022-10-28 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构 |
| CN115966564A (zh) * | 2022-06-28 | 2023-04-14 | 长电集成电路(绍兴)有限公司 | 一种改善散热的芯片封装结构及其制备方法 |
| CN116169031A (zh) * | 2023-04-24 | 2023-05-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
| CN219303648U (zh) * | 2023-03-30 | 2023-07-04 | 长电集成电路(绍兴)有限公司 | 一种半导体封装结构 |
| CN219419015U (zh) * | 2023-03-06 | 2023-07-25 | 长电集成电路(绍兴)有限公司 | 一种半导体封装结构 |
-
2023
- 2023-08-16 CN CN202311028826.4A patent/CN116759397A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054905A (zh) * | 2009-10-29 | 2011-05-11 | 展晶科技(深圳)有限公司 | 具有导热层的发光二极管芯片 |
| CN104600042A (zh) * | 2014-12-25 | 2015-05-06 | 杰群电子科技（东莞）有限公司 | 一种半导体器件 |
| CN105826307A (zh) * | 2015-01-22 | 2016-08-03 | 爱思开海力士有限公司 | 包含内插器的半导体封装 |
| CN111033731A (zh) * | 2017-08-11 | 2020-04-17 | 超威半导体公司 | 模制芯片组合 |
| CN113096719A (zh) * | 2019-12-23 | 2021-07-09 | 爱思开海力士有限公司 | 层叠半导体器件和包括其的半导体系统 |
| CN111834306A (zh) * | 2020-06-11 | 2020-10-27 | 华为技术有限公司 | 半导体装置和包括该半导体装置的电子设备 |
| CN112992810A (zh) * | 2021-04-29 | 2021-06-18 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构及其制作方法 |
| CN114361153A (zh) * | 2022-01-04 | 2022-04-15 | 华进半导体封装先导技术研发中心有限公司 | 一种半导体封装结构及制备方法 |
| CN115966564A (zh) * | 2022-06-28 | 2023-04-14 | 长电集成电路(绍兴)有限公司 | 一种改善散热的芯片封装结构及其制备方法 |
| CN217691134U (zh) * | 2022-07-20 | 2022-10-28 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构 |
| CN115249621A (zh) * | 2022-09-21 | 2022-10-28 | 长电集成电路(绍兴)有限公司 | 一种半导体封装结构及其制备方法 |
| CN219419015U (zh) * | 2023-03-06 | 2023-07-25 | 长电集成电路(绍兴)有限公司 | 一种半导体封装结构 |
| CN219303648U (zh) * | 2023-03-30 | 2023-07-04 | 长电集成电路(绍兴)有限公司 | 一种半导体封装结构 |
| CN116169031A (zh) * | 2023-04-24 | 2023-05-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710695A (en) | Leadframe ball grid array package | |
| US7211900B2 (en) | Thin semiconductor package including stacked dies | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
| US7196403B2 (en) | Semiconductor package with heat spreader | |
| US7298032B2 (en) | Semiconductor multi-chip package and fabrication method | |
| JP4454181B2 (ja) | 半導体装置 | |
| US20080026506A1 (en) | Semiconductor multi-chip package and fabrication method | |
| US20070069371A1 (en) | Cavity chip package | |
| KR100429885B1 (ko) | 열방출 특성을 개선한 멀티 칩 패키지 | |
| US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
| CN111128917A (zh) | 一种芯片封装结构及其制作方法 | |
| JP2019071412A (ja) | チップパッケージ | |
| TWI681523B (zh) | 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架 | |
| US20230133322A1 (en) | Semiconductor package and method of manufacturing the same | |
| TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
| KR100394030B1 (ko) | 적층형 반도체 패키지 | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| JPH0855875A (ja) | 半導体装置 | |
| JP3628991B2 (ja) | 半導体装置及びその製造方法 | |
| CN116759397A (zh) | 一种芯片封装结构及其制备方法 | |
| US6545350B2 (en) | Integrated circuit packages and the method for the same | |
| KR100712499B1 (ko) | 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |