CN115966564A - 一种改善散热的芯片封装结构及其制备方法 - Google Patents
一种改善散热的芯片封装结构及其制备方法 Download PDFInfo
- Publication number
- CN115966564A CN115966564A CN202210744159.9A CN202210744159A CN115966564A CN 115966564 A CN115966564 A CN 115966564A CN 202210744159 A CN202210744159 A CN 202210744159A CN 115966564 A CN115966564 A CN 115966564A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- metal
- heat dissipation
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种改善散热的芯片封装结构,包括依次连接的导热板、TIM胶、芯片包封层、重布线层以及外联接件,所述芯片包封层中设有工作芯片,所述工作芯片的无源面与所述TIM胶接触;所述TIM胶中设有多个传热柱,所述传热柱上下两端分别与所述芯片包封层和所述导热板连接;所述多个传热柱中至少有一部分设置在所述工作芯片的无源面上并与其形成硅基合金连接;所述传热柱与所述导热板形成金属合金或硅‑金属的共晶结构。本发明还公开了一种改善散热的芯片封装结构制备方法。本发明在工作芯片的无源面通过TIM胶包封的传热柱实现与导热板之间的胶粘连接和金属共价键连接,可显著提高工作芯片的散热效果。
Description
技术领域
本发明属于半导体封装技术领域,具体涉及一种改善散热的芯片封装结构及其制备方法。
背景技术
随着芯片内置电路集成度的不断增大,芯片单位体积内的工作电流密度和工作电压密度均有所增大,并且,单位体积空间内的金属走线长度也不断增大,导致芯片工作时产生的热量也急剧上升。在芯片的封装成品中,芯片的顶面和底面是表面积最大、热量密度最高的两个面,因此能将芯片热量有效导出的区域通常是芯片的顶面和底面,如何将芯片的热量高效传导出芯片的封装模块成为限制芯片集成度进一步提高的瓶颈。
在芯片的封装模块中,布设在芯片周围的封装材料是高分子树脂基底的塑封料,与芯片底面相接触的是底填胶和封装基板或PCB板或再布线结构(RDL),而对芯片的顶面通常不采用任何高导热的结构设计。这种芯片封装结构已难以解决市场上不断增大的集成度需要解决的散热问题。
目前通过各种技术改进来提高封装基板的导热系数,从而达到提高功率芯片散热效果的目的;但是封装基板是作为功率芯片封装体中唯一与外界进行信号交互和电源供电的互联结构,并且,封装基板中的信号和电源传输路径已可作为芯片热量的传输通道,因此从封装基板上来进一步改善芯片散热效果的空间较小。可见,现有技术中的功率芯片封装结构存在散热效果差的问题,影响了功率芯片的稳定性和可靠性。
发明内容
针对现有技术中所存在的不足,本发明提供了一种能有效改善散热的芯片封装结构及其制备方法。
第一方面,一种改善散热的芯片封装结构,包括依次连接的导热板、TIM胶、芯片包封层、重布线层以及外联接件,所述芯片包封层中设有工作芯片,所述工作芯片的无源面与所述TIM胶接触;所述TIM胶中设有多个传热柱,所述传热柱上下两端分别与所述芯片包封层和所述导热板连接;所述多个传热柱中至少有一部分设置在所述工作芯片的无源面上并与其形成硅基合金连接;所述传热柱与所述导热板形成金属合金或硅-金属的共晶结构。
作为优化方案,所述多个传热柱呈阵列式分布。
作为优化方案,所述芯片包封层中还包括设置在所述工作芯片周围的伪芯粒,所述伪芯粒与所述重布线层连接。
作为优化方案,所述伪芯粒通过导电互联部件或胶膜与所述重布线层连接。
作为优化方案,所述胶膜采用DAF膜或NCF膜。
作为优化方案,所述导热板上还具有散热翅片结构。
第二方面,一种改善散热的芯片封装结构制备方法,包括如下步骤:
准备具有临时键合膜的载板,在其上制备重布线层;
将工作芯片电联接到所述重布线层,并对所述工作芯片进行包封形成芯片包封层;
在所述芯片包封层上制作第一金属柱阵列;
准备导热板,并在其上制备第二金属柱阵列;
键合所述第一金属柱阵列和所述第二金属柱阵列,形成多个传热柱;
在传热柱处填充TIM胶,以包覆所述传热柱;
去除所述临时键合膜及所述载板,制备外联接件。
作为优化方案,所述在所述芯片包封层上制作第一金属柱阵列,包括:
在所述芯片包封层上制备具有第一开口阵列的第一牺牲介电层;
在所述第一牺牲介电层上沉积金属晶核层;
在所述金属晶核层上制备具有第二开口阵列的第二牺牲介电层;
电镀与金属晶核层相对应的金属材料,并依次去除第二牺牲介电层、非开口区对应的金属晶核层及第一牺牲介电层,得到具有第三开口阵列的第一金属柱阵列。
作为优化方案,所述芯片包封层中还包括设置在所述工作芯片周围的伪芯粒,所述伪芯粒与所述重布线层连接。
作为优化方案,所述TIM胶中分散有金刚石颗粒、石墨烯、碳纳米管中的任意一种或多种。
相比于现有技术,本发明具有如下有益效果:
1、工作芯片的无源面通过热界面材料(Thermal Interface Material,简称TIM胶)来粘结导热板,但TIM胶的热传导系数仅1∽6W/(m﹒K),非常不利于芯片热量的散出,本发明通过TIM胶包封具有高导热系数的传热柱,传热柱与工作芯片的无源面形成硅基合金连接,传热柱与导热板之间形成金属合金或硅-金属的共晶结构,利用TIM胶来粘结工作芯片和导热板,在TIM胶中嵌入传热柱来提高芯片的散热效果;
2、通过在芯片包封层中围绕工作芯片的周围区域设置具有高导热系数的伪芯粒,进一步加强芯片封装体的散热效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一种改善散热的芯片封装结构的一种结构示意图;
图2为本发明一种改善散热的芯片封装结构的又一种结构示意图;
图3为本发明一种改善散热的芯片封装结构的另一种结构示意图;
图4为本发明一种改善散热的芯片封装结构制备方法一种实施例的流程示意图;
图5-图15为本发明一种改善散热的芯片封装结构制备方法一种实施例步骤S101-S107的对应结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
第一方面,一种改善散热的芯片封装结构,如图1-图3所示,包括依次连接的导热板20a、TIM胶30、芯片包封层、重布线层1以及外联接件,所述芯片包封层中设有工作芯片100,所述工作芯片100的无源面与所述TIM胶30胶粘接触;所述TIM胶30中设有多个传热柱T,所述传热柱T上下两端分别与所述芯片包封层和所述导热板20a连接;所述多个传热柱T中至少有一部分设置在所述工作芯片的无源面。作为优选,所述多个传热柱T可呈阵列式分布。
本实施例中,所述导热板可采用金属材料,如Si、Al、Cu、Au、Sn等;如图1所示,在所述导热板20a上还可设置(或将导热板20a替换为)散热翅片20b以提高散热效果。所述TIM胶30中可分散导热系数高的金刚石颗粒或分散石墨烯、碳纳米管等导热系数较好的新型纳米材料,以进一步改善其导热效果。所述芯片包封层包括工作芯片100以及将所述工作芯片100包封的塑封层5,为了便于散热,其露出工作芯片无源面以和所述TIM胶接触。所述芯片包封层还可包括位于所述工作芯片100与重布线层1之间的底填胶层4,所述底填胶层4可有效分散所述工作芯片封装材料间由于热膨胀系数失配所致的热应力。所述重布线层1包括金属导电层1a和介电层1b。所述外联接件用于实现与外部封装基板或PCB板的导电互联,可包括外置焊盘2b和互联焊球23。所述工作芯片100内置实现特定功能的集成电路。所述传热柱T优选导热系数较高的金属,例如Al、Cu、Au、Sn等,但并不局限于上述金属材料。
其中,所述传热柱T设置在所述TIM胶30中,可阵列分布在塑封层5和导热板20a之间,具体来说,如图2所示,至少设置在所述工作芯片100的无源面。这样可以利用传热柱T的高导热能力将所述工作芯片100产生的热量从工作芯片100的无源面迅速传导出去;此外,重布线层1中具有较高导热系数的金属导电层1a可将所述工作芯片100产生的热量从所述工作芯片100的有源面传导出去;最终可通过导热板20a将所述工作芯片100的热量迅速传导离开本芯片封装结构。
现有技术中,工作芯片是通过TIM胶实现工作芯片顶面与导热板之间的胶粘连接,而本实施例中在工作芯片的无源面通过TIM胶包封的传热柱实现与导热板之间的胶粘连接和金属共价键连接,具体而言,传热柱与工作芯片的无源面之间形成硅基合金连接,传热柱与导热板之间形成金属合金或硅-金属的共晶结构;当导热板采用硅材料时,传热柱与导热板之间形成硅-金属的共晶结构。由于所述传热柱采用的材料可以是Si或金属材料,其中Si的导热系数191W/m·K,金属材料的导热系数也均大于100W/m·K,与导热系数通常为1~6W/m·K的TIM胶相比,通过采用传热柱阵列可大大提高工作芯片的散热效果。
作为优选实施例,如图1-图3所示,所述芯片包封层中还包括设置在所述工作芯片100周围的伪芯粒200,所述伪芯粒200与所述重布线层1电连接。作为优选,如图1、图3所示,所述传热柱T还设在与所述伪芯粒200对应的区域。
本实施例中,所述伪芯粒200由不具有任何电路设计的硅粒或具有高导热系数的材料制成。所述伪芯粒200通过具有较高导热系数的基底材料,可将所述工作芯片100产生的热量从所述工作芯片100的侧面传导出去。
作为进一步优选实施例,如图3所示,所述伪芯粒200通过胶膜41与所述重布线层1连接。
本实施例中,所述胶膜41可采用DAF膜或NCF膜。由于伪芯粒200对应的区域并非芯片封装体的主要热源区,而仅是作为工作芯片100的散热通道,因此采用此种结构设计可降低由于伪芯粒200上制备与重布线层1连接的导电互联部件的工艺成本。
第二方面,一种改善散热的芯片封装结构制备方法,如图4所示,包括如下步骤:
S101:准备具有临时键合膜F1的载板C1,在其上制备重布线层1。
本步骤中,如图5所示,在载板C1上制备临时键合膜F1,并在所述临时键合膜F1上制备重布线层1及第一焊盘2a。所述重布线层1包括金属导电层1a和介电层1b。
S102:将工作芯片100电联接到所述重布线层1,并对所述工作芯片100进行包封形成芯片包封层。
本步骤中,如图6所示,首先将所述工作芯片100通过导电互联部件连接到第一焊盘2a,与所述重布线层1之间形成电联接;之后对所述工作芯片100通过塑封材料进行包封,形成塑封层5;研磨所述塑封层5直至露出所述工作芯片100的基底材料。所述导电互联部件可包括导电柱31和互联合金球32。
作为优选,所述芯片包封层除了所述工作芯片100及所述塑封层5外,还可包括伪芯粒200;所述伪芯粒200也可通过导电互联部件连接到第一焊盘2a,与所述重布线层1之间形成电联接。
此外,在进行包封之前,还可对工作芯片100(及伪芯粒200)与重布线层1之间的导电互联部件进行底部填充,形成底填胶层4。所述底填胶层4可有效分散所述工作芯片封装材料间由于热膨胀系数失配所致的热应力。
S103:在所述芯片包封层上制作第一金属柱阵列14。
本步骤中,如图7所示,在所述塑封层5上涂覆一层光刻胶,并经曝光得到具有第一开口阵列11a的第一牺牲介电层10。
如图8所示,在所述第一牺牲介电层10上沉积一层金属晶核层12。
其中,所述金属晶核层12优选为铜晶核层。
如图9所示,在所述金属晶核层12上涂覆光刻胶,并经曝光得到具有第二开口阵列11b的第二牺牲介电层13。
如图10所示,电镀与金属晶核层12相对应的金属材料,并依次清洗去除第二牺牲介电层13、非开口区对应的金属晶核层、第一牺牲介电层10,得到具有第三开口阵列11c的第一传热金属柱阵列14。
S104:准备导热板20a,并在其上制备第二金属柱阵列21。
本步骤中,如图11所示,所述第二金属柱阵列与所述第一金属柱阵列位置对应。所述第二金属柱阵列21的制备方法可参考S103中的第一金属柱阵列的制备方法(将塑封层5替换为导热板20a)。
其中,可根据导热板20a的厚度来确定是否需要载板为导热板20a提供机械支撑。若导热板20a的厚度不足以提供足够的电镀工艺制程所需的机械支撑力,可另取一载板为导热板20a提供机械支撑。
S105:键合所述第一金属柱阵列14和所述第二金属柱阵列21,形成多个传热柱T。
本步骤中,如图12所示,将第二传热金属柱阵列21对准第一传热金属柱阵列14进行热压键合,实现芯片预封装体与导热板20a的机械连接。
其中,所述传热柱T,可采用如图13(a)所示的第一种结构T1,即第一传热金属柱阵列14与第二传热金属柱阵列21通过热压键合形成原子级别的共价键连接;还可采用如图13(b)所示的第二种结构T2,即第一传热金属柱阵列14通过锡基合金焊球22与第二传热金属柱阵列21形成金属焊接连接结构。
S106:在传热柱T处填充TIM胶30,以包覆所述传热柱T。
本步骤中,如图14所示,对传热柱T进行底部填充TIM胶30。所述TIM胶30可采用TIM胶。在所述TIM胶30中可分散金刚石颗粒或石墨烯、碳纳米管等导热系数较佳的新型纳米材料,以改善TIM胶30的导热效果。
S107:去除临时键合膜F1及载板C1,制备外联接件。
本步骤中,如图15所示,通过解键合去除临时键合膜F1和载板C1,再在重布线层1上制备第二焊盘2b及锡基合金焊块(可参考S103中的第一金属柱阵列的制备方法),经回流焊工艺得到互联焊球23,制备得到外联接件。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。
Claims (10)
1.一种改善散热的芯片封装结构,其特征在于,包括依次连接的导热板、TIM胶、芯片包封层、重布线层以及外联接件,所述芯片包封层中设有工作芯片,所述工作芯片的无源面与所述TIM胶接触;所述TIM胶中设有多个传热柱,所述传热柱上下两端分别与所述芯片包封层和所述导热板连接;所述多个传热柱中至少有一部分设置在所述工作芯片的无源面上并与其形成硅基合金连接;所述传热柱与所述导热板形成金属合金或硅-金属的共晶结构。
2.根据权利要求1所述的一种改善散热的芯片封装结构,其特征在于:
所述多个传热柱呈阵列式分布。
3.根据权利要求1所述的一种改善散热的芯片封装结构,其特征在于:
所述芯片包封层中还包括设置在所述工作芯片周围的伪芯粒,所述伪芯粒与所述重布线层连接。
4.根据权利要求3所述的一种改善散热的芯片封装结构,其特征在于:
所述伪芯粒通过导电互联部件或胶膜与所述重布线层连接。
5.根据权利要求4所述的一种改善散热的芯片封装结构,其特征在于:
所述胶膜采用DAF膜或NCF膜。
6.根据权利要求1所述的一种改善散热的芯片封装结构,其特征在于:
所述导热板上还具有散热翅片结构。
7.一种改善散热的芯片封装结构制备方法,其特征在于,包括如下步骤:
准备具有临时键合膜的载板,在其上制备重布线层;
将工作芯片电联接到所述重布线层,并对所述工作芯片进行包封形成芯片包封层;
在所述芯片包封层上制作第一金属柱阵列;
准备导热板,并在其上制备第二金属柱阵列;
键合所述第一金属柱阵列和所述第二金属柱阵列,形成多个传热柱;
在传热柱处填充TIM胶,以包覆所述传热柱;
去除所述临时键合膜及所述载板,制备外联接件。
8.根据权利要求7所述的一种改善散热的芯片封装结构制备方法,其特征在于,所述在所述芯片包封层上制作第一金属柱阵列,包括:
在所述芯片包封层上制备具有第一开口阵列的第一牺牲介电层;
在所述第一牺牲介电层上沉积金属晶核层;
在所述金属晶核层上制备具有第二开口阵列的第二牺牲介电层;
电镀与金属晶核层相对应的金属材料,并依次去除第二牺牲介电层、非开口区对应的金属晶核层及第一牺牲介电层,得到具有第三开口阵列的第一金属柱阵列。
9.根据权利要求7所述的一种改善散热的芯片封装结构制备方法,其特征在于:
所述芯片包封层中还包括设置在所述工作芯片周围的伪芯粒,所述伪芯粒与所述重布线层连接。
10.根据权利要求1所述的一种改善散热的芯片封装结构,或权利要求7所述的一种改善散热的芯片封装结构制备方法,其特征在于:
所述TIM胶中分散有金刚石颗粒、石墨烯、碳纳米管中的任意一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210744159.9A CN115966564A (zh) | 2022-06-28 | 2022-06-28 | 一种改善散热的芯片封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210744159.9A CN115966564A (zh) | 2022-06-28 | 2022-06-28 | 一种改善散热的芯片封装结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115966564A true CN115966564A (zh) | 2023-04-14 |
Family
ID=87358696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210744159.9A Pending CN115966564A (zh) | 2022-06-28 | 2022-06-28 | 一种改善散热的芯片封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115966564A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116759397A (zh) * | 2023-08-16 | 2023-09-15 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构及其制备方法 |
-
2022
- 2022-06-28 CN CN202210744159.9A patent/CN115966564A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116759397A (zh) * | 2023-08-16 | 2023-09-15 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
US7196403B2 (en) | Semiconductor package with heat spreader | |
KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
US7936054B2 (en) | Multi-chip package | |
CN116169110A (zh) | 一种芯片及封装方法 | |
US20080093733A1 (en) | Chip package and manufacturing method thereof | |
TW200415766A (en) | Thermally enhanced semiconductor package with EMI shielding | |
CN112670278B (zh) | 一种芯片封装结构及芯片封装方法 | |
TW200427029A (en) | Thermally enhanced semiconductor package and fabrication method thereof | |
US7605020B2 (en) | Semiconductor chip package | |
TW200836307A (en) | Thermally enhanced quad flat no leads (QFN) IC package and method | |
CN217444385U (zh) | 芯片封装结构 | |
US7361995B2 (en) | Molded high density electronic packaging structure for high performance applications | |
TWI447871B (zh) | 用於連接積體電路晶片至電源與接地電路之裝置 | |
CN114464581A (zh) | 封装结构及其制造方法 | |
CN115966564A (zh) | 一种改善散热的芯片封装结构及其制备方法 | |
US11830786B2 (en) | Semiconductor package and method for manufacturing the same | |
US11495531B2 (en) | Semiconductor device package and method of manufacturing the same | |
US20080179726A1 (en) | Multi-chip semiconductor package and method for fabricating the same | |
JPH0855875A (ja) | 半導体装置 | |
TW200409324A (en) | High-density multi-chip modulestructure and the forming method thereof | |
CN113451258A (zh) | 半导体封装结构及其制备方法 | |
CN116093044B (zh) | 多芯片集成方法及结构 | |
CN221080003U (zh) | 一种封装结构 | |
CN218215297U (zh) | 插入件及半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |