CN218215297U - 插入件及半导体封装结构 - Google Patents

Abstract

本申请提供了插入件(interposer)及半导体封装结构，该插入件以第二线路结构(基于引线框架形成)为基础，分别在两侧形成第一线路结构(利用Substrate制程得到的)和第三线路结构(利用Fan out制程得到的)，利用上述三种线路结构间的结合中确定出适合的组合，实现电性可靠性高、成本低。进一步地，将插入件中的第一线路结构与基板结合、第三线路结构与电子元件接合，得到本申请提供的半导体封装结构。

Description

插入件及半导体封装结构

技术领域

本公开涉及半导体技术领域，具体涉及插入件及半导体封装结构。

背景技术

FOSUB(Fan-Out结合Substrate)结构是通过粘合层将重布线层(Fan-Out)和基板(Substrate)结合，再通过导通孔(Via)联通重布线结构与基板之间的电性通道。

然而，在利用激光(Laser)形成导通孔会利用溅镀和电镀制程，不仅所费不赀、成本高。当重布线结构需要达到一定厚度时，除了成本增加之外，由于高深宽比(AspectRatio，AS)导通孔内部容易出现缺陷，不易达到较高的可靠性及均匀导电度，电性良率难也以达到要求，进而影响封装结构的品质。

实用新型内容

第一方面，本申请提供了一种插入件，包括：

第一线路结构；

第二线路结构，设于所述第一线路结构之上；

第三线路结构，设于所述第二线路结构之上，所述第三线路结构的线路密度大于所述第一线路结构的线路密度，所述第三线路结构的线路密度大于所述第二线路结构的线路密度。

在一些可选的实施方式中，还包括：

模封层，设于所述第二线路结构和所述第三线路结构之间。

在一些可选的实施方式中，所述第二线路结构包括导通孔和线路层。

在一些可选的实施方式中，所述模封层包覆所述导通孔。

在一些可选的实施方式中，所述模封层的上表面与所述导通孔的上表面齐平。

在一些可选的实施方式中，所述导通孔的材料与所述线路层的材料相同。

在一些可选的实施方式中，所述导通孔与所述线路层是一体成型的。

在一些可选的实施方式中，所述线路层的侧边呈弧状内凹。

在一些可选的实施方式中，所述第一线路结构的金相结构与所述第三线路结构的金相结构不同，所述第三线路结构的金属晶粒结构呈扁平状。

第二方面，本申请提供了一种半导体封装结构，包括：

基板、电子元件以及如第一方面所述的插入件，所述基板与所述插入件的第一线路结构结合，所述电子元件与所述第三线路结构结合。

在一些可选的实施方式中，所述基板与所述插入件之间的电连接件为焊点或贯穿所述插入件的通孔。

为了解决FOSUB结构中多层重布线结构成本高、导通孔良率低、市场供应不足的技术问题，本申请提供了一种插入件(interposer)，以第二线路结构(基于引线框架形成)为基础，分别在两侧形成第一线路结构(利用Substrate制程得到的)和第三线路结构(利用Fan out制程得到的)，利用上述三种线路结构间的结合中确定出适合的组合，实现电性可靠性高、成本低。进一步地，将插入件中的第一线路结构与基板结合、第三线路结构与电子元件接合，得到半导体封装结构。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：

图1是根据本申请提供的插入件的一个实施例的结构示意图；

图2是根据本申请提供的半导体封装结构的第一实施例的结构示意图；

图3是根据本申请提供的半导体封装结构的第二实施例的结构示意图；

图4至图9是根据本申请提供的插入件的第一制造过程中的结构示意图；

图10至图15是根据本申请提供的插入件的第二制造过程中的结构示意图；

图16至图18是根据本申请提供的半导体封装结构的制造过程中的结构示意图。

符号说明：

1-插入件，11-第一线路结构，111-第一导电焊盘，12-第二线路结构，121-导通孔，122-线路层，13-第三线路结构，131-第二导电焊盘，14-模封层，2-基板，3-电子元件，4-焊点，5-通孔，6-引线框架，7-外部电连接件。

具体实施方式

下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关实用新型，而非对该实用新型的限定。另外，为了便于描述，附图中仅示出了与有关实用新型相关的部分。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。

还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。

应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本申请中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本申请中使用的空间相对描述语可以被同样地相应地解释。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1是根据本申请提供的插入件的一个实施例的结构示意图。如图1所示，该插入件包括第一线路结构11、第二线路结构12以及第三线路结构13。其中，第二线路结构12设于第一线路结构11之上。第三线路结构13设于第二线路结构12之上。第三线路结构13的线路密度大于第一线路结构11的线路密度。第三线路结构13的线路密度大于第二线路结构12的线路密度。即第三线路结构13可以为细线路。

在本实施例中，插入件也可称为中介层(interposer)，即可以用于芯片之间以及芯片与承载件之间的电性连接。第一线路结构11、第二线路结构12以及第三线路结构13分别可以包括线路层以及位于线路层之间的介电材。

在本实施例中，第三线路结构13的单位面积中的电路线(包含例如迹线或垫)的数量可以大于第一线路结构11或第二线路结构12的相等单位面积中的电路线的数量，例如约1.2倍或以上，约1.5倍或以上，或约2倍或以上。替代地或组合地，第三线路结构13的线宽/线距(L/S)可以小于第一线路结构11或第二线路结构12的L/S，例如约90％或以下，约50％或以下，或约20％或以下。

在本实施例中，第一线路结构11可通过电镀工艺/衬底工艺(substrate process)形成的，第一线路结构11也可称电镀层级(pattern plating level)导电结构/衬底层级(substrate level)导电结构。第二线路结构12可通过盖孔工艺形成，第二线路结构12也可称为盖孔层级(tenting level)导电结构。第三线路结构13可通过凸块工艺形成的，第三线路结构13也可称为凸块层级(bumping level)导电结构。第三线路结构13还可以称为重布线结构。

在一个实施例中，第二线路结构12可以是基于引线框架(Lead frame)形成的。引线框架例如可以是方形扁平无引脚封装结构(Quad Flat No-leads Package，AQFN)，或是有更多輸出入接腳需求也可以是先进方形扁平无引脚封装结构(Advanced Quad Flat No-leads Package，AQFN)。由于引线框架具有足够的强度和刚度，基于引线框架形成的第二线路结构12不仅可以作为提供支撑的中间结构，而且制造良率高。

在一个实施例中，第二线路结构12可以包括导通孔121和线路层122。导通孔121和线路层122可以包括例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)等金属或其合金。

在一个实施例中，该插入件还可以包括模封层14。模封层14可以设于第二线路结构12和第三线路结构13之间。模封层14可以包括各种模封材(Molding Compound)。例如，模封材可包括环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(CouplingAgent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(AdhesionPromoter)、离子捕获剂(Ion Trapping Agent)等。这里，模封层14可以填充第二线路结构12和第三线路结构13之间的空隙，可以提供足够的支撑力。

在一个实施例中，模封层14可以包覆导通孔121。模封层14的上表面可以与导通孔121的上表面齐平。这是由于在制程中，形成包覆导通孔121的模封层14后，采用薄化工艺(例如研磨工艺)同时薄化模封层14和导通孔121，使导通孔121从模封层14中露出，且使得模封层14的上表面与导通孔121的上表面齐平。需要说明的是，由于在薄化工艺中，因研磨液的选用，使得导通孔121的上表面相较于模封层14的上表面呈现微内凹或微外凸，或其研磨粒子的粒径大小的缘故使得在微观尺度下有粗糙表面，以上情况仍属于本段描述的“模封层14的上表面与导通孔121的上表面齐平”的范畴。

在一个实施例中，导通孔121和线路层122可以都是基于引线框架形成的，因此导通孔121的材料与线路层122的材料可以相同，导通孔121与线路层122可以是一体成型的连续结构。

在一个实施例中，由于线路层122可以是采用湿蚀刻工艺所形成的，使线路层122的侧边呈弧状内凹的结构特征。线路层122可以是基于原本短路的引线框架蚀刻成的开路结构。

在一个实施例中，第一线路结构11的金相结构与第三线路结构13的金相结构可以不同。具体地，由于第三线路结构13的第二导电焊盘131是利用电镀工艺形成的，而第一线路结构11的第一导电焊盘111是在电镀工艺后经过层压(lamination)工艺形成的，两者经过的制程不同，因此两者的金相结构可以不同。由于第三线路结构13的第二导电焊盘131未经过层压工艺，因此第一线路结构11的第一导电焊盘111的金相结构相对于第三线路结构13的第二导电焊盘131的金相结构来说，金属晶粒呈现扁平状，即压合过的痕迹。

本实施例提供了一种插入件，以第二线路结构12(基于引线框架形成)为基础，分别在两侧形成第一线路结构11(利用Substrate制程得到的)和第三线路结构13(利用Fanout制程得到的)，利用上述三种线路结构间的结合中确定出适合的组合，实现电性可靠性高、成本低。

图2是根据本申请提供的半导体封装结构的第一实施例的结构示意图。图3是根据本申请提供的半导体封装结构的第二实施例的结构示意图。如图2和图3所示，该半导体封装结构包括基板2、电子元件3以及如图1所示的插入件1。

在本实施例中，结合图1所示，基板2与插入件1的第一线路结构11结合。电子元件3与插入件1的第三线路结构13结合。

在本实施例中，电子元件3可以是有源元件和无源元件。有源元件例如可以是各种芯片(专用集成电路芯片、高带宽存储器芯片、电源管理芯片、逻辑功能芯片、存储芯片、通信芯片、微处理器芯片、图形芯片，光子芯片(PIC，photonic integrated circuit)。无源元件例如可以是电容器、电阻器、电感器等。

图2与图3的区别在于，图2中基板2与插入件1之间的电连接件可以为贯穿插入件1的通孔5，例如硅通孔(TSV，Through Silicon Via)。图3中基板2与插入件1之间的电连接件可以为焊点4(solder joint)。图3相对于图2来说，无需激光钻孔制作通孔5的制程，从而可以避免激光钻孔导致的电性不良问题。

在一个实施例中，该半导体封装结构还可以包括设于基板2相对于第一线路结构11的一侧上的外部电连接件7。外部电连接件7例如可以是焊球、球栅阵列(ball gridarray，BGA)球、受控塌陷芯片连接(controlled collapse chip connection，C4)凸块或微凸块。

本实施例提供了一种半导体封装结构，以将插入件1中的第一线路结构11与基板2结合、第三线路结构13与电子元件3接合，得到半导体封装结构。

图4至图9是根据本申请提供的插入件的第一制造过程中的结构示意图。

如图4所示，提供引线框架6。

如图5所示，形成包覆引线框架6的模封层14。

如图6所示，进行薄化工艺，使引线框架6从模封层14中露出。薄化工艺例如可以是研磨(Grinding)或者化学机械抛光(Chemical Mechanical Polishing，CMP)工艺。

如图7所示，在引线框架6的一侧进行重布线(Fan out)制程，形成第三线路结构13。

如图8所示，对引线框架6的相对侧进行半蚀刻工艺，使得图7中的引线框架6形成第二线路结构12。由此可以使原本短路的引线框架6蚀刻成开路结构。

如图9所示，进行基板(substrate)制程，形成第一线路结构11，得到插入件。

本实施例中的方法的其他细节和技术效果可参见前述实施例对插入件的描述，这里不再赘述。

图10至图15是根据本申请提供的插入件的第二制造过程中的结构示意图。

如图10所示，提供引线框架6。

如图11所示，形成包覆引线框架6的模封层14。

如图12所示，对引线框架6的一侧进行半蚀刻工艺，使得图11中的引线框架6形成第二线路结构12。由此可以使原本短路的引线框架6蚀刻成开路结构。

如图13所示，在引线框架6的相对侧进行基板(substrate)制程，形成第一线路结构11。

如图14所示，进行薄化工艺，使引线框架6从模封层14中露出。

如图15所示，进行重布线(Fan out)制程，形成第三线路结构13，得到插入件。

本实施例中的方法的其他细节和技术效果可参见前述实施例对插入件的描述，这里不再赘述。

图16至图18是根据本申请提供的半导体封装结构的制造过程中的结构示意图。

如图16所示，将基板2与插入件1的第一线路结构11结合。将电子元件3与第三线路结构13结合。

如图17所示，形成基板2与插入件1之间的电连接件(贯穿插入件1的通孔5)，得到图2所示的半导体封装结构。

如图18所示，形成基板2与插入件1之间的电连接件(焊点4(solder joint))，得到图3所示的半导体封装结构。

本实施例中的方法的其他细节和技术效果可参见前述实施例对半导体封装结构的描述，这里不再赘述。

尽管已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本申请中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本申请中所公开的方法，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本申请中特别指示，否则操作的次序和分组并不限制本申请。

Claims (9)

1.一种插入件，包括：

第一线路结构；

第二线路结构，设于所述第一线路结构之上；

第三线路结构，设于所述第二线路结构之上，所述第三线路结构的线路密度大于所述第一线路结构的线路密度，所述第三线路结构的线路密度大于所述第二线路结构的线路密度。

2.根据权利要求1所述的插入件，其特征在于，所述插入件还包括：

模封层，设于所述第二线路结构和所述第三线路结构之间。

3.根据权利要求2所述的插入件，其特征在于，所述第二线路结构包括导通孔和线路层，所述模封层包覆所述导通孔。

4.根据权利要求3所述的插入件，其特征在于，所述模封层的上表面与所述导通孔的上表面齐平。

5.根据权利要求3所述的插入件，其特征在于，所述导通孔的材料与所述线路层的材料相同。

6.根据权利要求3所述的插入件，其特征在于，所述导通孔与所述线路层是一体成型的。

7.根据权利要求3所述的插入件，其特征在于，所述线路层的侧边呈弧状内凹。

8.一种半导体封装结构，包括：基板、电子元件以及如权利要求1-7任一所述的插入件，所述基板与所述插入件的第一线路结构结合，所述电子元件与所述第三线路结构结合。

9.根据权利要求8所述的半导体封装结构，其特征在于，所述基板与所述插入件之间的电连接件为焊点或贯穿所述插入件的通孔。

Images