KR100983855B1 - 고주파용 반도체 장치 - Google Patents

고주파용 반도체 장치 Download PDF

Info

Publication number
KR100983855B1
KR100983855B1 KR1020087013576A KR20087013576A KR100983855B1 KR 100983855 B1 KR100983855 B1 KR 100983855B1 KR 1020087013576 A KR1020087013576 A KR 1020087013576A KR 20087013576 A KR20087013576 A KR 20087013576A KR 100983855 B1 KR100983855 B1 KR 100983855B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
high frequency
matching circuit
heat dissipation
output
Prior art date
Application number
KR1020087013576A
Other languages
English (en)
Other versions
KR20080086978A (ko
Inventor
가즈타카 다카기
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080086978A publication Critical patent/KR20080086978A/ko
Application granted granted Critical
Publication of KR100983855B1 publication Critical patent/KR100983855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microwave Amplifiers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Waveguides (AREA)

Abstract

본 발명은 차단 주파수를 낮추지 않고 또한 방열의 문제도 적은, 고주파용 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 일례의 고주파용 반도체 장치는, 방열 기능을 갖는 접지 기판과, 이 접지 기판 상에 설치된 고주파용 반도체 소자와, 상기 고주파용 반도체 소자에 접속된 입력측 정합 회로와, 상기 고주파용 반도체 소자에 접속된 출력측 정합 회로와, 적어도 상기 고주파용 반도체 소자, 상기 입력측 정합 회로 및 상기 출력측 정합 회로를 둘러싸는 측벽부와, 상기 입력측 정합 회로에 접속된 입력용 단자와, 상기 출력측 정합 회로에 접속된 출력용 단자를 구비하는 단위 반도체 장치를 2개 구비하고, 상기 2개의 단위 반도체 장치의 상기 측벽부의 상단이 상호 맞춰져 있는 것을 특징으로 한다.

Description

고주파용 반도체 장치{HIGH-FREQUENCY SEMICONDUCTOR DEVICE}
본 발명은 공간을 갖는 외위기(外圍器)에 반도체 소자를 수용한 고주파용 반도체 장치에 관한 것이다.
최근에는 마이크로파 통신 등의 대 전력화의 요구가 높아지고 아울러 외위기에 수납되는 마이크로파 반도체 소자의 칩의 크기 및 칩의 합성수가 증대하는 경향이 있다. 따라서, 외위기의 사이즈가 커지고, 외위기의 마이크로파 전파 방향에 직교하는 방향(가로 방향)의 길이에 의해 결정되는 차단 주파수가 사용 주파수 부근까지 저하한다. 이 차단 주파수의 저하에 의해, 내부에서 여진되는 도파관 전파 모드 및 도파관 공진 모드에 의한 출력측으로부터 입력측으로의 아이솔레이션의 열화나 주파수 특성의 열화가 생긴다.
이러한 특성의 열화를 막기 위해, 도 1에 도시한 바와 같이, 외위기내의 공간을 접지 도체에 의해 구획하여, 차단 주파수의 저하 등 특성 열화를 방지하는 반도체 장치가 알려져 있다(특허 문헌 1 참조). 이 종래의 반도체 장치에 있어서의 치수는, 용기의 세로 방향의 길이 a1, 가로 방향의 길이 b1, 높이를 c1(도시하지 않음)으로 한다. 즉, 이 종래의 반도체 장치는 단위의 반도체 소자를 복수개, 가로로 배열한 구성으로 되어 있다.
이와 같이 단위가 되는 반도체 소자를 복수, 가로로 배열한 구조에서는, 반도체 장치의 대전력화에 의해, 방열이 문제가 된다. 즉, 한정된 패키지의 폭 내에 많은 반도체 소자를 배열하기 때문에 상호 근접하여, 이면에서의 열의 방산에 한계가 있었다.
또한, 패키지의 내부에 배치하는 구획판과 덮개 사이에 공극이 생기기 쉽고, 특성 열화를 초래하기 때문에, 생산성이 저하하는 하나의 요인이 되고 있었다.
[특허 문헌 1] 일본 특허 공개 평 제5-83010호 공보(도 1)
본 발명은 상기와 같은 종래의 고주파용 반도체 장치의 문제점을 감안하여 이루어진 것으로, 차단 주파수를 낮추지 않고 또한 방열의 문제도 적은, 고주파용 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 청구항 1에 따르면, 방열 기능을 갖는 접지 기판과, 이 접지 기판 상에 설치된 고주파용 반도체 소자와, 상기 고주파용 반도체 소자에 접속된 입력측 정합 회로와, 상기 고주파용 반도체 소자에 접속된 출력측 정합 회로와, 적어도 상기 고주파용 반도체 소자, 상기 입력측 정합 회로 및 상기 출력측 정합 회로를 둘러싸는 측벽부와, 상기 입력측 정합 회로에 접속된 입력용 단자와, 상기 출력측 정합 회로에 접속된 출력용 단자를 구비하는 단위 반도체 장치를 2개 구비하고, 상기 2개의 단위 반도체 장치의 상기 측벽부의 상단이 상호 맞춰져 있는 것을 특징으로 하는 고주파용 반도체 장치를 제공한다.
본 발명의 청구항 5에 따르면, 방열 기능을 갖는 접지 기판과, 이 접지 기판 상에 설치된 고주파용 반도체 소자와, 상기 고주파용 반도체 소자에 접속된 입력측 정합 회로와, 상기 고주파용 반도체 소자에 접속된 출력측 정합 회로와, 적어도 상기 고주파용 반도체 소자, 상기 입력측 정합 회로, 및 상기 출력측 정합 회로를 둘러싸는 측벽부와, 상기 입력측 정합 회로에 접속된 입력용 단자와, 상기 출력측 정합 회로에 접속된 출력용 단자를 구비하는 단위 반도체 장치를 2개 구비하고, 상기 2개의 단위 반도체 장치의 상기 측벽부의 상단이 도체판을 통해 상호 맞춰져 있는 것을 특징으로 하는 고주파용 반도체 장치를 제공한다.
[발명의 효과]
본 발명에 따르면 차단 주파수를 낮추지 않고 또한 방열의 문제도 적은, 고주파용 반도체 장치를 얻을 수 있다.
도 1은 종래의 반도체 장치의 구성을 도시하는 상면도.
도 2는 본 발명의 제1 실시형태에 있어서의 단위 반도체 장치의 구성을 도시하는 상면도.
도 3은 본 발명의 제1 실시형태에 있어서 2개의 단위 반도체 장치를 맞춘 상태를 도시하는 정면도.
도 4는 본 발명의 제1 실시형태에 있어서 2개의 단위 반도체 장치를 맞춘 상태를 도시하는 정면도.
도 5는 본 발명의 제1 실시형태에 있어서 2개의 단위 반도체 장치를 맞춘 상태의 측면도.
도 6은 도 5에 도시한 2개의 단위 반도체 장치를 맞춘 것을 세운 상태를 도시한 도면.
도 7은 본 발명의 제2 실시형태에 있어서의 반도체 장치의 측면도.
도 8은 본 발명의 제2 실시형태에 있어서의 반도체 장치의 상면도.
도 9는 본 발명의 제3 실시형태에 있어서의 반도체 장치의 측면도.
도 10은 본 발명의 제4 실시형태에 있어서 2개의 단위 반도체 장치를 맞춘 상태를 도시하는 정면도.
도 11은 본 발명의 제4 실시형태에 있어서 2개의 단위 반도체 장치를 맞춘 상태를 도시하는 정면도.
도 12는 본 발명의 제4 실시형태에 있어서 2개의 단위 반도체 장치를 맞춘 상태의 측면도.
도 13은 도 12에 도시한 2개의 단위 반도체 장치를 맞춘 것을 세운 상태를 도시한 도면.
도 14는 본 발명의 제5 실시형태에 있어서의 반도체 장치의 측면도.
도 15는 본 발명의 제5 실시형태에 있어서의 반도체 장치의 상면도.
도 16은 본 발명의 제6 실시형태에 있어서의 반도체 장치의 측면도.
이하, 본 발명의 실시형태에 대해 도면을 이용하여 설명한다. 본 발명에서는, 단위가 되는 단위 반도체 장치를 2개, 위쪽에서 맞추는 것에 의해 고주파 반도체 장치를 구성한다.
<제1 실시형태>
도 2에 본 발명의 제1 실시형태에 이용되는 단위 반도체 장치(11)의 정면도를 도시한다. 이 단위 반도체 장치는, Cu나 W에 의해 형성된 방열 기능을 갖는 접지 기판, 즉 방열 접지 기판(12) 위에 고주파용 반도체 소자, 예컨대 마이크로파 트랜지스터(13)를 사이에 끼우고, 입력용 단자(15a), 입력측 정합 회로(15b)와, 출력측 정합 회로(15c), 출력용 단자(15d)가 설치된다.
그리고, 입력용 단자(15a)와 입력측 정합 회로(15b)는 리드선, 예컨대 금 와이어(17a)에 의해 접속되고, 입력측 정합 회로(15b)와 마이크로파 트랜지스터(13)는 금 와이어(17b)에 의해 접속되며, 마이크로파 트랜지스터(13)와 출력측 정합 회로(15c)는 금 와이어(17c)에 의해 접속되고, 출력측 정합 회로(15c)와 출력용 단자(15d)는 금 와이어(17d)에 의해 접속되어 있다.
이들 마이크로파 트랜지스터(13)와 정합 회로는, 도 2에 도시한 바와 같이, 입력용 단자(15a)의 일부 및 출력용 단자(15d)의 일부를 남기고 측벽부(18)에 의해 둘러싸여 있다.
도 3에 도시한 바와 같이, 전술한 바와 같이 하여 구성된 단위 반도체 장치(11)의 위에, 동일한 구조의 단위 반도체 장치(21)가 상하 반전하여 놓여지고, 화살표 19로 나타낸 바와 같이 위의 단위 반도체 장치(21)의 측벽부(28)가 아래의 단위 반도체 장치(11)의 측벽부(18)와 맞추어지도록 배치된다.
그리고, 도 4에 도시한 바와 같이 단위 반도체 장치(21)의 측벽부(28)의 상단과 단위 반도체 장치(11)의 측벽부(18)의 상단이 맞추어지고, 예컨대 금과 주석 의 합금 땜납에 의해 접착, 밀봉된다. 이 상태의 측면도를 도 5에 도시한다.
그런데, 사용 가능한 주파수의 상한은 용기 내부의 공진 주파수에 의해 제한된다. 이 공진 주파수 이상의 주파수에서는, 단자 간의 아이솔레이션이 열화하여, 전력이 공간에 방출되어 버린다. 여기서, 반도체 장치의 용기의 세로, 가로 및 높이를 a, b, c라고 하면, 그 때의 공진 주파수 f는 다음 식으로 나타낸다. 여기서, λc는 대기 중의 광의 속도이고, m, n, k는 정수이다.
f=(λc/2)× SQRT[(m/a)2+ (n/b)2+(k/c)2]
공진 주파수 f는 용기 내에 발생하는 전자계 분포에 따라 상이하다. 문제가 되는 것은 낮은 공진 주파수를 갖는 모드이고, 이들 7개 모드에 있어서의 공진 주파수는 이하에 나타내는 (1)식으로부터 (7)식에 의해 얻어진다. 여기서 SQRT는 평방근을 나타낸다.
f(TE100)=(λc/2)× (1/a)……(1)식
f(TE010)=(λc/2)× (1/b)……(2)식
f(TE001)=(λc/2)× (1/c)……(3)식
f(TE110)=(λc/2)× SQRT[(1/a)2+(1/b)2]……(4)식
f(TE101)=(λc/2)× SQRT[(1/a)2+(1/c)2]……(5)식
f(TE011)=(λc/2)× SQRT[(1/b)2+(1/c)2]……(6)식
f(TE111)=(λc/2)× SQRT[(1/a)2+(1/b)2+(1/c)2]……(7)식
종래의 세로 방향으로 2분할했을 때 반도체 장치의 용기의 세로, 가로 및 높이의 치수를 a1, b1, c1로 하고, 본 발명의 이 실시형태에 따른 반도체 장치에 있어서의 용기의 세로, 가로 및 높이의 치수를 a2, b2, c2로 한다. 이 실시형태의 용기의 세로의 치수 a2 및 가로의 치수 b2는 도 2에 도시되어 있고, 높이의 치수 c2는 도 4에 도시되어 있다.
용기의 세로 방향의 길이 a1, a2는 정합 회로에 의해 결정되고, 본 발명의 이 실시형태에 있어서도 변하지 않기 때문에, a1= a2가 된다. 용기의 가로 방향의 길이는 실장하는 반도체 칩의 수에 의존하지 않고, 일정하다. 종래의 반도체 장치에서는, 2개를 가로로 배열한 구조이고 본 발명의 이 실시형태에서는, 가로 방향으로 2분할한 구조가 되기 때문에, 가로 방향의 길이는 종래의 장치의 경우의 1/2이 된다. 즉 b2= b1/2이 된다.
또한 용기의 높이에 관해서는, 본 발명의 실시형태에서는, 상하로 겹쳐지기 때문에 2배가 되며, 즉 c2= 2× c1이 된다.
본 발명의 실시형태에 따르면, 방열 접지 기판(12)이 2개로 분할되고, 또한 외측에 배치되며, 종래의 반도체 장치에서는 하나의 면에 방열 접지판이 설치되는 경우에 비해, 방열 효과는 크게 할 수 있는 이점이 있다.
<제2 실시형태>
그런데, 상기 실시형태에서는, 위쪽의 단위 반도체 장치(21)는 위쪽에 있기 때문에, 이 장치의 신호선의 접속이나 접지를 취하기 어려운 경우가 있다. 이러한 경우에 적당한 본 발명의 제2 실시형태에 대해 다음에 설명한다.
도 5는 전술한 제1 실시형태에 있어서의 2개의 단위 반도체 장치(11, 21)를 맞춘 장치이고, 제2 실시형태에서는, 이것을 도 6에 도시한 바와 같이 측면으로 세운 상태로 한다.
그 후, 도 7에 도시한 바와 같이, 방열성을 갖는 접지 도체(33)에 반도체 장치(11, 21)의 한 측을 매립하여 고정한다. 그 후, 매립되어 있지 않은 다른 쪽의 측을 끼우도록 방열성을 갖는 보조 접지 도체(31, 32)를 접속 고정한다. 방열성을 갖는 접지 도체(33)의 위의 입력측에 입력용 단자의 돌기부(15e)와 접속되도록 입력측 외부 회로(34)를 설치한다. 동일하게 출력측에 출력용 단자의 돌기부(15f)와 접속되도록 출력측 외부 회로(37)를 설치한다.
도 8에, 이 고주파용 반도체 장치를 상면에서 본 상면도를 도시한다. 이와 같이 하여, 신호선과 접지가 용이하게 취해지는, 2개의 단위 반도체 장치로 이루어지는 고주파용 반도체 장치를 얻을 수 있다.
본 발명의 실시형태에 따르면, 신호선이 용이하게 취해지고, 방열성을 갖는 보조 접지 도체(31, 32)에 의해 2면으로부터 방열되기 때문에 방열 효과가 큰 이점이 있다.
<제3 실시형태>
본 발명의 제3 실시형태에 대해 설명한다. 이 실시형태는 도 5에 도시한, 출력용 단자의 돌기부(15f) 및 입력용 단자의 돌기부(15e)를 비틀어 외부로 빼내도록 한 것이다.
즉, 도 9에 이 제3 실시형태의 구조를 도시한다. 이 실시형태에 있어서는, 출력용 단자의 돌기부(15f)를 그대로 인출하여 비틀고 있다. 다른 접지의 접속 등은 상기 도 7에 도시한 실시형태의 경우와 동일하다. 이 실시형태에 따르면, 입력용 단자의 돌기부(15e)와 입력측 외부 회로(34), 출력용 단자의 돌기부(15f)와 출력측 외부 회로(37)가 각각 면에서 접하기 때문에, 신호선의 접속과 접지가 용이하게 취해지는 고주파용 반도체 장치를 얻을 수 있다고 하는 이점이 있다.
본 발명의 실시형태에 있어서도, 방열성을 갖는 보조 접지 도체(31, 32)에 의해 2면으로부터 방열되기 때문에, 방열 효과가 큰 이점도 있다.
<제4 실시형태>
그런데 전술의 실시형태의 고주파용 반도체 장치는 어느 것이나, 2개의 단위 반도체 장치(11, 21)를 서로 위쪽에서 직접 맞추어, 전체의 고주파용 반도체 장치를 구성하고 있었다.
그러나, 단위 반도체 장치 간의 마이크로파의 간섭을 방지하기 위해, 이들 단위 반도체 장치 사이에 금속제의 도체판을 설치하는 것도 가능하다.
이러한 실시형태의 구성을 도 10 및 도 11에 도시한다. 도 10은 단위 반도체 장치(11)와 단위 반도체(21) 사이에 도체판(41)을 개재시키는 것을 도시한 도면이고, 도 11은 도체판(41)을 개재시켜 2개의 단위 반도체 장치(11, 21)를 고정한 구조를 도시하는 단면도이다.
단위 반도체 장치(11, 21)의 구성은 도 1에 도시한 것과 동일하고, 이 실시형태에서는, 이들 단위 반도체 장치 사이에 도체판(41)이 삽입 고정되는 점만이 상이하다. 즉, 전술한 바와 같이 하여 구성된 단위 반도체 장치(11)의 위에, 도체 판(41)을 사이에 끼우고, 동일한 구조의 단위 반도체 장치(21)가 상하 반전하여 놓여진다.
또한, 도체판(41)은 금속제이면 좋고, 그 팽창률이 방열 접지 기판(12)과 동일한 정도인 것이 바람직하기 때문에, 방열 접지 기판과 동일한 재료로 구성하는 것이 바람직하다. 도체판(41)의 크기는 적어도 측벽부(18)까지 덮는 정도이면 좋다. 또한 그 두께는, 예컨대 5 ㎛ 이상 마이크로파의 전파가 투과하지 않는 정도의 두께이면 좋지만, 그 취급의 용이함의 정도를 고려하면, 1 mm 정도의 두께이더라도 상관없다.
위의 단위 반도체 장치(21)의 측벽부(28)의 상단이, 도체판(41)을 통해 아래의 단위 반도체 장치(11)의 측벽부(18)와 합치하도록 배치되어, 예컨대 금과 주석의 합금 땜납에 의해 접착, 밀봉된다.
도체판(41)을 갖는 이 실시형태에서는, TE001 모드의 공진 주파수를 저하시키지 않고 다른 모드의 공진 주파수를 올리는 것이 가능해진다.
본 발명의 실시형태에 따르면, 방열 접지 기판이 2개로 나누어지고 또한 외측에 설치되기 때문에, 방열 효과가 큰 이점이 있다.
<제5 실시형태>
이 실시형태를 도시한 도 14, 도 15 및 도 16은, 도체판(41)이 2개의 단위 반도체 장치(11, 21) 사이에 개재하고 있는 것 이외는, 도 7, 도 8, 도 9에 도시한 실시형태의 경우와 동일하다. 즉, 도 13은 전술의 2개의 단위 반도체 장치(11, 21)를 도체판(41)을 개재시켜 맞춘 장치이고, 이 장치를 도 14에 도시한 바와 같이 측 면으로 세운 상태로 한다. 그 후, 이들 단위 반도체 장치의 방열 접지 기판(12)에, 이면으로부터 방열성을 갖는 보조 접지 도체(31, 32)를 접속 고정한다.
그리고, 이 방열성을 갖는 보조 접지 도체(31)에 고정한 단위 반도체 장치(11) 및 방열성을 갖는 보조 접지 도체(32)에 고정한 단위 반도체 장치(21)를 그 사이에 개재 고정된 도체판(41)과 함께, 방열성을 갖는 접지 도체(33) 내에, 단위 반도체 장치(11, 21)의 한 측을 매립하도록 하여 고정한다(도 15 참조).
그 후, 매립되어 있지 않은 다른 쪽의 측을 끼우도록 방열성을 갖는 보조 접지 도체(31, 32)를 접속 고정한다. 방열성을 갖는 접지 도체(33)의 위의 입력측에 입력용 단자의 돌기부(15e)와 접속되도록 입력측 외부 회로(34)를 설치한다. 동일하게 출력측에 출력용 단자의 돌기부(15f)와 접속되도록 출력측 외부 회로(37)를 설치한다.
도 15에 이 고주파용 반도체 장치를 상면에서 본 도면을 도시한다. 이와 같이 하여, 신호선의 접속과 접지가 용이하게 취해지는, 2개의 단위 반도체 장치와 그 사이의 도체판(41)이 개재한 고주파용 반도체 장치를 얻을 수 있다.
본 발명의 실시형태에 따르면, 방열성을 갖는 보조 접지 도체(31, 32)에 의해 2면으로부터 방열되기 때문에, 방열 효과가 큰 이점이 있다.
<제6 실시형태>
본 발명의 또 다른 실시형태에 대해 설명한다. 이 실시형태는 도 14에 도시한, 출력용 단자의 돌기부(15f) 및 입력용 단자의 돌기부(15e)를 비틀어 외부로 빼내도록 한 것이다. 이 실시형태의 구조를 도 16에 도시한다. 이 실시형태에서는, 출력용 단자의 돌기부(15f)를 그대로 인출하고 비틀어 인출 도체로 하고 있다. 다른 접지의 접속 등은 상기 도 14에 도시한 제5 실시형태의 경우와 동일하다.
이 실시형태에 따르면 입력용 단자의 돌기부(15e)와 입력측 외부 회로(34), 출력용 단자의 돌기부(15f)와 출력측 외부 회로(37)가 각각 면에서 접하기 때문에, 신호선의 접속과 접지가 용이하게 취해지는 고주파용 반도체 장치를 얻을 수 있다.
본 발명의 실시형태에 따르면, 방열성을 갖는 보조 접지 도체(31, 32)에 의해 2면으로부터 방열되기 때문에, 방열 효과가 큰 이점이 있다.
또한 전술한 바와 같이, 본 발명의 제4, 제5 및 제6 실시형태에서는, 2개의 단위 반도체 장치 사이에 도체판을 삽입시키기 때문에, 이들 단위 반도체 장치(11, 12) 상호 간의 마이크로파의 간섭을 방지할 수 있는 이점이 있다.
종래의 반도체 장치와 특허 문헌 1의 장치, 제1 실시형태 및 제4 실시형태의 경우의 공진 주파수의 결과를 표 1(용기의 높이가 비교적 낮은 경우) 및 표 2(용기의 높이가 비교적 높은 경우)에 나타낸다.
Figure 112008040385811-pct00001
Figure 112008040385811-pct00002
용기의 높이가 비교적 낮은 경우, 구체적으로는 용기의 높이(c)를 2배하여도 세로(a)나 가로(b)의 길이보다도 짧은 경우, 예컨대 종래의 반도체 장치의 용기의 치수를 a1= 1.0 cm, b1= 1.0 cm, c1= 0.4 cm로 한다. 이 때, 본 발명의 실시형태에서의 치수는 a2= 1.0 cm, b2= 0.5 cm, c2= 0.8 cm가 된다. 이와 같이, 용기의 높이는 종래의 장치의 2배가 되지만, 용기의 폭을 절반으로 할 수 있고, 공진 주파수를 높게 하는 것이 가능해진다.
표 1에 나타내는 결과로부터 다음이 이해된다. TE100의 모드에서는, 어떤 구조에서도 동일한 공진 주파수(15.0 GHz)가 된다. TE010 모드 및 TE110 모드에서는, 종래의 반도체 장치에 비해 특허 문헌 1 및 실시형태 1, 4의 어느 쪽에도 효과가 있다(공진 주파수가 오른다). TE001 모드, TE101 모드, TE011 모드, TE111 모드에서는, 실시형태 1의 경우만 역효과이다.
도체판이 없는 실시형태 1의 장치의 구조에서는, 단자 간의 아이솔레이션 특성에 가장 악영향을 부여하는 TE010 모드에 있어서, 공진 주파수의 개선이 이루어진다. TE100 모드에 대해서는 개선되지 않지만, 이것은 아이솔레이션에는 영향을 주지 않는 모드이다. 다른 모드에 대해서는, 종래 구조보다도 공진 주파수의 저하가 생기지만, 아이솔레이션에 영향을 주는 5개의 모드(TE010, TE001, TE110, TE011, TE111) 중에서 비교적 낮은 공진 주파수를 갖는 TE010, TE110의 공진 주파수가 각각 2배, 1.5배로 되고 있어, 큰 개선 효과를 얻을 수 있다.
한편, 용기의 높이가 비교적 높은 경우, 구체적으로는 용기의 높이(c)를 2배로 하면 세로(a)나 가로(b)의 길이보다도 긴 경우, 예컨대 종래의 반도체 장치의 용기의 치수를 a1= 1.0 cm, b1= 1.0 cm, c1= 0.6 cm로 한다. 이 때의 결과를 표 2에 나타낸다.
TE100 모드에서는, 종래 구조에 비해, 특허 문헌 1, 실시형태 1, 4의 어느쪽도 변화는 없다. TE010 모드, TE110 모드, TE011 모드에서는, 종래 구조에 비해, 어느 쪽의 구조라도 공진 주파수를 올리는 효과가 있다.
TE001 모드에서는, 실시형태 1의 구조에서는 종래 구조의 경우의 어느 모드보다도 낮은 주파수로 공진한다. TE101 모드 및 TE111 모드에서는 실시형태 1의 구조의 경우만 역효과이다.
도체판이 없는 실시형태 1의 구조에서는, 단자 간의 아이솔레이션 특성에 가장 악영향을 부여하는 TE101 모드에 있어서 공진 주파수의 개선이 이루어진다. TE100 모드에 대해서는 개선되지 않지만 이것은 아이솔레이션에는 영향을 주지 않는 모드이다. 다른 모드에 대해서는 종래 구조보다도 공진 주파수의 저하가 생기지만, 아이솔레이션에 영향을 주는 5개의 모드(TE010, TE001, TE110, TE011, TE111) 중에 비교적 낮은 공진 주파수를 갖는 TE010 모드와 TE110 모드의 공진 주파수가 각각 2배, 1.5배로 되어 있기 때문에, 큰 개선 효과가 있었다고 할 수 있다. 그러나, TE001 모드의 공진 주파수가 저하하기 때문에, 실시형태 1의 구조는 그 효과를 잃는다. 이에 비해 도체판을 이용한 구조에서는, TE001 모드의 공진 주파수를 저하시키지 않고 다른 모드의 공진 주파수를 올릴 수 있다.
또한, 본 발명의 상기 실시형태에서는, 마이크로파 트랜지스터를 이용하는 고주파용 반도체 장치에 대해 진술했지만, 이에 한정되지 않고 고주파용 반도체 소자이면 본 발명을 적용하는 것이 가능하다. 또한, 상기한 단위 반도체 장치(21)의 측벽부(28)의 상단과 단위 반도체 장치(11)의 측벽부(18)의 상단이 맞추어지는 경우, 전기적 실드가 이루어진다면 반드시 밀봉될 필요는 없다. 동일하게 상기한 단위 반도체 장치(21)의 측벽부(28)의 상단이 도체판(41)을 통해 아래의 단위 반도체 장치(11)의 측벽부(18)와 합치하도록 배치되는 경우도, 전기적 실드가 이루어진다면 반드시 밀봉될 필요는 없다.
본 발명은 상기 실시형태에 한정되지 않고, 본 발명의 기술 사상의 범위 내에 여러 가지 변형하여 실시 가능하다.

Claims (8)

  1. 방열 기능을 갖는 접지 기판과, 상기 접지 기판 상에 설치된 고주파용 반도체 소자와, 상기 고주파용 반도체 소자에 접속된 입력측 정합 회로와, 상기 고주파용 반도체 소자에 접속된 출력측 정합 회로와, 적어도 상기 고주파용 반도체 소자, 상기 입력측 정합 회로 및 상기 출력측 정합 회로를 그 내부에 포함하도록 둘러싸는 측벽부와, 상기 입력측 정합 회로에 접속된 입력용 단자와, 상기 출력측 정합 회로에 접속된 출력용 단자를 구비하는 단위 반도체 장치를 2개 구비하고,
    상기 2개의 단위 반도체 장치의 상기 측벽부의 상단이 상호 맞춰져 있는 것을 특징으로 하는 고주파용 반도체 장치.
  2. 제1항에 기재한 반도체 장치의 한 쪽의 측을 매설하는 방열성을 갖는 접지 도체와, 매설되어 있지 않은 다른 쪽의 측을 그 사이에 끼워 넣어 고정시키도록 설치된 방열성을 갖는 보조 접지 도체와, 상기 반도체 장치의 입력측에 설치되고 입력용 단자와 접속된 입력측 외부 회로와, 상기 반도체 장치의 출력측에 설치되고 출력용 단자와 접속된 출력측 외부 회로를 포함하는 것을 특징으로 하는 고주파용 반도체 장치.
  3. 제2항에 있어서, 상기 입력용 단자는 그 적어도 일부가 비틀려 상기 입력측 외부 회로와 접속되는 것을 특징으로 하는 고주파용 반도체 장치.
  4. 제2항에 있어서, 상기 출력용 단자는 그 적어도 일부가 비틀려 상기 출력측 외부 회로와 접속되는 것을 특징으로 하는 고주파용 반도체 장치.
  5. 방열 기능을 갖는 접지 기판과, 상기 접지 기판 상에 설치된 고주파용 반도체 소자와, 상기 고주파용 반도체 소자에 접속된 입력측 정합 회로와, 상기 고주파용 반도체 소자에 접속된 출력측 정합 회로와, 적어도 상기 고주파용 반도체 소자, 상기 입력측 정합 회로 및 상기 출력측 정합 회로를 그 내부에 포함하도록 둘러싸는 측벽부와, 상기 입력측 정합 회로에 접속된 입력용 단자와, 상기 출력측 정합 회로에 접속된 출력용 단자를 구비하는 단위 반도체 장치를 2개 구비하고,
    상기 2개의 단위 반도체 장치의 상기 측벽부의 상단이 상기 2개의 단위 반도체 장치의 사이에 개재된 도체판을 통해 상호 맞춰져 있는 것을 특징으로 하는 고주파용 반도체 장치.
  6. 제5항에 기재한 반도체 장치의 한 쪽의 측을 매설하는 방열성을 갖는 접지 도체와, 매설되어 있지 않은 다른 쪽의 측을 끼우도록 설치된 방열성을 갖는 보조 접지 도체와, 상기 반도체 장치의 입력측에 설치되고 입력용 단자와 접속된 입력측 외부 회로와, 상기 반도체 장치의 출력측에 설치되고 출력용 단자와 접속된 출력측 외부 회로를 포함하는 것을 특징으로 하는 고주파용 반도체 장치.
  7. 제6항에 있어서, 상기 입력용 단자는 그 적어도 일부가 비틀려 상기 입력측 외부 회로와 접속되는 것을 특징으로 하는 고주파용 반도체 장치.
  8. 제6항에 있어서, 상기 출력용 단자는 그 적어도 일부가 비틀려 상기 출력측 외부 회로와 접속되는 것을 특징으로 하는 고주파용 반도체 장치.
KR1020087013576A 2006-04-28 2007-02-01 고주파용 반도체 장치 KR100983855B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00125328 2006-04-28
JP2006125328 2006-04-28
PCT/JP2007/000047 WO2007125633A1 (ja) 2006-04-28 2007-02-01 高周波用半導体装置

Publications (2)

Publication Number Publication Date
KR20080086978A KR20080086978A (ko) 2008-09-29
KR100983855B1 true KR100983855B1 (ko) 2010-09-28

Family

ID=38655176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013576A KR100983855B1 (ko) 2006-04-28 2007-02-01 고주파용 반도체 장치

Country Status (7)

Country Link
US (2) US7667322B2 (ko)
EP (1) EP2015392A4 (ko)
JP (1) JPWO2007125633A1 (ko)
KR (1) KR100983855B1 (ko)
CN (1) CN101361221A (ko)
TW (1) TW200803032A (ko)
WO (1) WO2007125633A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377096B2 (ja) 2008-09-08 2013-12-25 株式会社東芝 高周波パッケージ装置およびその製造方法
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
CN102832145B (zh) * 2012-08-31 2015-04-29 中国科学院微电子研究所 高频内匹配功率器件的封装方法
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL262934A (ko) * 1960-03-30
JPS57125505A (en) * 1981-01-29 1982-08-04 Fujitsu Ltd Ultrahigh frequency amplifier
JPH01283973A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 光検出素子用実装装置
JPH03185902A (ja) * 1989-12-14 1991-08-13 Mitsubishi Electric Corp 半導体装置
JPH04148559A (ja) * 1990-10-11 1992-05-21 Mitsubishi Electric Corp ハイブリツド集積回路装置
JP2716605B2 (ja) * 1991-07-31 1998-02-18 三菱電機株式会社 マイクロ波モジュール
JPH0583010A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
JPH06151703A (ja) * 1992-11-05 1994-05-31 Sony Corp 半導体装置及びその成形方法
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JPH0888317A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置及びその実装方法
JPH08130288A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6087723A (en) * 1998-03-30 2000-07-11 Micron Technology, Inc. Vertical surface mount assembly and methods
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
JP4134900B2 (ja) * 2003-12-18 2008-08-20 松下電器産業株式会社 電子素子パッケージ
KR100586698B1 (ko) * 2003-12-23 2006-06-08 삼성전자주식회사 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US7242091B2 (en) * 2005-03-02 2007-07-10 Stats Chippac Ltd. Stacked semiconductor packages and method therefor

Also Published As

Publication number Publication date
EP2015392A4 (en) 2011-09-07
WO2007125633A1 (ja) 2007-11-08
EP2015392A1 (en) 2009-01-14
KR20080086978A (ko) 2008-09-29
CN101361221A (zh) 2009-02-04
JPWO2007125633A1 (ja) 2009-09-10
TWI371135B (ko) 2012-08-21
US20100102443A1 (en) 2010-04-29
US7994637B2 (en) 2011-08-09
US7667322B2 (en) 2010-02-23
TW200803032A (en) 2008-01-01
US20070290335A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
US6335669B1 (en) RF circuit module
US6794961B2 (en) High frequency circuit module
US6333552B1 (en) Millimeter wave semiconductor device
EP0157505B1 (en) High-frequency semiconductor device
EP3376534B1 (en) Electromagnetic shield structure of high frequency circuit, and high frequency module
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
US8222976B2 (en) Multilayer dielectric substrate and semiconductor package
KR100983855B1 (ko) 고주파용 반도체 장치
JP2006237967A (ja) 多層高周波回路
US11394100B2 (en) High-frequency connection structure for connecting a coaxial line to a planar line using adhesion layers
US8829659B2 (en) Integrated circuit
JP3204241B2 (ja) 導波管接続パッケージ
US7026869B2 (en) Broadband amplifier having offset microstrip section in a housing module
JP3056102B2 (ja) マイクロ波回路用パッケージおよびその実装体
JP3916988B2 (ja) 高周波モジュール
JP2002050733A (ja) 高周波用パッケージ、配線ボードおよび高周波モジュール
JP2000323595A (ja) 半導体装置
JPH1168416A (ja) 誘電体導波管線路
JP4095263B2 (ja) 高周波パッケージ
JP2000133735A (ja) 高周波集積回路用外囲器
JP2609767B2 (ja) 半導体装置
JP2002110845A (ja) 高周波用パッケージ装置
JP2005317660A (ja) 電力増幅半導体装置用パッケージ及びそれを用いた電力増幅半導体装置
JPH0621705A (ja) 半導体装置
JP2001203511A (ja) 導波管・スロット線路変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee