JP2006237967A - 多層高周波回路 - Google Patents

多層高周波回路 Download PDF

Info

Publication number
JP2006237967A
JP2006237967A JP2005048735A JP2005048735A JP2006237967A JP 2006237967 A JP2006237967 A JP 2006237967A JP 2005048735 A JP2005048735 A JP 2005048735A JP 2005048735 A JP2005048735 A JP 2005048735A JP 2006237967 A JP2006237967 A JP 2006237967A
Authority
JP
Japan
Prior art keywords
dielectric substrate
ground conductor
conductor
frequency
multilayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005048735A
Other languages
English (en)
Other versions
JP4475582B2 (ja
Inventor
Takeshi Yuasa
健 湯浅
Yukihiro Tawara
志浩 田原
Hidemasa Ohashi
英征 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005048735A priority Critical patent/JP4475582B2/ja
Publication of JP2006237967A publication Critical patent/JP2006237967A/ja
Application granted granted Critical
Publication of JP4475582B2 publication Critical patent/JP4475582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguide Connection Structure (AREA)

Abstract

【課題】簡易な製造方法で高周波ICの入出力間結合を抑圧し、高周波回路の高性能化を図ることができる多層高周波回路を得る。
【解決手段】シャーシ金属板8と、シャーシ金属板上に配置されて掘り込みを設けた多層誘電体基板3と、多層誘電体基板に設けた掘り込み部分に配置された金属キャリア2と、金属キャリア上に実装された高周波ICチップ1と、多層誘電体基板3表面に形成されたストリップ導体5と、多層誘電体基板3の内層に形成された平面グランド導体6と、前記掘り込み部分の側面に形成され平面グランド導体とシャーシ金属板とを電気的に接続する金属パターン10と、高周波ICチップ1の高周波信号入出力端子とストリップ導体5とを電気的に接続するワイヤ9とを備えた多層高周波回路において、平面グランド導体6の一部と金属キャリア2の一部とを電気的に接続するリボン4を中空に配置した。
【選択図】図1

Description

この発明は、主としてマイクロ波及びミリ波帯で用いられる多層高周波回路に関するものである。
従来、高周波用ハイパワーICの実装方法としては、放熱用金属キャリアの上にICを実装する方法を採用することによって、ICで発生する熱を効率良く放熱していた(例えば、特許文献1参照)。
特開2003−332811号公報(図1、図2)
しかしながら、金属キャリアを用いた放熱構造を有する高周波回路においては、高周波用ICの高周波信号入出力端子と接続する入出力回路基板と金属キャリアとの間に溝が生じ、入出力回路基板の内層に配置されるグランド導体と金属キャリアで形成される溝部を伝搬する不要モードによりICの入出力間の結合を生じるという問題点があった。
この発明は上記のような問題点を解決するためになされたもので、簡易な製造方法で高周波ICの入出力間結合を抑圧し、高周波回路の高性能化を図ることができる多層高周波回路を得ることを目的とする。
この発明に係る多層高周波回路は、多層誘電体基板と、前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、前記掘り込み部分の底面に設けられた第1のグランド導体と、前記第1のグランド導体上に配置された金属キャリアと、前記金属キャリア上に実装された高周波ICチップと、前記多層誘電体基板表面に形成されたストリップ導体と、前記多層誘電体基板の内層に形成された第2のグランド導体と、前記掘り込み部分の側面に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する金属パターンと、前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段とを備えた多層高周波回路において、前記第2のグランド導体の一部と前記金属キャリアの一部とを電気的に接続する接続手段を中空に配置したことを特徴とする。
また、多層誘電体基板と、前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、前記掘り込み部分の底面に設けられた第1のグランド導体と、前記第1のグランド導体上に配置された金属キャリアと、前記金属キャリア上に実装された高周波ICチップと、前記多層誘電体基板表面に形成されたストリップ導体と、前記多層誘電体基板の内層に形成された第2のグランド導体と、前記多層誘電体基板内部に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する柱状導体と、前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段とを備えた多層高周波回路において、前記第2のグランド導体の一部と前記金属キャリアの一部とを電気的に接続する接続手段を中空に配置したことを特徴とする。
また、多層誘電体基板と、前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、前記掘り込み部分の底面に設けられた第1のグランド導体と、前記第1のグランド導体上に配置された金属キャリアと、前記金属キャリア上に実装された高周波ICチップと、前記多層誘電体基板表面に形成されたストリップ導体と、前記多層誘電体基板の内層に形成された第2のグランド導体と、前記多層誘電体基板内部に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する柱状導体と、前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段とを備えた多層高周波回路において、前記柱状導体は、少なくとも、前記金属キャリア側に隣接し前記第1のグランド導体側と接した第1の柱状導体と、前記第2のグランド導体側と接し抵抗体材料を介在して前記第1の柱状導体と接続された第2の柱状導体とを有することを特徴とする。
さらに、多層誘電体基板と、前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、前記掘り込み部分の底面に設けられた第1のグランド導体と、前記第1のグランド導体上に配置された金属キャリアと、前記金属キャリア上に実装された高周波ICチップと、前記多層誘電体基板表面に形成されたストリップ導体と、前記多層誘電体基板の内層に形成された第2のグランド導体と、前記多層誘電体基板内部に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する柱状導体と、前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段とを備えた多層高周波回路において、前記多層誘電体基板の内層であって、前記金属キャリアと当該金属キャリアに隣接する柱状導体との間の領域に、電波吸収体材料を装荷したことを特徴とする。
この発明によれば、放熱用金属キャリアと多層誘電体基板の導体間に生じる溝部を伝搬するモードを低減して実装する高周波ICチップの性能低下を回避することができ、簡易な製造方法で高周波ICの入出力間結合を抑圧し、高周波回路の高性能化を図ることができる。
実施の形態1.
図1は、この発明の実施の形態1に係る多層高周波回路の構造を示す図であり、(a)は上面図、(b)は(a)におけるA−A’線矢視断面図、(c)は(a)におけるB−B’線矢視断面図である。
図1に示す多層高周波回路は、シャーシ金属板8の上に掘り込みを設けた多層誘電体基板3を設置し、上記掘り込み部に放熱用金属キャリア2を配置し、この金属キャリア2の上にMMIC(Monolithic Microwave Integrated Circuit)1を実装した構成である。多層誘電体基板3の表面にはストリップ導体5が設けられており、内層に構成したグランド導体6と表面のストリップ導体5によりマイクロストリップ線路を構成している。また、上記掘り込み部の内壁は金属パターン10によりメタライズされており、内層のグランド導体6は、金属パターン10を介してシャーシ金属板8と電気的に接続されている。上記マイクロストリップ線路は、MMIC1における高周波信号入出力端子にワイヤ9により接続される。また、図1においては、表面に一部露出したグランド導体6と金属キャリア2とを電気的に接続するリボン4が設けられている。
ここで、MMIC1とストリップ導体5との接続を1本のワイヤ9により接続しているが、複数本のワイヤを用いても良く、ワイヤの代わりにリボンを用いても良い。また、図1の例では、高周波信号の信号線のみワイヤで接続しているが、多層誘電体基板3の表面に内層グランド導体とビアホール等で接続される導体パターンを形成し、MMIC表面のグランドパッドと接続するGSG(Ground Signal Ground)接続を採用しても良い。
また、図1では、グランド導体6と金属キャリア2とを電気的に接続する接続手段にリボン4を用いているが、電気的な導通が得られれば、リボンを平板で代用してもよく、また、リボンをワイヤで代用しても良い。
図1に示すようなMMICの実装方法では、放熱用金属キャリア2の上にMMIC1を直接配置できるため、例えばパワーアンプのような比較的熱を多く発する素子を使う場合、効率の良い放熱が行える。
しかしながら、高周波信号伝送特性の観点から、信号接続用ワイヤ9の接着位置は、できるだけ高低差が無いことが望ましいため、多層誘電体基板3の表面の高さ位置と、MMIC1の表面の高さ位置が等しいことが望ましい。このため、上記のような実装方法を採用する場合、放熱用金属キャリア2の高さを、多層基板の厚みに応じた高さにする必要があり、この結果、放熱用金属キャリア2、シャーシ金属板8および金属パターン10により形成されるU字型の溝の深さが深くなる。
一般に、図1に示すようなストリップ導体5とMMIC1とを接続するワイヤ部分においては、高周波信号の不連続性が生じるため、ワイヤ9付近では放射電磁界が比較的大きくなる。ワイヤ9付近で生じた放射電磁界の一部が上記したU字型の溝内部に漏れ出すと、放熱用金属キャリア2の周回を伝搬し、他方のワイヤに電磁界結合を起こす。この結果、MMIC1の入出力端子間のアイソレーションが劣化し、例えば増幅器MMICにおいては、入出力帰還が発生しMMIC1の不安定動作が起こる等の問題がある。また、ある固定した周波数において、上記したU字型の溝の深さが深い程、入出力間の結合が大きくなるという問題がある。
図1に示す多層高周波回路構造では、ワイヤ9付近から漏れ出した電磁界が伝搬する経路であるU字型溝の上部に、グランド導体6、内壁金属パターン10および放熱用金属キャリア2を中空で導通させるリボン4を用いることにより、溝部断面形状を、図1(b)に示すように閉曲線形状にしている。
溝部を伝搬する伝搬モードには、溝の深さに関係する遮断周波数があり、固定した溝の深さに対して、溝の断面形状が閉曲線になる場合、上部が開放されているU字型形状の場合に比べて上記遮断周波数が高い。このため、リボン4等の接続手段を用いることにより、MMIC1の入出力間結合を低減する効果がある。また、リボン4等の接続手段は、例えばリボンボンダを用いることにより、簡易に実現できる。
以上のように、実施の形態1によれば、図1に示すような多層高周波回路構造を用いることにより、放熱用金属キャリア2と多層誘電体基板3の導体間に生じる溝部を伝搬するモードを低減できるので、実装する高周波ICの性能低下を回避することができる。
実施の形態2.
図2は、この発明の実施の形態2に係る多層高周波回路の構造を示す図であり、(a)は上面図、(b)は(a)におけるA−A’線矢視断面図、(c)は(a)におけるB−B’線矢視断面図である。
図2に示す多層高周波回路は、シャーシ金属板8の上に掘り込みを設けた多層誘電体基板3を設置し、上記掘り込み部に放熱用金属キャリア2を配置し、この金属キャリア2の上にMMIC1を実装した構成である。多層誘電体基板3の表面にはストリップ導体5が設けられており、内層に構成したグランド導体6と表面のストリップ導体5によりマイクロストリップ線路を構成している。また、内層のグランド導体6は、多層誘電体基板3内部に形成されて中空の柱状導体で構成されたビアホール7によってシャーシ金属板8と電気的接続を有する。上記マイクロストリップ線路は、MMIC1における高周波信号入出力端子にワイヤ9により接続される。また、図2においては、表面に一部露出したグランド導体6と金属キャリア2とを電気的に接続するリボン4が設けられている。
図2に示す多層高周波回路においては、実施の形態1と同様に、MMIC1とストリップ導体5との接続を1本のワイヤ9により接続しているが、複数本のワイヤを用いても良く、ワイヤの代わりにリボンを用いても良い。また、図1の例では、高周波信号の信号線のみワイヤで接続しているが、多層誘電体基板3の表面に内層グランド導体とビアホール等で接続される導体パターンを形成し、MMIC表面のグランドパッドと接続するGSG(Ground Signal Ground)接続を採用しても良い。さらに、グランド導体6と金属キャリア2とを電気的に接続する手段にリボンを用いているが、電気的な導通が得られれば、リボンを平板で代用してもよく、またリボンをワイヤで代用しても良い。
この実施の形態2においては、実施の形態1に示す、内壁の金属パターン10が無く、内層のグランド導体6とシャーシ金属板8との電気的接続はビアホール7により行われる。このため、多層誘電体基板3の作製工程のうち、内壁のメタライズが必要無く、工程が簡略化される。
実施の形態1では、ワイヤ9付近で発生した電磁界が伝搬する経路となるU字型の溝は、放熱用金属キャリア2、シャーシ金属板8および内壁の金属パターン10により形成されていたが、図2に示す実施の形態2においては、放熱用金属キャリア2、シャーシ金属板8、多層誘電体基板3の内層にあるビアホール7および内層のグランド導体6により形成される溝が伝搬経路となる。
図2に示す多層高周波回路構造では、ワイヤ9付近から漏れ出した電磁界が伝搬する経路である上記溝の上部開放部分に、グランド導体6と放熱用金属キャリア2を中空で導通させるリボン4を用いることにより、溝部断面形状を、図2(b)に示すように、閉曲線形状にしている。このため、溝部を伝搬するモードの遮断周波数を上昇させることができ、リボン4等の接続手段を用いることにより、MMIC1の入出力間結合を低減する効果がある。
以上のように、実施の形態2によれば、図2に示すような多層高周波回路構造を用いることにより、放熱用金属キャリア2と多層誘電体基板3の導体間に生じる溝部を伝搬するモードを低減できるので、実装する高周波ICの性能低下を回避することができる。
実施の形態3.
図3は、この発明の実施の形態3に係る多層高周波回路の構造を示す図であり、(a)は上面図、(b)は(a)におけるA−A’線矢視断面図、(c)は(a)におけるB−B’線矢視断面図である。
図3に示す多層高周波回路は、シャーシ金属板8の上に掘り込みを設けた多層誘電体基板3を設置し、上記掘り込み部に放熱用金属キャリア2を配置し、金属キャリア2の上にMMIC1を実装した構成である。多層誘電体基板3の表面にはストリップ導体5が設けられており、内層に構成したグランド導体6と表面のストリップ導体5によりマイクロストリップ線路を構成している。また、内層のグランド導体6は、多層誘電体基板3内部に形成されて中空の柱状導体で構成されたビアホール7またはビアホール7a、7bおよびシート抵抗11によってシャーシ金属板8と電気的接続を有する。上記マイクロストリップ線路は、MMIC1における高周波信号入出力端子にワイヤ9により接続される。
ここで、ビアホール7aは、中空の第1の柱状導体で構成され、金属キャリア2側に隣接しシャーシ金属板8側と接し、ビアホール7bは、中空の第2の柱状導体で構成され、平面グランド導体6側と接し抵抗体材料でなるシート抵抗11を介在してビアホール7aと接続される。
図3に示す実施の形態3おいては、実施の形態1、2と同様に、MMIC1とストリップ導体5との接続を1本のワイヤ9により接続しているが、複数本のワイヤを用いても良く、ワイヤの代わりにリボンを用いても良い。また、図1の例では、高周波信号の信号線のみワイヤで接続しているが、多層誘電体基板3の表面に内層グランド導体とビアホール等で接続される導体パターンを形成し、MMIC表面のグランドパッドと接続するGSG(Ground Signal Ground)接続を採用しても良い。
上記した内層に配置するシート抵抗11は、多層誘電体基板積層時に作製することが可能である。また、シート抵抗11を抵抗ペーストで代用しても良い。
図3に示す実施の形態3において、ワイヤ9付近で発生した電磁界が伝搬する経路となる溝部は、放熱用金属キャリア2、シャーシ金属板8、誘電体基板内層にあるビアホール7a、7b、内層に装荷した抵抗シート11および内層グランド導体6により形成される溝である。
上記した電磁界が溝部を伝搬すると、放熱用金属キャリア2、シャーシ金属板8、誘電体基板内層にあるビアホール7a、7b、内層に装荷した抵抗シート11および内層グランド導体6上を電流が流れるため、電流経路の中に抵抗成分であるシート抵抗11を装荷することにより、伝搬する電磁界を減衰させることができる。この結果、MMIC1の入出力間結合を低減する効果が得られる。
以上のように、実施の形態3によれば、図3に示すような多層高周波回路構造を用いることにより、放熱用金属キャリア2と多層誘電体基板3の導体間に生じる溝部を伝搬するモードを低減できるので、実装する高周波ICの性能低下を回避することができる。
実施の形態4.
図4は、この発明の実施の形態4に係る多層高周波回路の構造を示す図であり、(a)は上面図、(b)は(a)におけるA−A’線矢視断面図、(c)は(a)におけるB−B’線矢視断面図である。
図4に示す多層高周波回路は、シャーシ金属板8の上に掘り込みを設けた多層誘電体基板3を設置し、上記掘り込み部に放熱用金属キャリア2を配置し、金属キャリア2の上にMMIC1を実装した構成である。多層誘電体基板3の表面にはストリップ導体5が設けられており、内層に構成したグランド導体6と表面のストリップ導体5によりマイクロストリップ線路を構成している。また、内層のグランド導体6はビアホール7によってシャーシ金属板8と電気的接続を有し、ビアホール7と金属キャリア2で挟まれる領域でかつ多層誘電体基板3の内層に、電波吸収体12を装荷している。上記マイクロストリップ線路は、MMIC1における高周波信号入出力端子にワイヤ9により接続される。
図4に示す実施の形態4おいては、実施の形態1、2、3と同様に、MMIC1とストリップ導体5との接続を1本のワイヤ9により接続しているが、複数本のワイヤを用いても良く、ワイヤの代わりにリボンを用いても良い。また、図1の例では高周波信号の信号線のみワイヤで接続しているが、多層誘電体基板3の表面に内層グランド導体とビアホール等で接続される導体パターンを形成し、MMIC表面のグランドパッドと接続するGSG(Ground Signal Ground)接続を採用しても良い。
上記した内層に配置する電波吸収体12は、多層誘電体基板積層時に作製することが可能である。また、電波吸収体としてシート状の電波吸収体を用いても良く、ペースト状の電波吸収体を用いても良い。
図4において、ワイヤ9付近で発生した電磁界が伝搬する経路となる溝部は、実施の形態2と同様に、放熱用金属キャリア2、シャーシ金属板8、誘電体基板内層にあるビアホール7および内層グランド導体6により形成される。
つまり、上記の溝内部に電磁界が集中し、伝搬が生じるので、溝内部に電波吸収体12を配置する図4の構造を採用することにより、溝部を伝搬する電磁界を吸収することができる。この結果、MMIC1の入出力間結合を低減する効果が得られる。
以上のように、実施の形態4によれば、図4に示すような多層高周波回路構造を用いることにより、放熱用金属キャリア2と多層誘電体基板3の導体間に生じる溝部を伝搬するモードを低減できるので、実装する高周波ICの性能低下を回避することができる。
この発明の実施の形態1に係る多層高周波回路の構造を示す図である。 この発明の実施の形態2に係る多層高周波回路の構造を示す図である。 この発明の実施の形態3に係る多層高周波回路の構造を示す図である。 この発明の実施の形態4に係る多層高周波回路の構造を示す図である。
符号の説明
1 MMIC、2 金属キャリア、3 多層誘電体基板、4 リボン、5 ストリップ導体、6 グランド導体、7 ビアホール、7a,7b ビアホール、8 シャーシ金属板、9 ワイヤ、10 金属パターン、11 シート抵抗、12 電波吸収体。

Claims (4)

  1. 多層誘電体基板と、
    前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、
    前記掘り込み部分の底面に設けられた第1のグランド導体と、
    前記第1のグランド導体上に配置された金属キャリアと、
    前記金属キャリア上に実装された高周波ICチップと、
    前記多層誘電体基板表面に形成されたストリップ導体と、
    前記多層誘電体基板の内層に形成された第2のグランド導体と、
    前記掘り込み部分の側面に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する金属パターンと、
    前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段と
    を備えた多層高周波回路において、
    前記第2のグランド導体の一部と前記金属キャリアの一部とを電気的に接続する接続手段を中空に配置した
    ことを特徴とする多層高周波回路。
  2. 多層誘電体基板と、
    前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、
    前記掘り込み部分の底面に設けられた第1のグランド導体と、
    前記第1のグランド導体上に配置された金属キャリアと、
    前記金属キャリア上に実装された高周波ICチップと、
    前記多層誘電体基板表面に形成されたストリップ導体と、
    前記多層誘電体基板の内層に形成された第2のグランド導体と、
    前記多層誘電体基板内部に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する柱状導体と、
    前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段と
    を備えた多層高周波回路において、
    前記第2のグランド導体の一部と前記金属キャリアの一部とを電気的に接続する接続手段を中空に配置した
    ことを特徴とする多層高周波回路。
  3. 多層誘電体基板と、
    前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、
    前記掘り込み部分の底面に設けられた第1のグランド導体と、
    前記第1のグランド導体上に配置された金属キャリアと、
    前記金属キャリア上に実装された高周波ICチップと、
    前記多層誘電体基板表面に形成されたストリップ導体と、
    前記多層誘電体基板の内層に形成された第2のグランド導体と、
    前記多層誘電体基板内部に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する柱状導体と、
    前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段と
    を備えた多層高周波回路において、
    前記柱状導体は、少なくとも、前記金属キャリア側に隣接し前記第1のグランド導体側と接した第1の柱状導体と、前記第2のグランド導体側と接し抵抗体材料を介在して前記第1の柱状導体と接続された第2の柱状導体とを有する
    ことを特徴とする多層高周波回路。
  4. 多層誘電体基板と、
    前記多層誘電体基板の表面から中間層または最下層まで貫通する掘り込み部分と、
    前記掘り込み部分の底面に設けられた第1のグランド導体と、
    前記第1のグランド導体上に配置された金属キャリアと、
    前記金属キャリア上に実装された高周波ICチップと、
    前記多層誘電体基板表面に形成されたストリップ導体と、
    前記多層誘電体基板の内層に形成された第2のグランド導体と、
    前記多層誘電体基板内部に形成され前記第1のグランド導体と前記第2のグランド導体とを電気的に接続する柱状導体と、
    前記高周波ICチップの高周波信号入出力端子と前記ストリップ導体とを電気的に接続する接続手段と
    を備えた多層高周波回路において、
    前記多層誘電体基板の内層であって、前記金属キャリアと当該金属キャリアに隣接する柱状導体との間の領域に、電波吸収体材料を装荷した
    ことを特徴とする多層高周波回路。
JP2005048735A 2005-02-24 2005-02-24 多層高周波回路 Expired - Fee Related JP4475582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048735A JP4475582B2 (ja) 2005-02-24 2005-02-24 多層高周波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005048735A JP4475582B2 (ja) 2005-02-24 2005-02-24 多層高周波回路

Publications (2)

Publication Number Publication Date
JP2006237967A true JP2006237967A (ja) 2006-09-07
JP4475582B2 JP4475582B2 (ja) 2010-06-09

Family

ID=37045146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048735A Expired - Fee Related JP4475582B2 (ja) 2005-02-24 2005-02-24 多層高周波回路

Country Status (1)

Country Link
JP (1) JP4475582B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126289A (ja) * 2013-12-25 2015-07-06 株式会社東芝 半導体パッケージ
JP2015126025A (ja) * 2013-12-25 2015-07-06 株式会社東芝 半導体パッケージ
US9343794B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package
US9343793B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package
US9536843B2 (en) 2013-12-25 2017-01-03 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
JP2017059757A (ja) * 2015-09-18 2017-03-23 日本電気株式会社 半導体装置および半導体装置の製造方法
CN117156661A (zh) * 2023-10-30 2023-12-01 四川龙裕天凌电子科技有限公司 高频微波印制电路板及其加工制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126289A (ja) * 2013-12-25 2015-07-06 株式会社東芝 半導体パッケージ
JP2015126025A (ja) * 2013-12-25 2015-07-06 株式会社東芝 半導体パッケージ
US9536843B2 (en) 2013-12-25 2017-01-03 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
US9343794B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package
US9343793B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package
JP2017059757A (ja) * 2015-09-18 2017-03-23 日本電気株式会社 半導体装置および半導体装置の製造方法
CN117156661A (zh) * 2023-10-30 2023-12-01 四川龙裕天凌电子科技有限公司 高频微波印制电路板及其加工制造方法
CN117156661B (zh) * 2023-10-30 2024-02-02 四川龙裕天凌电子科技有限公司 高频微波印制电路板及其加工制造方法

Also Published As

Publication number Publication date
JP4475582B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
US6794961B2 (en) High frequency circuit module
JP4475582B2 (ja) 多層高周波回路
JP2009038696A (ja) アンテナ付き集積回路パッケージ
US9621196B2 (en) High-frequency module and microwave transceiver
JP2019092009A (ja) 半導体増幅素子及び半導体増幅装置
JP4081284B2 (ja) 高周波集積回路モジュール
JP5577694B2 (ja) 部品内蔵モジュール
JP2005158792A (ja) 高周波モジュール
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2010183100A (ja) 半導体増幅器
JP6316232B2 (ja) マイクロ波デバイス
JP2008270363A (ja) 高周波パッケージ
JP3216626B2 (ja) 増幅装置
JP7269483B2 (ja) 半導体装置及び電子機器
JP2856192B2 (ja) 半導体装置
JP3760877B2 (ja) 高周波複合部品
JP2003258001A (ja) 高周波半導体装置
JP2010272585A (ja) フリップチップ実装構造
JP2005340713A (ja) マルチチップモジュール
JP2003031987A (ja) 電磁界遮蔽キャップ
JP2004214584A (ja) 高周波用パッケージ
JP7294385B2 (ja) 半導体増幅素子及び半導体増幅装置
US11184049B2 (en) Systems and methods for signal isolation in radio frequency circuit boards
JP2004047866A (ja) 半導体装置
JP5720261B2 (ja) 電子回路及び送受信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees