JP2005311230A - 回路モジュールおよびこの回路モジュールを用いた回路装置 - Google Patents
回路モジュールおよびこの回路モジュールを用いた回路装置 Download PDFInfo
- Publication number
- JP2005311230A JP2005311230A JP2004129511A JP2004129511A JP2005311230A JP 2005311230 A JP2005311230 A JP 2005311230A JP 2004129511 A JP2004129511 A JP 2004129511A JP 2004129511 A JP2004129511 A JP 2004129511A JP 2005311230 A JP2005311230 A JP 2005311230A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- component
- circuit module
- module
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【解決手段】回路モジュールAは、モジュール基板を構成する樹脂層1の実装面となる最下面に間隔をあけて形成された複数の高熱伝導層2,3を有し、一方の高熱伝導層2の上に発熱部品4が搭載され、他の高熱伝導層3の上に温度特性変動の大きな部品5が搭載される。両部品4,5は樹脂層1の中に埋設される。発熱部品4の熱は高熱伝導層2から放熱され、樹脂層1を介して温度特性変動の大きな部品5に熱が伝達されても、その熱を別の高熱伝導層3から外部へ放出し、温度特性変動を抑制できる。
【選択図】 図1
Description
無線通信システムがPHSの場合には、その送信電力は10mW程度であり、発熱量が少なく格別な放熱構造を必要としない。一方、GSM規格の携帯電話の場合、最大送信出力は2Wを超える。送信側電力増幅器の効率は良くても50%〜60%程度であり、増幅器を駆動するために投入する直流電力のうち半分程度が損失、即ち熱に変わるため、電力増幅器が非常に高温になる。
放熱構造を有しないRFモジュールでは、電力増幅器が許容温度を超えて破壊してしまったり、電力増幅器に隣接する部品のうち温度による電気特性変動の大きな部品(例えば弾性表面波フィルタなど)が熱によって特性が変動してしまう問題がある。特に、携帯電話の小型化に伴い、RFモジュールの小型・集積化が進むと、電力増幅用半導体PAと弾性表面波フィルタSAWの距離を近づける必要が生じ、電力増幅用半導体PAから伝わる熱の影響により弾性表面波フィルタSAWの特性が変化しやすい。
しかし、このモジュールの場合、放熱用ビアホールを設けた半導体素子の下部には回路配線や基板内蔵素子を配置できない。すなわち、放熱のために占有し、回路動作に利用できない部分が生じるため、モジュールの小型化の障害となっている。
この場合、半導体素子からマザーボード側への放熱性は良好であり、放熱ビアも不要なため、その分だけモジュールを小型化できる。しかし、モジュール基板にキャビティを設ける加工が必要であり、その中に実装する半導体素子との間にマージン(隙間)が必要なため、キャビティの大きさは半導体素子よりも大きくする必要があり、モジュールの小型化の障害になるという問題がある。多層基板にキャビティを設け、このキャビティ内に半導体素子だけでなく別の部品も一緒に収容することも可能であるが、半導体素子の発熱が隣接する部品にも伝わりやすく、隣接する部品が弾性表面波フィルタのように温度特性変動の大きな部品の場合、特性に悪影響を及ぼすことになる。また、熱伝導性のよい蓋を介して半導体素子から別の部品に熱が伝わるため、一層影響が大きくなる。モジュール基板に複数のキャビティを設け、各キャビティに半導体素子と別の部品とをそれぞれ収容する方法もあるが、キャビティの大きさはマージンを見込むため、収容部品より大きくする必要があり、隣合うキャビティの間の基板部分は蓋を固定するための幅が必要であり、モジュールの大きさを十分に小型化できない。
この場合は、部品が樹脂層の中に埋設されるので、マージンを見込む必要がなく、小型化が可能であり、部品から発生する熱はベース基板から外部へ放熱されるので、放熱性もよい。しかし、発熱する部品と温度特性変化が大きい部品とを隣接してベース基板上に搭載する場合、発熱部品からベース基板を介して温度特性変化が大きい部品に対して熱影響が及ぶため、その特性が変化してしまう問題がある。
他の目的は、上記回路モジュールを実装基板に実装した際に、回路モジュールの熱を実装基板に効果的に逃がすことができる回路装置を提供することにある。
そこで、本発明では、発熱部品をモジュール基板の最下面に露出する高熱伝導層の上に搭載し、発熱部品の熱を効率よく放熱すると同時に、この高熱伝導層と分離された別の高熱伝導層上に熱影響を受けやすい部品を搭載している。そのため、樹脂層を介して温度特性変動の大きな部品に熱が伝えられても、その熱は高熱伝導層を介して放熱され、温度特性変動の大きな部品の特性変化を最小限に抑えることができる。両部品の高熱伝導層は独立しているので、高熱伝導層間を熱が直接伝導することがなく、隣接する部品への影響が小さい。
発熱量の大きな部品を搭載した高熱伝導層上には、発熱量の大きな部品だけでなく、温度特性変動の小さな部品を搭載してもよい。また、温度特性変動の大きな部品を搭載した高熱伝導層上には、温度特性変動の大きな部品だけでなく、温度特性変動の小さな部品(非発熱部品)を搭載してもよい。
本発明では、発熱量の大きな部品と温度特性変動の大きな部品とを近づけて配置できるので、回路モジュールの面積方向の高集積化・小型化が可能である。
この場合、発熱部品が搭載されている金属製の高熱伝導層は、発熱部品の放熱専用層であってもよいし、グランド電極を兼ねてもよい。
この場合は、発熱部品の上部に配置された部品が、発熱部品の熱を吸収し、周囲の空気に熱を放散する放熱フィンとして機能することにより、モジュールの放熱性が改善される。また、発熱部品の上部に配置された部品は熱影響の少ない部品であるから、回路モジュールとしての機能に悪影響を及ぼす恐れがない。
回路モジュールを電磁シールドを兼ねる金属カバーで覆うことがあるが、この金属カバーの内面をモジュール基板の上面または内部に固定された別の部品の露出面に接触させれば、モジュール基板の熱を別の部品から金属カバーへと逃がすことができる。金属カバーは熱伝導性がよく、放熱面積が大きいので、効率よく放熱できる。
このような実装基板に実装すれば、回路モジュールの熱を効率よく実装基板に逃がすことができ、放熱性がさらに向上する。実装基板の放熱経路としては、例えば実装基板の上面から下面に延びる放熱用ビアホール導体を設け、このビアホール導体を実装基板の下面に形成された放熱用電極に接続してもよいし、さらに熱容量の大きな金属筐体などに接続してもよい。
なお、実装基板の放熱用電極は、放熱だけでなく、グランド電極を兼ねてもよい。
この場合は、発熱量の大きな部品が搭載された高熱伝導層から、実装基板を経由して、温度特性変動の大きな部品が搭載された高熱伝導層に伝わる熱をスリットあるいは断熱部が遮断するので、発熱部品から温度特性変動の大きな部品への熱影響を最小限にでき、安定した特性を維持できる。
そのため、発熱部品と温度特性変動の大きな部品とを樹脂層内に近接して配置することが可能になり、特性が安定しかつ小型の回路モジュールを実現できる。
この実施例の回路モジュールAは、GSM携帯電話のRFモジュールなどに用いられる例であり、エポキシ樹脂等の絶縁性樹脂よりなる樹脂層(モジュール基板)1を備え、この樹脂層1の最下面には複数の独立した高熱伝導層2,3が形成されている。この実施例では、高熱伝導層2,3は銅などの金属パターンで構成されているが、金属箔などの金属薄板で構成することもできる。一方の高熱伝導層2上には、動作時に発熱量の大きな部品、例えば電力増幅用の半導体素子4がその入出力電極4a,4bを上側に向けて搭載されている。半導体素子4の背面は高熱伝導層2の上に接着固定されている。他の高熱伝導層3上には、温度による電気特性変動の大きな部品、例えば弾性表面波フィルタ5がその入出力電極5a,5bを上側に向けて搭載されている。弾性表面波フィルタ5の背面は高熱伝導層3上に接着固定されている。半導体素子4および弾性表面波フィルタ5は樹脂層1の中に埋設されており、高熱伝導層2,3は樹脂層1の最下面(実装面)に露出している。
なお、図1では2つの高熱伝導層2,3を形成したが、3つ以上の高熱伝導層を設けてもよいことは勿論である。高熱伝導層2,3はその上に搭載される電子部品4,5の投影面積より大きな面積を有するものがよい。
樹脂層1の下面には、高熱伝導層2,3と離れた位置に外部接続用端子電極13,14が形成されており、これら端子電極13,14も高熱伝導層2,3と同様に金属パターンまたは金属薄板で形成されている。端子電極13,14は、樹脂層1の上面に形成された上面電極6,8とビアホール導体15,16を介して接続されている。
樹脂層1の下面の高熱伝導層2,3および端子電極13,14は、フォトリソグラフィ技術などを用いて同一工程で形成することができる。
なお、図1には図示していないが、他の部品(例えばRF−ICや受動部品など)が樹脂層1の中に埋設され、あるいは樹脂層1の上面に搭載されている。
実装基板20の上面には、回路モジュールAの最下面に形成された高熱伝導層2,3にそれぞれ対応し、各高熱伝導層2,3と半田付け等によって接続された複数の放熱用電極21,22が設けられている。放熱用電極21は、実装基板20の上面から下面まで延びる複数の放熱用ビアホール導体23を介して実装基板20の下面に形成された裏面電極24に接続されている。同様に、放熱用電極22は、実装基板20の上面から下面まで延びる複数の放熱用ビアホール導体25を介して裏面電極24に接続されている。この実施例の裏面電極24は全面電極であり、グランド電極を兼ねている。なお、裏面電極24を図示しない熱容量の大きな金属筐体などに接続すれば、さらに熱の放散性が良好となる。
実装基板20の上面には、回路モジュールAの最下面に形成された端子電極13,14と対応する電極パターン26,27が形成されており、これら電極パターン26,27を介して回路モジュールAに対して信号が入力されあるいは信号が出力される。
また、樹脂材料よりなるモジュール基板1の中に、発熱部品である半導体素子4と温度特性変動の大きな弾性表面波フィルタ5とが近接して配置されていると、樹脂層1の熱抵抗が大きくても、弾性表面波フィルタ5に伝導される熱の影響が大きくなり、電気特性の変化を生じる。しかし、半導体素子4を搭載した高熱伝導層2と分離された別の高熱伝導層3上に弾性表面波フィルタ5が搭載されているので、樹脂層1を介して弾性表面波フィルタ5に熱が伝えられても、その熱は高熱伝導層3から、実装基板20の放熱用電極22、ビアホール導体25を介して実装基板20の裏面電極24へと伝導されるので、放熱性が良好となる。そのため、弾性表面波フィルタ5の温度上昇を抑えることができ、弾性表面波フィルタ5の特性変化を最小限に抑えることができる。また、高熱伝導層2,3は独立しているので、高熱伝導層2,3間を熱が直接伝導することがない。
この実装基板20では、発熱部品4が搭載された高熱伝導層2に対応する放熱用電極21と、温度による電気特性変動の大きな部品5が搭載された高熱伝導層3に対応する放熱用電極22との間の領域に、実装基板20の上面から下面に至る断熱用スリット26を設けたものである。
この場合は、発熱部品4が搭載された高熱伝導層2から、実装基板20を経由して、温度特性変動の大きな部品5が搭載された高熱伝導層3に伝わる熱をスリット26の空気層が遮断するので、発熱部品4から温度特性変動の大きな部品5への熱伝導を最小限にできる。
なお、スリット26が実装基板20の上面に開口している場合には、回路モジュールAの下面と実装基板20の上面との間で挟まれる空間の熱をスリット26を介して外部へ放出することもできる。つまり、スリット26を放熱穴として利用することもできる。
この実施例は、図3に示した実装基板20のスリット26に、実装基板材料より熱伝導率の低い材料を充填することにより断熱部27を形成したものである。この場合も、発熱部品4が搭載された高熱伝導層2から、実装基板20を経由して、温度特性変動の大きな部品5が搭載された高熱伝導層3に伝わる熱を断熱部27が遮断するので、発熱部品4から温度特性変動の大きな部品5への熱伝導を抑制できる。
このような断熱部27の材料としては、シリコーンゴムのような低熱伝導材料を用いることができる。
この回路モジュールBでは、図1に示す回路モジュールAの構成に加えて、発熱部品4の上部に位置する樹脂層1の上面に回路パターン30〜32を形成し、これら回路パターン30〜32と発熱部品4の入出力端子4a,4bとをビアホール導体9,10を介して接続するとともに、回路パターン30〜32上に複数の表面実装部品17を搭載したものである。表面実装部品17は温度による特性変化が小さく、かつ熱伝導性の高い部品であり、これら表面実装部品17は発熱部品4の上部に集中的に配置されている。このような表面実装部品17としては、例えばアルミナセラミクスを用いたチップ抵抗やチップコイル,セラミックコンデンサがある。
発熱部品4から発生する熱のうち、下方へ伝導された熱は上述のように高熱伝導層2を介して効率よく放熱されると同時に、上方へ伝導された熱はビアホール導体9,10を介して表面実装部品17へ伝導され、表面実装部品17から空気中へ放出される。つまり、表面実装部品17によって空気に対する表面積が増えるため、発熱部品4から上部への放熱量が増え、発熱部品4の温度を下げることができる。また、隣接する部品5へ伝達される熱量も低減できる。
その他の構成は、図1に示す回路モジュールAと同様であるから、同一部分には同一符号を付して重複説明を省略する。
この回路モジュールCは、図1に示す回路モジュールAの樹脂層1の上に別の樹脂層40を積層し、その樹脂層40の上面に上面配線41〜45をパターン形成するとともに、樹脂層40を厚み方向に貫通するビアホール導体46〜49によって上面配線6,7と上面配線41〜45とを接続したものである。上面配線41〜45上には複数の表面実装部品17が実装されている。
この場合も、図5の回路モジュールBと同様に、発熱部品4から上部への放熱量が増え、発熱部品4の温度を下げることができる。
その他の構成は、図1に示す回路モジュールAと同様であるから、同一部分には同一符号を付して重複説明を省略する。
この回路モジュールDは、モジュール基板1の上に別の素子50を搭載し、モジュール基板1に被せた電磁シールド用金属カバー51の内面を素子50の天面に接触させ、この接触部を介して金属カバー51へ熱を逃がすようにしたものである。つまり、金属カバー51による放熱面積の拡大および熱伝導によって、回路モジュールD全体の放熱効果を高めたものである。
なお、金属カバー51の放熱面積を拡大するため、金属カバー51の表面に凹凸を形成してもよい。
この場合の別の素子50としては、弾性表面波フィルタのような温度特性変動の大きな部品であってもよいし、温度特性変動の小さな部品であってもよく、さらには電力増幅用半導体素子のような発熱部品であってもよい。いずれにしても熱伝導性の良好な部品が望ましい。
図7では、別の素子50を温度特性変動の大きな部品5の上方に搭載した例を示したが、素子50が温度特性変動が小さくかつ熱伝導性の高い部品の場合には、発熱部品4の上方に搭載することで、発熱部品4の上方への放熱量を増やし、放熱効果を高めることも可能である。なお、別の素子50の搭載位置は上記に限定されない。
この場合は、金属カバー51が接合される実装基板20上にカバー接合用電極28を形成し、この接合用電極28からビアホール導体29を介して実装基板20の裏面電極24に接続している。そのため、金属カバー51に伝導された熱は、電極28,ビアホール導体29を介して裏面電極24に伝えられ、放熱性がさらに改善される。
この回路モジュールEは、図5に示す回路モジュールBと図7に示す回路モジュールDとを組み合わせたものである。すなわち、発熱部品4の上部に位置するモジュール基板1の上面に、複数の表面実装部品17を集中して搭載するとともに、モジュール基板1の他の部位の上面に、別の素子50を搭載し、モジュール基板1に被せた金属カバー51の内面を素子50の天面に接触させたものである。
この場合は、図5に示す回路モジュールBの効果と、図7に示す回路モジュールDの効果とを併せ持つことができる。すなわち、発熱部品4の上部に集中して配置された表面実装部品17が放熱フィンとして機能し、発熱部品4の上方への放熱量を高めるとともに、別の素子50から金属カバー51への放熱量も増加し、全体として放熱性に優れたモジュールEを実現できる。
この回路モジュールFは、別の部品50をモジュール基板1に埋設し、部品50の一部をモジュール基板1の外面に露出させたものである。そして、部品50の露出面に金属カバー51の内面を接触させて、熱を逃がすようにしている。
この場合も、図7の回路モジュールDと同様に、部品50および金属カバー51を放熱手段として利用することにより、効率よく放熱できる。
例えば、図3あるいは図4に記載の実装基板20の断熱構造を第2〜第6実施例に示された回路モジュールを用いた回路装置に適用してもよいことは勿論である。
図6に2層構造のモジュール基板を用いた回路モジュールの例を示したが、3層以上の多層構造のモジュール基板を用いることも可能である。この場合、受動部品や能動部品を各層の中に埋設することも可能である。
モジュール基板の製造方法としては、公知の方法を用いることができる。例えば支持台上に高熱伝導層である電極パターン2,3を形成し、その上に発熱部品4や温度特性変動の大きな部品5等を固定し、その上に未硬化状態(プリプレグ状態)の樹脂層を圧着・硬化させた後、電極パターンを樹脂層に転写することで製造することができる。この場合、ビアホール導体9〜12,15,16や他の電極パターン6〜8、13,14なども同時に形成可能である。
1 樹脂層(モジュール基板)
2,3 高熱伝導層
4 発熱部品(電力増幅用半導体素子)
4a,4b 入出力端子
5 温度特性変動の大きな部品(弾性表面波フィルタ)
5a,5b 入出力端子
6〜8 上面配線
9〜12 ビアホール導体
13,14 端子電極
20 実装基板
21,22 放熱用電極
23,25 ビアホール導体
24 裏面電極
Claims (6)
- モジュール基板を構成する樹脂層を備え、この樹脂層の実装面となる最下面に間隔をあけて形成された複数の高熱伝導層を有し、その少なくとも1つの高熱伝導層の上に動作時に発熱量の大きな部品が搭載され、他の高熱伝導層の上に温度による電気特性変動の大きな部品が搭載され、上記両部品は上記樹脂層の中に埋設されていることを特徴とする回路モジュール。
- 上記高熱伝導層は金属パターンまたは金属板よりなり、上記少なくとも1つの高熱伝導層の上に発熱量の大きな部品の背面が接着されていることを特徴とする請求項1に記載の回路モジュール。
- 上記発熱量の大きな部品の上部に位置する樹脂層の上面に回路パターンが形成され、上記回路パターンの上に熱伝導性に優れかつ温度による電気特性変動の小さな部品が搭載されていることを特徴とする請求項1または2に記載の回路モジュール。
- 上記モジュール基板の上面または内部に、一部がモジュール基板の外部に露出するように別の部品が固定され、上記モジュール基板に被せられた金属カバーの内面を上記別の部品の露出面に接触させたことを特徴とする請求項1ないし3のいずれかに記載の回路モジュール。
- 請求項1ないし4のいずれかに記載の回路モジュールを実装基板の上面に実装してなる回路装置であって、
上記実装基板の上面には、上記回路モジュールの最下面に形成された複数の高熱伝導層にそれぞれ対応し、上記各高熱伝導層と接続された複数の放熱用電極を有し、これら放熱用電極には熱伝導の良好な材料よりなる放熱経路がそれぞれ接続されていることを特徴とする回路装置。 - 上記実装基板の複数の放熱用電極のうち、上記回路モジュールの上記発熱量の大きな部品が搭載された高熱伝導層と対応する電極と、上記温度による電気特性変動の大きな部品が搭載された高熱伝導層と対応する電極との間の領域に、上記実装基板の上面から下面に至る断熱用スリットあるいは実装基板材料より熱伝導率の低い材料よりなる断熱部が設けられていることを特徴とする請求項5に記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129511A JP2005311230A (ja) | 2004-04-26 | 2004-04-26 | 回路モジュールおよびこの回路モジュールを用いた回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129511A JP2005311230A (ja) | 2004-04-26 | 2004-04-26 | 回路モジュールおよびこの回路モジュールを用いた回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311230A true JP2005311230A (ja) | 2005-11-04 |
Family
ID=35439609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004129511A Pending JP2005311230A (ja) | 2004-04-26 | 2004-04-26 | 回路モジュールおよびこの回路モジュールを用いた回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311230A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281443A (ja) * | 2006-03-15 | 2007-10-25 | Hitachi Ltd | 電力用半導体装置 |
JP2008288250A (ja) * | 2007-05-15 | 2008-11-27 | Nec Electronics Corp | マルチチップパッケージ |
WO2010109985A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社村田製作所 | 電子部品の製造方法 |
JP5156140B1 (ja) * | 2012-09-12 | 2013-03-06 | ステラグリーン株式会社 | 通信装置 |
JP2013118381A (ja) * | 2011-12-01 | 2013-06-13 | Samsung Electronics Co Ltd | 装置の温度を管理する方法及び熱電冷却パッケージ並びに携帯用モバイル装置 |
US8913389B2 (en) | 2010-02-04 | 2014-12-16 | Panasonic Corporation | Heat radiation device and electronic equipment using the same |
JP2015228454A (ja) * | 2014-06-02 | 2015-12-17 | 株式会社東芝 | 半導体装置 |
CN107078125A (zh) * | 2015-01-21 | 2017-08-18 | 株式会社村田制作所 | 功率放大模块 |
CN108807350A (zh) * | 2018-08-10 | 2018-11-13 | 付伟 | 放大器芯片电极外设的多腔室封装结构及其制作方法 |
CN109065531A (zh) * | 2018-08-10 | 2018-12-21 | 付伟 | 外设式多芯片封装结构及其制作方法 |
CN109087912A (zh) * | 2018-08-10 | 2018-12-25 | 付伟 | 带有腔室的多芯片封装结构及其制作方法 |
CN109087909A (zh) * | 2018-08-10 | 2018-12-25 | 付伟 | 具有金属柱的多腔室封装结构及其制作方法 |
CN109087911A (zh) * | 2018-08-10 | 2018-12-25 | 付伟 | 带有容纳功能芯片腔室的多芯片封装结构及其制作方法 |
KR20190118326A (ko) * | 2018-04-10 | 2019-10-18 | 알에프코어 주식회사 | 열방출을 향상시키고 재사용 가능한 반도체 패키지 구조 |
CN113395079A (zh) * | 2020-03-11 | 2021-09-14 | 株式会社村田制作所 | Rf电路模块及其制造方法 |
WO2022196066A1 (ja) * | 2021-03-18 | 2022-09-22 | 日本電気株式会社 | 電子機器の放熱構造 |
-
2004
- 2004-04-26 JP JP2004129511A patent/JP2005311230A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281443A (ja) * | 2006-03-15 | 2007-10-25 | Hitachi Ltd | 電力用半導体装置 |
JP2008288250A (ja) * | 2007-05-15 | 2008-11-27 | Nec Electronics Corp | マルチチップパッケージ |
WO2010109985A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社村田製作所 | 電子部品の製造方法 |
US8913389B2 (en) | 2010-02-04 | 2014-12-16 | Panasonic Corporation | Heat radiation device and electronic equipment using the same |
JP2013118381A (ja) * | 2011-12-01 | 2013-06-13 | Samsung Electronics Co Ltd | 装置の温度を管理する方法及び熱電冷却パッケージ並びに携帯用モバイル装置 |
US10658266B2 (en) | 2011-12-01 | 2020-05-19 | Samsung Electronics Co., Ltd. | Thermoelectric cooling packages and thermal management methods thereof |
JP5156140B1 (ja) * | 2012-09-12 | 2013-03-06 | ステラグリーン株式会社 | 通信装置 |
WO2014042033A1 (ja) * | 2012-09-12 | 2014-03-20 | ステラグリーン株式会社 | 通信装置 |
JP2015228454A (ja) * | 2014-06-02 | 2015-12-17 | 株式会社東芝 | 半導体装置 |
US10404226B2 (en) | 2015-01-21 | 2019-09-03 | Murata Manufacturing Co., Ltd. | Power amplifier module |
CN107078125A (zh) * | 2015-01-21 | 2017-08-18 | 株式会社村田制作所 | 功率放大模块 |
KR20190118326A (ko) * | 2018-04-10 | 2019-10-18 | 알에프코어 주식회사 | 열방출을 향상시키고 재사용 가능한 반도체 패키지 구조 |
KR102101420B1 (ko) | 2018-04-10 | 2020-05-15 | 알에프코어 주식회사 | 열방출을 향상시키는 반도체 패키지 구조 |
CN109087909A (zh) * | 2018-08-10 | 2018-12-25 | 付伟 | 具有金属柱的多腔室封装结构及其制作方法 |
CN109087911A (zh) * | 2018-08-10 | 2018-12-25 | 付伟 | 带有容纳功能芯片腔室的多芯片封装结构及其制作方法 |
CN109087912A (zh) * | 2018-08-10 | 2018-12-25 | 付伟 | 带有腔室的多芯片封装结构及其制作方法 |
CN109065531A (zh) * | 2018-08-10 | 2018-12-21 | 付伟 | 外设式多芯片封装结构及其制作方法 |
CN108807350A (zh) * | 2018-08-10 | 2018-11-13 | 付伟 | 放大器芯片电极外设的多腔室封装结构及其制作方法 |
CN113395079A (zh) * | 2020-03-11 | 2021-09-14 | 株式会社村田制作所 | Rf电路模块及其制造方法 |
CN113395079B (zh) * | 2020-03-11 | 2022-11-18 | 株式会社村田制作所 | Rf电路模块及其制造方法 |
WO2022196066A1 (ja) * | 2021-03-18 | 2022-09-22 | 日本電気株式会社 | 電子機器の放熱構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3937840B2 (ja) | 高周波モジュール | |
US6040624A (en) | Semiconductor device package and method | |
JP5106519B2 (ja) | 熱伝導基板及びその電子部品実装方法 | |
JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
JP6173611B1 (ja) | 高周波回路 | |
JP2007073849A (ja) | 電子回路モジュールとその製造方法 | |
WO2003103355A1 (ja) | 複合多層基板およびそれを用いたモジュール | |
JP2009266979A (ja) | 半導体装置 | |
JP2003100989A (ja) | 高周波モジュール | |
CN111771276A (zh) | 高频模块 | |
JP6139585B2 (ja) | 高周波モジュール及びマイクロ波送受信装置 | |
JP4173308B2 (ja) | Sawフィルタ | |
JP5577694B2 (ja) | 部品内蔵モジュール | |
JP2005026263A (ja) | 混成集積回路 | |
JP5354394B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP2006120996A (ja) | 回路モジュール | |
JP2006165114A (ja) | 半導体素子の実装方法及び実装構造、装置 | |
JP4507986B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP2004071597A (ja) | 半導体モジュール | |
JP4050186B2 (ja) | 電子部品実装基板の製造方法 | |
JP2004111938A (ja) | 半導体装置 | |
JP2006351952A (ja) | 半導体装置 | |
JP2007027684A (ja) | 電子部品モジュール | |
JP2005340713A (ja) | マルチチップモジュール | |
JP2005191411A (ja) | 高周波集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |