JP2005191411A - 高周波集積回路装置 - Google Patents

Abstract

【課題】マザーボード実装時のハンダフィレットが必要でなく、多層基板のグランドを強くとることができる高周波集積回路を提供すること。
【解決手段】高周波回路装置の多層基板は、側面グランド電極８がある上層の多層基板１と側面グランド電極の無い１層の下層基板２が重なった構成となっており、上層の多層基板１の裏面にダミーグランド１０が形成され、下層基板２の裏面には裏面グランド１１と外部電極端子１９，２０が形成され、上層の多層基板１の最上層表面からダミーグランド１０までは上層の多層基板の側面に形成された側面グランド電極８で接続され、ダミーグランド１０と裏面グランド１１は下層基板２の内部に形成された第１の複数のビアホール１８で接続されている。これにより高周波回路装置の多層基板として、表面から裏面までグランドを強く接続することができる。
【選択図】図１

Description

本発明は、携帯電話等の無線機器や、その他の各種通信機器分野に用いられる高周波集積回路装置に関するものである。

近年、情報通信の果たす役割は極めて大きく、移動通信システムに対する需要は急速に高まってきている。こうした状況の中で、携帯電話やコードレス電話では、システムの小型化に対する要求から、高周波回路ブロックを構成する各機器の小型化が極めて重要になりつつある。従来からＰＤＣ方式（Personal Digital Cellular）の携帯電話の高周波回路ブロックの機器の一つである高周波電力増幅器は、多層基板を用いてモジュール化されている（例えば特許文献１参照）。

図４に従来の多層基板を用いてモジュール化した高周波集積回路装置の構造を示す。図４（ａ）は図４（ｂ）で示した高周波集積回路装置の下面図のａ−ａ’での断面図である。

従来の高周波集積回路装置は、誘電体から成る多層基板１の最表面に電子部品３が実装されるランドと高周波回路パターンが形成されている。コンデンサや抵抗等の電子部品３がランドに実装され電気的に接続され、入出力整合回路が形成されている。増幅素子である半導体素子６は、多層基板１の表の面に設けられたキャビティ（凹部）５内の内層の表面に形成されたグランドパターン９のランドに実装されている。内層には表面と同様に配線パターンや高周波伝送線路、バイアス線路１５が形成されており、これらは基板最表面の回路パターンや裏面電極端子１９とビアホール（図示せず）で接続されている。前記多層基板１の表面から裏面グランドパターン１１までは、まず内層のビアホール７を介して内層のグランドパターン９まで接続され、さらに下層の内層のビアホール１７により裏面グランドパターン１１に接続しているが、多層基板１の内層にも回路があるために多数のビアホールを打つことができない。そのため多層基板の側面グランド電極８も用いて裏面グランドパターン１１との接続をしている。多層基板１の裏面は外部電極端子である所定の信号端子１９やグランド端子２０をのぞいたところは絶縁膜で絶縁保護されている。図５に従来の多層基板を用いた高周波集積回路装置のマザーボードへの実装状態を示す。マザーボード２２への実装は、前記側面グランド電極８と裏面のグランド端子２０ａを用いてハンダフィレット２４を形成する実装になっている。
特開平１１−１７６９８７号公報

しかしながら、最近の携帯電話は多機能化に伴い送信部の回路面積が小さくされており、そのためそこに搭載される部品の小型化が要望される。従来の多層基板で小型化を行っても高周波回路装置やその他の電子部品をマザーボードに搭載した際、各電極のハンダ実装のフィレットを形成させるランドパターンが必要なためマザーボードに広い実装スペースが必要となる。そのため、部品を密着させて実装させることが出来ない。

ハンダフィレットができないように裏面のグランド端子だけで接続するように変更すると、内層にも回路パターンがあるため多数のビアホールを打つことが出来ず、多層基板のグランド電極面積が小さくかつ、グランド接続効果が弱くなり高周波特性の不安定化を招いたり、劣化の要因となる。

本発明は、上記課題を解決するために、ハンダフィレットが必要でなく多層基板のグランドを強くとることができる高周波集積回路を提供することを目的とする。

本発明の高周波集積回路装置は、複数の誘電体層が積層された多層基板と、前記多層基板に搭載された半導体素子を備えた高周波集積回路装置であって、前記多層基板の表面に前記半導体素子と電子部品が実装されるランドと高周波回路パターンが形成され、前記半導体素子の実装される層面より下層であって、前記多層基板の最下層の上層の裏面にダミーグランドが形成され、前記多層基板の最下層裏面には裏面グランドと外部電極端子が形成され、前記多層基板の最上層表面から前記ダミーグランドまでは前記多層基板の側面に形成された側面グランド電極で接続され、前記ダミーグランドと前記裏面グランドは前記多層基板の最下層の内部に形成された第１の複数のビアホールで接続されている。これにより多層基板の表面から裏面までグランドを強く接続することができる。

さらに多層基板の最下層の側面には前記側面グランド電極が無い。これにより高周波集積回路装置をマザーボードへ実装する際にはハンダフィレットが不必要で、実装面積を小さくすることが可能となる。

またダミーグランドと裏面グランドとを金属ブロックを埋め込むことにより半導体素子からの放熱性も改善することができる。

本発明によれば側面グランド電極とダミーグランドとが接続され、ダミーグランドから裏面グランドまでは側面グランド電極無しで、内層のビアホールや熱伝導率のよい金属ブロックを用いて裏面の外部グランド電極端子と接続されるので、多層基板の表面から裏面までグランドを強くとることができ、しかもマザーボードへの実装時に側面のハンダフィレットを必要せずマザーボードへの実装面積の削減を図ることができる。

本発明の実施の形態を図面を参照しながら説明する。

（第１の実施の形態）
図１は第１の実施の形態の高周波回路装置の構造を示す図で、図１（ａ）は図１（ｂ）で示した高周波集積回路装置の下面図のａ−ａ’での断面図である。この高周波回路装置の多層基板は、側面グランド電極８がある上層の多層基板１と側面グランド電極の無い１層の下層基板２が重なった構成となっており、多層基板１の最下層の裏面と下層基板２表面の間はダミーグランドパターン１０が形成されている。上層の多層基板１は複数層の多層基板になっており、最上層表面には整合回路となる抵抗、コンデンサ、インダクター等のチップ部品３が実装され、またチップ部品を接続する配線や高周波伝送線路やチップ部品を実装する電極ランドも形成されている。半導体素子６は、多層基板１の表の面に設けられたキャビティ（凹部）５内の内層の表面に形成されたグランドパターン９のランドにダイスボンドされており半導体素子やワイヤーは、保護のため樹脂４等で覆われている。内層には表面と同様に配線パターンや高周波伝送線路、バイアス線路１５が形成されており、これらは基板最表面の回路パターンや裏面電極端子１９と多層基板１内及び下層基板２内のビアホール（図示せず）で接続されている。

上層の多層基板１の最上層表面から最下層の裏面のダミーグランドパターン１０までは、まず内層のビアホール７を介して内層のグランドパターン９まで接続されて、さらに半導体素子６の実装ランド部に接続形成された内層のビアホール１７により上層の多層基板１の裏面のダミーグランドパターン１０に接続している。このビアホール１７は半導体素子６からの熱を効率よく放熱するためにも用いられており、半導体素子のランド部に集中形成されており、多層基板１の内層にも回路があるために多層基板１の内層には多数のビアホールを打つことができない。そのため上層の多層基板１の側面グランド電極８は上層の多層基板１の裏面のダミーグランドパターン１０に接続されている。側面グランド電極８は内層の半導体素子６の実装されているグランドパターン９や高周波を分離するグランド層１３とも接続されている。さらにダミーグランドパターン１０から下層基板２裏面の裏面グランドパターン１１まで下層基板２内部に設けられた複数のビアホール１８で接続されており、下層基板２内には回路パターンが無いため、可能な限り多くビアホール１８が形成されている。高周波的にグランドを強く接続するためには、ビアホールの径を大きくし多数打つことが好ましい。上記のような構成により、各層のグランドを強く取ることにより半導体素子の動作を安定させたり、高周波信号の回り込みを防いだりする。

図２にマザーボードへの実装時の断面図を示す。

下層基板２の側面にはマザーボード２２への実装時のハンダ２１の吸いあがりを防止するため、側面グランド電極は形成されていない。下層基板２の厚さは、裏面からのハンダの吸い上がりを防止するために５０μm以上とすることが好ましく、厚さの上限は特に制限はされないが、装置の低背化やグランドとしての強化を保つためには１００μｍ以下が適当である。

下層基板２の裏面は外部電極端子である所定の信号端子１９やグランド端子２０をのぞいたところは絶縁膜で絶縁保護されており、マザーボードへ実装される外部電極用グランドパターン１１の開口部は、実装のバラツキによるハンダの吸い上がりやハンダのはみ出しを考慮して側辺よりの距離Ｘを５０μｍ以上にすることが望ましい。開口部の形状や大きさに特に制限はないが、大きさが大きいほどグランドが強く接続されかつマザーボードとの固着強度を上がるので非常に好ましい。また、マザーボードへの実装の安定性から上下や左右など対称形状で作成することが好ましい。

これらのことにより多層基板でグランドを強く接続した状態で実装面積を１５〜２０％削減することができる。

（第２の実施の形態）
本発明の第２の実施の形態を図３に示す。第１の実施形態のダミーグランドパターン９より下の下層基板２の構造を変更したものである。多層基板１及び下層基板２に樹脂等の熱伝導率の悪い基板を用いたときでも、半導体素子６の放熱性を改善するためにダミーグランドパターン９から裏面グランドパターン１１までを金属などの熱伝導性のよい材質を用いたブロック２３をはめることにより、電気的、高周波的にグランドを強く取ることが出来かつ放熱性にも優れた多層基板となる。

本発明にかかる高周波集積回路装置は、多層基板の表面から裏面までグランドを強くとることができ、しかもマザーボードへの実装時に側面のハンダフィレットを必要とせずマザーボードへの実装面積の削減を図ることができ、携帯電話等の無線機器や、その他の各種通信機器として有用である。

本発明の第１の実施の形態における高周波集積回路装置の断面図、下面図 本発明の高周波集積回路装置のマザーボード実装断面図 本発明の第２の実施の形態における高周波集積回路装置の断面図、下面図 従来の高周波集積回路装置の断面図、下面図 従来の高周波集積回路装置のマザーボードへの実装断面図

符号の説明

１ 多層基板
２ 下層基板
３ チップ部品（電子部品）
４ 樹脂
５ キャビティ
６ 半導体素子
７、１７、１８ ビアホール
８ 側面グランド電極
９ 内層のグランドパターン（半導体実装面）
１０ ダミーグランドパターン
１１ 裏面グランドパターン
１３ 内層グランドパターン
１５、１６ 回路パターン
１９ 外部接続用電極パターン
２０ 外部接続用グランド電極端子
２１ 実装ハンダ
２２ マザーボード
２３ ブロック
２４ 実装ハンダフィレット

Claims (7)

1. 複数の誘電体層が積層された多層基板と、前記多層基板に搭載された半導体素子を備えた高周波集積回路装置であって、
   前記多層基板の表面に前記半導体素子と電子部品が実装されるランドと高周波回路パターンが形成され、
   前記半導体素子の実装される層面より下層であって、前記多層基板の最下層の上層の裏面にダミーグランドが形成され、前記多層基板の最下層裏面には裏面グランドと外部電極端子が形成され、
   前記多層基板の最上層表面から前記ダミーグランドまでは前記多層基板の側面形成された側面グランド電極で接続され、前記ダミーグランドと前記裏面グランドは前記多層基板の最下層の内部に形成された第１の複数のビアホールで接続された高周波集積回路装置。
2. 複数の誘電体層が積層された多層基板と、前記多層基板に搭載された半導体素子を備えた高周波集積回路装置であって、
   前記多層基板の表面に前記半導体素子と電子部品が実装されるランドと高周波回路パターンが形成され、
   前記半導体素子の実装される層面より下層であって、前記多層基板の最下層の上層の裏面にダミーグランドが形成され、前記多層基板の最下層裏面には裏面グランドと外部電極端子が形成され、
   前記多層基板の最上層表面から前記ダミーグランドまでは前記多層基板の側面形成された側面グランド電極で接続され、
   前記ダミーグランドと前記裏面グランドと前記外部電極端子の外部グランド電極端子は、前記多層基板の最下層の内部に形成され、前記外部グランド電極端子と同じ面積の金属ブロックで接続された高周波集積回路装置。
3. 前記多層基板の最下層の側面には前記側面グランド電極が無いことを特徴とする請求項１または２記載の高周波集積回路装置。
4. 前記半導体素子が実装されるランド部には前記ダミーグランドと接続された第２の複数のビアホールが形成されていることを特徴とする請求項１記載の高周波集積回路装置。
5. 前記半導体素子が実装されるランド部には前記ダミーグランドと接続された複数のビアホールが形成されていることを特徴とする請求項２記載の高周波集積回路装置。
6. 前記多層基板の最下層の厚さが５０μｍ以上１００μｍ以下であることを特徴とする請求項１または２記載の高周波集積回路装置。
7. 前記裏面グランドは絶縁膜により被覆され、所定の位置に開口部が形成され前記外部電極端子が接続されており、前記開口部は前記多層基板の最下層の側辺より５０μｍ以上内側であることを特徴とする請求項１または２記載の高周波集積回路装置。

Images