KR101985404B1 - 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판 - Google Patents

회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판 Download PDF

Info

Publication number
KR101985404B1
KR101985404B1 KR1020120101802A KR20120101802A KR101985404B1 KR 101985404 B1 KR101985404 B1 KR 101985404B1 KR 1020120101802 A KR1020120101802 A KR 1020120101802A KR 20120101802 A KR20120101802 A KR 20120101802A KR 101985404 B1 KR101985404 B1 KR 101985404B1
Authority
KR
South Korea
Prior art keywords
layer
hole
circuit
via hole
insulating layer
Prior art date
Application number
KR1020120101802A
Other languages
English (en)
Other versions
KR20140035203A (ko
Inventor
이재욱
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020120101802A priority Critical patent/KR101985404B1/ko
Publication of KR20140035203A publication Critical patent/KR20140035203A/ko
Application granted granted Critical
Publication of KR101985404B1 publication Critical patent/KR101985404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Abstract

본 발명은 내층 회로층의 하면에 제1절연층을 통해 절연되는 제1도전층이 형성되고, 상면에 제2절연층을 통해 절연되는 제2절연층이 형성된 기판을 준비하는 단계; 상기 제2절연층을 관통하여 상기 내층 회로층이 노출되도록 비아홀을 형성하는 단계; 상기 비아홀에 대응하도록, 상기 제1도전층, 상기 제1절연층 및 상기 내층 회로층을 관통하는 복수개의 관통홀인 관통홀 다발을 형성하는 단계; 및 적어도 상기 비아홀 내부 및 상기 관통홀 다발의 내부를 일괄적으로 도금하는 단계; 를 포함하는 회로 기판의 제조 방법을 제공한다.

Description

회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판 {Method of manucircuit board and circuit board prepared by the same}
본 발명은 인쇄 회로 기판, 반도체 패키지용 기판에 적용되는 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판에 관한 것이다.
최근 들어 전자 기기의 부품 크기가 더욱 작아지고, 소비자들이 하나의 제품이 여러 가지 기능을 갖추는 것을 선호함으로 인해 부품의 개수가 증가하고 있다. 이로 인해 회로 기판에 많은 수의 전자 부품을 고밀도로 실장하기 위한 기술이 요구되고 있다.
다층 회로 기판(multi-layer circuit board)은 복수 개의 기판이 다층식으로 적층되어 이루어져 전자 부품이 실장되는 전자 기기의 구성요소이다. 다층 회로기판은 단면 또는 양면 기판에 비하여 전기적으로 많은 복잡한 기능을 수행할 수 있으며, 전자 부품의 고밀도 실장을 가능하게 하므로 각종 전자 기기에 널리 이용되고 있다. 다층 회로 기판은, 각각의 층을 이루는 기판들에 부품들을 전기적으로 연결하기 위한 배선을 형성하고, 복수 개의 기판들을 적층한 후, 각각의 층을 전기적으로 연결시키기 위한 비아홀을 형성하고, 비아홀의 내부를 도금하거나 도전성 페이스트를 충전하여 비아를 제조한다.
그러나, 이러한 비아홀의 도금 또는 도전성 페이스트 충전에 불량이 발생하면 각각의 층에 형성된 배선과 계면 접착력이 저하되어 회로 기판의 신뢰성이 저하되는 문제점이 있다. 게다가, 비아홀에 도금 또는 도전성 페이스트 충전 불량이 발생하거나, 비아홀 가공 이상이 생기는 경우는 불량 비아를 대체할 구조가 없는 문제가 있다. 또한, 비아가 필(fill)-형태가 아닌 경우 외부 접속 단자와 도금 비아 사이에 공간이 생겨 접속 불량이 발생할 위험이 있다. 따라서 종래 비아의 문제점을 대체할 통전 구조의 개발이 필요하다.
1. 특허공개공보: 한국공개특허 제10-2011-0112670호
본 발명의 일실시예는 각각의 회로층 및 외부 접속 단자와 전기적 접속이 강화된 통전 구조를 포함하는 회로 기판의 제조방법 및 그 방법으로 제조된 회로 기판을 제공하는 것을 목적으로 한다.
상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 내층 회로층의 하면에 제1절연층을 통해 절연되는 제1도전층이 형성되고, 상면에 제2절연층을 통해 절연되는 제2절연층이 형성된 기판을 준비하는 단계; 상기 제2절연층을 관통하여 상기 내층 회로층이 노출되도록 비아홀을 형성하는 단계; 상기 비아홀에 대응하도록, 상기 제1도전층, 상기 제1절연층 및 상기 내층 회로층을 관통하는 복수개의 관통홀인 관통홀 다발을 형성하는 단계; 및 적어도 상기 비아홀 내부 및 상기 관통홀 다발의 내부를 일괄적으로 도금하는 단계; 를 포함하는 회로 기판의 제조 방법을 제공한다.
상기 관통홀 다발의 직경은 상기 비아홀의 직경과 같거나 작게 형성하는 것을 특징으로 한다.
상기 관통홀은 레이저를 이용한 드릴 가공으로 형성되는 것을 특징으로 한다.
상기 비아홀은 기계적 드릴 가공, 레이저를 이용한 드릴 가공 또는 화학적 에칭에 의해 형성되는 것을 특징으로 한다.
상기 도금하는 단계는, 상기 비아홀은 내벽을 도금하고, 상기 관통홀은 필(fill)-도금하는 것을 특징으로 한다.
상기 제1도전층 및 상기 제2도전층 상에도 도금이 함께 수행되는 것을 특징으로 한다.
상기 도금하는 단계 이후에, 상기 제1도전층에 회로 패턴을 형성하여 제1외층 회로층을 형성하고, 상기 제2도전층에 회로 패턴을 형성하여 제2외층 회로층을 형성하는 단계; 를 더 포함한다.
적어도 상기 제1외층 회로층 상에 보호층을 형성하고, 적어도 상기 관통홀 다발에 대응하는 상기 제1외층 회로층을 부분을 노출하는 개구를 형성하는 단계; 를 더 포함한다.
상기 관통홀 다발에 대응하는 상기 제1외층 회로층 부분에 외부 접속 단자를 더 형성하는 단계; 를 포함한다.
상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 이전에 설명한 적어도 하나의 회로기판의 제조방법으로 제조된 것을 특징으로 한다.
이상과 같은 본 발명의 일 실시예에 따르면, 회로기판의 제조 공정이 단순화되고, 공정 비용이 절감되어 가격 경쟁력이 향상되는 효과를 얻을 수 있다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 개략적으로 나타낸 단면도이다.
도 11은 본 발명의 다른 실시에에 따른 회로 기판의 제조 방법의 일 단계를 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 개략적으로 나타낸 단면도, 사시도 또는 평면도이다. 참고로, 도시된 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다.
먼저, 도 1 내지 도 3을 참조하면, 3-레이어(3-layer)의 도전층을 포함하는 기판을 준비한다.
도 1을 보면, 기판(202)의 상면에 이형층(201)을 포함하는 캐리어 기판(200)의 이형층(201) 상에 제1도전층(110)을 형성한다. 여기서 이형층(201)은 소정의 조건에서 이형층(201)의 상면에 형성된 제1도전층(110)이 캐리어 기판(200)으로부터 쉽게 분리되도록 하는 접합 물질을 포함하는 층이다. 캐리어 기판(200)은 회로 기판을 제조할 때, 제조될 회로 기판을 지지하는 역할을 하며, 회로 기판의 강성이 어느정도 유지될 수 있는 단계에 이르면 제거된다.
제1도전층(110)은 구리(Cu)나 은(Ag)과 같은 전기를 전도하는 소재를 포함할 수 있으나, 이에 한정된 것은 아니다. 제1도전층(110)은 캐리어 기판(200)의 상면에 스크린프린팅(screen printing) 또는 롤코터(roll coater)를 이용하여 형성할 수 있으며, 이에 한정된 것은 아니다.
도 2를 보면, 제1도전층(110) 상에 제1절연층(101)을 형성하고, 제1절연층(101) 상에 내층 회로층(100)을 형성한다.
제1절연층(101)은 제1도전층(110)과 내층 회로층(100)을 절연하고, 회로 기판의 강성을 유지하는 역할을 한다. 제1절연층(101)은 유리 섬유 또는 유무기 필러가 함침된 에폭시(epoxy)를 포함하는 프리프레그(prepreg), 폴리이미드 수지(polyimide resine), 폴리이미드 필름(polyimide film), 페놀 수지(phenol resine) 중 적어도 하나를 포함하여 이루어질 수 있다. 그러나 제1절연층(101)을 이루는 소재는 상술한 바에 한정되지 않고 인쇄 회로 기판에서 사용하는 절연성 적층 물질을 다양하게 적용할 수 있다.
내층 회로층(100)은 소정의 회로 패턴을 가지는 도전층이며, 여기서 도전층의 재료는 제1도전층(110)과 동일할 수 있다. 한편, 내층 회로층(100)의 회로 패턴은 텐팅(tenting) 및 패널/패턴(Panel/Pattern)법을 포함하는 서브트렉티브(Subtractive)법과 세미 에디티브(Semi-Additive)법(SAP), 모디파이드 세미 에디티브(Modified Semi-Additive)법(MSAP), 어드밴스드 모디파이드 세미 에디티브(Advanced Modified Semi-Additive)법(AMSAP) 및 풀 에디티브(Full-Additive)법(FAP)를 포함하는 에디티브(Additive)법 등 다양한 패터닝 방법에 의해 형성할 수 있다. 간략히 서브트렉티브법은 도전층에서 도체 외에 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 회로 패턴을 형성하는 방법이고, 에디티브법은 절연층 위에 도금 등에 의해 전도성 소재의 물질을 선택적으로 석출시켜 회로 패턴을 형성하는 방법이며 해당 방법은 공지된 것이므로 상세한 설명은 생략하기로 한다.
도 3을 보면, 내층 회로층(100)을 덮도록 제2절연층(102)을 형성하고, 상기 제2절연층(102) 상에 제2도전층(120)을 형성한다.
제2절연층(102)은 내층 회로층(100)과 제2도전층(120)을 절연하고, 기판의 강성을 유지하는 역할을 한다. 제2절연층(102)은 제1절연층(101)과 동일한 물질 및 동일한 방식으로 형성될 수 있다. 제2도전층(120) 또한 제1도전층(110)과 동일한 물질 및 동일한 방식으로 형성될 수 있다.
다음으로 도 4를 참조하면, 제2절연층(102)을 관통하도록 비아홀(121)을 형성한다.
여기서, 비아홀(121)은 제2도전층(120)과 내층 회로층(100)을 전기적으로 통전하기 위한 통전 구조인 비아가 형성될 홀로써, 비아홀(121)은 내층 회로층(100)을 노출하도록 제2절연층(102)을 제거하여 형성된다.
비아홀(121)은 다양한 방법으로 형성될 수 있다. 일예로 비아홀(121)은 기계적 드릴 가공으로 형성될 수 있다. 기계적 드릴 가공이란, 구동 모터를 통해 회전하는 드릴 비트(drill bit) 회전력에 의해 재료를 깍아내어 비아홀(121)을 형성하는 것이다. 다른 예로 레이저를 이용한 드릴 가공으로 비아홀(121)을 형성할 수 있다. 이 때 레이저로는 레이저 직경이 약 80μm 내지 350 μm 에 이르는 CO2 레이저를 사용할 수 있으나, 이에 한정된 것은 아니다. 다른 예로 비아홀(121)은 화학적 에칭에 의해 형성할 수 있다, 이 경우, 비아홀(121)이 형성될 위치의 제2도전층(120)을 미리 제거하는 윈도우(window) 가공을 먼저 수행한 후, 남은 제2도전층(120)을 마스크로 하여 노출된 제2절연층(102)을 화학적 식각액에 의해 에칭할 수 있다. 하지만, 윈도우 가공이 필수적인 것은 아니며 이외에도 다양한 방법에 의해 비아홀(121)을 형성할 수 있다.
비아홀(121)은 약 80μm 내지 350 μm 의 직경을 가질 수 있으며, 평면적으로 거의 원형에 가까운 형상을 하고, 단면적으로 제2도전층(120)에서 내층 회로층(100)으로 갈수록 직경이 좁아지는 테이퍼(taper) 형상의 홀을 가질 수 있다.
한편, 도 4에서는 제1절연층(101) 및 제2절연층(102)이 모두 형성되어 기판의 강성이 유지 되므로 캐리어 기판(200)은 분리해 제거할 수 있다.
다음으로 도 5를 참조하면, 비아홀(121)에 대응하도록, 제1도전층(110), 제1절연층(101) 및 내층 회로층(100)을 관통하는 관통홀 다발(11)을 형성한다.
여기서, 관통홀(111)은 제1도전층(110)과 내층 회로층(100)을 전기적으로 통전하기 위한 통전 구조가 형성될 홀로써, 제1도전층(110), 제1절연층(101) 및 내층 회로층(100)을 모두 제거하여 형성된다.
관통홀 다발(11)은 복수개의 마이크로 관통홀(111)을 포함하며, 바람직하게는 3개 내지 5개의 관통홀(111)을 포함할 수 있다. 관통홀(111)은 레이저를 이용한 드릴 가공으로 형성할 수 있다. 이 때 레이저로는 레이저 직경이 약 10μm 내지 20 μm 에 이르는 UV 레이저를 사용할 수 있으나, 이에 한정된 것은 아니다. 본 발명의 일 실시예에 의하면, 관통홀(111)을 형성하는 레이저의 직경은 비아홀(121)을 형성하는 레이저의 직경에 비해 작은 것을 특징으로 한다.
하나의 관통홀(111)의 직경(d3)은 약 10μm 내지 20μm 정도 일 수 있다. 관통홀(111)의 직경이 10μm 미만인 경우 이후 관통홀(111) 내부의 도금을 일반적인 도금 공정으로 수행하기 힘들며, 관통홀(111) 직경이 20μm 초과인 경우 비아홀(121)에 대응하여 관통홀(111)을 복수개 형성하기 힘든 문제가 있다.
관통홀 다발(11)의 직경(d1)은 비아홀(121)의 직경(d2)과 같거나 비아홀(121)의 직경(d2)보다 작게 형성하는 것을 특징으로 한다. 여기서 관통홀 다발(11)의 직경이란, 최외각 관통홀(111)의 최외각 면끼리를 연결한 직선의 길이를 의미할 수 있다. 즉, 관통홀 다발(11) 전체가 비아홀(121)에 대응되도록 위치하는 것을 특징으로 한다. 그래야만, 이후 관통홀(111)들과 비아홀(121)을 일괄적으로 동시에 도금할 수 있기 때문이며, 관통홀(111)이 위 아래로 모두 트여 있어 관통홀(111) 내부 도금시 불량이 발생하지 않기 때문이다. 만약 관통홀 다발(11)의 직경(d1)이 비아홀(121)의 직경(d2)보다 큰 경우에는 일부 관통홀(111)의 일 측이 막힐 수 있으므로 본 발명의 효과를 달성할 수 없다.
도 4 및 도 5를 참조하면, 비아홀(121)을 먼저 형성하고 관통홀(111)을 나중에 형성하도록 도시되어 있다. 하지만, 본 발명은 꼭 이에 한정되지 않으며 관통홀(111)과 비아홀(121)을 동시에 함께 형성할 수도 있다.
다음으로 도 6을 참조하면, 비아홀(121) 내부 및 관통홀(111) 내부를 일괄적으로 도금하여 통전 구조를 형성한다. 도면에서 도면부호 50의 부재는 도금된 층을 지칭한다.
도금 방식은 범용화된 전해 도금 방식을 사용할 수 있다. 전해 도금 방식이란 전기 에너지를 이용하여 소자의 표면에 금속 피막을 만드는 방식이며, 여기서는 DC 도금 (direct current planting) 또는 PR 도금(periodic reverse current planting) 방식을 모두 사용할 수 있다.
비아홀(121)은 필(fill)-도금이 아니라 내벽만 일정 두께로 도금되어 비아(122)가 되며, 관통홀(111)은 필(fill)-도금되어 통전 부재(112)가 된다. 또한, 본 발명의 일 실시예에 의하면, 비아홀(121)과 관통홀(111)은 일괄적으로 도금되는 것을 특징으로 한다.
비아홀(121)이 필(fill)-도금 되기 위해서는 필(fill)-도금 전용 특수 첨가제와 전용 라인을 가지고 약 90분 이상의 긴 공정 시간 동안 비아홀(121)의 내부 전체를 도금해야 하므로, 많은 비용과 시간이 소요된다. 그러나 본 발명의 일 실시예와 같이, 비아홀(121)을 필(fill)-도금이 아니라 내벽만 도금함으로써 저비용 단시간으로 통전 구조를 형성할 수 있다. 또한, 비아홀(121)과 대응되어 관통홀(111)이 형성되어 있어 비아홀(121)의 양측이 뚫린 형태이므로 종래 비아홀(121)의 일측이 막혀 있기 때문에 발생했던 도금 불량 문제는 일어나지 않게 된다.
한편, 관통홀(111)은 마이크로 관통홀(111)로 직경이 작기 때문에 필(fill)-도금하더라도 공정 시간이 짧고, 관통홀(111)은 상하부가 트인 형태이므로 별도의 특수 첨가제와 전용 라인 없이도 필(fill)-도금이 가능하다.
이와 같이 본 발명의 일 실시예에 의하면, 비아홀(121)과 관통홀(111)이 일괄적으로 도금되면서 도금 시간을 크게 단축할 수 있다. 또한, 비아홀(121)과 관통홀(111)이 모두 상하부가 뚫린 상태에서 도금을 수행하게 되므로, 종래 일측이 막힌 비아홀(121)에서 도금 물질이 비아홀(121)의 바닥부까지 침투하지 못해 일어났던 도금 불량 문제가 해소될 수 있어, 신뢰성이 향상된 통전 구조를 제조하는 특징이 있다.
한편, 도 6에서는 비아홀(121)과 관통홀(111)의 내부를 도금할 때, 기판 전면적으로 도금을 수행할 수 있다. 상세히, 제1도전층(110) 및 제2도전층(120) 상에도 함께 도금이 수행될 수 있다. 즉, 회로 기판을 전해 용액에 담그는 형태로 도금을 수행하는 경우, 기판의 외면 전체에 금속 피막이 형성될 것이므로 제1도전층(110) 및 제2도전층(120) 상에도 도금이 수행될 수 있다.
다음으로 도 7을 참조하면, 제1도전층(110)에 제1회로 패턴을 형성하여 제1외층 회로층(115)을 형성하고, 상기 제2도전층(120)에 제2회로 패턴을 형성하여 제2외층 회로층(125)을 형성한다. 여기서 제1 및 제2회로 패턴은 내층 회로층(100)과 동일하게 다양한 방법으로 형성할 수 있다.
다음으로, 도 8을 참조하면, 제1외층 회로층(115)및 제2외층 회로층(125) 상에 보호층(135)을 형성하고, 개구(136)들을 형성한다.
여기서 보호층(135)은 외층 회로층들(115, 125)을 보호가기 위한 절연물질이다. 보호층(135)은 PSR(Photo Solder Resist)을 사용할 수 있으며, 노광가능한 에폭시에 아크릴레이트가 포함된 성분을 포함할 수 있으나 이에 한정된 것은 아니다. 보호층(135)에는 복수의 개구(136)들이 형성되는데, 개구(136)는 제1외층 회로층(115)중 칩이 연결될 부분 및 제2외층 회로층(125) 중 외부 접속 단자가 연결될 부분을 노출하도록 형성된다. 상세히, 제1외층 회로층(115)의 회로 패턴 중에서 관통홀 다발(11)이 접속된 부분은 외부 접속 단자(도 10의 160)와 연결될 부분이므로 개구(136)에 의해 노출된다.
다음으로, 도 9를 참조하면, 개구(136)에 의해 노출된 부분에 저저항 금속으로 도금을 수행한다. 도면에서 도면부호 140의 부재는 도금된 저저항 금속을 지칭한다.
저저항 금속으로 도금을 수행함으로써, 외부 접속 단자(도 10의 160)나, 칩의 리드와 외층 회로 기판의 통전이 강화되고, 외부 접속 단자(도 10의 160)나 칩의 리드가 좀더 용이하게 접합할 수 있게 된다. 여기서 저저항 금속으로는 니켈(Ni), 금(Au) 및 이들의 합금 중 적어도 하나를 채용할 수 있다.
다음으로, 도 10을 참조하면, 회로 기판 상에 칩(150)을 올리고 리드(151)를 제2외층 회로층(125)과 연결하고, 외부 접속 단자(160)를 제1외층 회로층(115)상에 형성하여 칩 패키지를 완성한다.
여기서, 외부 접속 단자(160)는 원형 범프(bump) 일 수 있으며, 이러한 범프는 관통홀 다발(11)에 대응하는 제1외층 회로층(115)부분에 형성된다. 본 발명의 일 실시예에 의하면, 관통홀 다발(11)과 같은 통전 부재(112)는 범프와 접합하는 면적이 일반 비아보다 크므로, 접착력이 향상되는 특징이 있다.
도 11은 본 발명의 다른 실시에에 따른 회로 기판의 제조 방법의 일 단계를 나타낸 단면도이다.
도 11을 참조하면, 도 3의 공정 단계에서 제2도전층(120) 상에 제3절연층(103) 및 제3도전층(130)을 더 적층하고, 제3절연층(103)을 관통하며 비아홀(121)에 대응하는 추가 비아홀(121)을 더 형성함으로써, 다층 회로 기판을 제조하는 방법이 개시되어 있다.
이와 같이 도 1 내지 도 10에서는 도전층이 총 3층인 3-레이어의 회로 기판을 예로 설명하였으나, 본 발명은 이에 한정되지 않고 총 4층(4-layer), 5층(5-layer), 층(7-layer) 등의 다양한 층의 회로기판의 제조방법으로 응용될 수 있음은 물론이다.
또한, 본 발명에 따른 실시예를 설명하기 위한 도면에는 세 개의 비아홀(121), 관통홀 다발(11) 및 소정 형태의 회로패턴 등이 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 제조방법을 크게 벗어나지 않는 한, 다른 형태, 다른 개수, 다른 패턴이 포함될 수 있음은 물론이다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
11: 관통홀 다발 100: 내층 회로층
101: 제1절연층 102: 제2절연층
103: 제3절연층 110: 제1도전층
111: 관통홀 112: 통전 부재
115: 제1외층 회로층 120: 제2도전층
121: 비아홀 122: 비아
125: 제2외층 회로층 135: 보호층
136: 개구 160: 외부 접속 단자
200: 캐리어 기판 201: 이형층

Claims (12)

  1. 내층 회로층의 하면에 제1절연층을 통해 절연되는 제1도전층이 형성되고, 상면에 제2절연층을 통해 절연되는 제2도전층이 형성된 기판을 준비하는 단계;
    상기 제2절연층을 관통하여 상기 내층 회로층이 노출되도록 비아홀을 형성하는 단계;
    상기 비아홀에 대응하도록, 상기 제1도전층, 상기 제1절연층 및 상기 내층 회로층을 관통하는 복수개의 관통홀인 관통홀 다발을 형성하는 단계; 및
    적어도 상기 비아홀 내부 및 상기 관통홀 다발의 내부를 일괄적으로 도금하는 단계;
    를 포함하는 회로 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 관통홀 다발의 직경은 상기 비아홀의 직경과 같거나 작게 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 관통홀은 레이저를 이용한 드릴 가공으로 형성되는 것을 특징으로 하는 회로 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 도금하는 단계는,
    상기 비아홀은 내벽을 도금하고, 상기 관통홀은 필(fill)-도금하는 것을 특징으로 하는 회로 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 도금하는 단계는,
    상기 제1도전층 및 상기 제2도전층 상에도 도금이 함께 수행되는 것을 특징으로 하는 회로 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 도금하는 단계 이후에,
    상기 제1도전층에 회로 패턴을 형성하여 제1외층 회로층을 형성하고, 상기 제2도전층에 회로 패턴을 형성하여 제2외층 회로층을 형성하는 단계; 를 더 포함하는 회로 기판의 제조 방법.
  7. 제6항에 있어서,
    적어도 상기 제1외층 회로층 상에 보호층을 형성하고, 적어도 상기 관통홀 다발에 대응하는 상기 제1외층 회로층을 부분을 노출하는 개구를 형성하는 단계;
    를 더 포함하는 회로 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 관통홀 다발에 대응하는 상기 제1외층 회로층 부분에 외부 접속 단자를 더 형성하는 단계; 를 더 포함하는 회로 기판의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항의 회로 기판의 제조 방법으로 제조된 것을 특징으로 하는 회로 기판.
  10. 내층 회로층;
    상기 내층 회로층 하면에 제1절연층을 사이에 두고 배치된 제1외층 회로층;
    상기 내층 회로층 상면에 제2절연층을 사이에 두고 배치된 제2외층 회로층;
    상기 제2절연층을 관통하는 비아홀;
    상기 비아홀에 대응되도록 배치되며, 상기 제1외층 회로층, 상기 제1절연층 및 상기 내층 회로층을 관통하는 복수개의 관통홀을 포함하는 관통홀 다발; 및
    상기 비아홀의 내벽 및 상기 복수개의 관통홀 내부에 배치된 도금층;을 포함하는 회로 기판.
  11. 제10항에 있어서,
    상기 관통홀 다발의 직경은 상기 비아홀의 직경과 같거나 작은, 회로 기판.
  12. 제10항에 있어서,
    상기 제2외층 회로층을 덮는 제3절연층;
    상기 제3절연층 상에 배치된 제3외층 회로층; 및
    상기 제3절연층을 관통하며, 상기 비아홀에 대응하는 추가 비아홀;을 더 포함하는, 회로 기판.


KR1020120101802A 2012-09-13 2012-09-13 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판 KR101985404B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120101802A KR101985404B1 (ko) 2012-09-13 2012-09-13 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120101802A KR101985404B1 (ko) 2012-09-13 2012-09-13 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판

Publications (2)

Publication Number Publication Date
KR20140035203A KR20140035203A (ko) 2014-03-21
KR101985404B1 true KR101985404B1 (ko) 2019-06-03

Family

ID=50645293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120101802A KR101985404B1 (ko) 2012-09-13 2012-09-13 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판

Country Status (1)

Country Link
KR (1) KR101985404B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191411A (ja) 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 高周波集積回路装置
JP2006190928A (ja) 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd Ｂｇａパッケージおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058597B2 (ja) * 2003-06-20 2012-10-24 エヌエックスピー ビー ヴィ 電子デバイス、アセンブリ、電子デバイスの製造方法
KR100645657B1 (ko) * 2004-05-04 2006-11-14 삼성전기주식회사 플립칩 인쇄회로기판 및 플립칩 인쇄회로기판을 구비한백색 발광 다이오드 모듈
TWI394300B (zh) * 2007-10-24 2013-04-21 Advanced Optoelectronic Tech 光電元件之封裝結構及其製造方法
KR20110112670A (ko) 2010-04-07 2011-10-13 삼성전기주식회사 다층 인쇄회로기판 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191411A (ja) 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 高周波集積回路装置
JP2006190928A (ja) 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd Ｂｇａパッケージおよびその製造方法

Also Published As

Publication number Publication date
KR20140035203A (ko) 2014-03-21

Similar Documents

Publication Publication Date Title
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US8586875B2 (en) Wiring board and method for manufacturing the same
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US9439282B2 (en) Method for manufacturing printed circuit board
US20120188734A1 (en) Wiring board and method for manufacturing the same
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US7923645B1 (en) Metal etch stop fabrication method and structure
CN104576596B (zh) 半导体基板及其制造方法
US11026327B2 (en) Printed circuit board
CN101568226B (zh) 多层柔性印刷线路板及其制造方法
JP2015159153A (ja) 電子部品内蔵多層配線板
KR101231286B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조 방법
JP2019047063A (ja) プリント配線板およびその製造方法
JP2010278067A (ja) 多層フレキシブルプリント配線板の製造方法および多層回路基材
CN103889169B (zh) 封装基板及其制作方法
KR101985404B1 (ko) 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
JP2005094032A (ja) プリント配線板
JP4347143B2 (ja) 回路基板およびその製造方法
KR101156854B1 (ko) 반도체 패키지 기판 및 그 제조방법
JP7057792B2 (ja) 積層体及びその製造方法
US20220248530A1 (en) Wiring substrate
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
JP2022115401A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant