JP2005340713A - マルチチップモジュール - Google Patents

Abstract

【課題】 マルチチップモジュールの小型化、薄型化及び放熱性、組立品質を改善する。
【解決手段】 多層基板２には半導体チップ１やチップ部品３といった各実装部品の縦、横、高さに略等しい形状のキャビティ６が個々に形成され、キャビティ６の下面と同一の面には半導体チップ１及びチップ部品３を搭載するための部品実装用パッドが形成され、さらに多層基板２の層間には回路パターンが形成されている。
半導体チップ１及びチップ部品３は、多層基板２に設けられたキャビティ６内に載置され、それぞれバンプ５及びハンダを介してキャビティ下面の接続用パッドに電気的に接続され、アンダーフィル７で半導体チップ１とバンプ５を埋めて保護し、その上に金属カバー８が多層基板２のキャビティ６以外の部分の上面にハンダ９を介して接合されている。
【選択図】 図１

Description

本発明は、配線基板上に能動素子，受動素子等を複数搭載し高周波信号の増幅に適したマルチチップモジュールの構造に関するものである。

近年、携帯電話は、小型、薄型化が要求され、その中でも形状の大きな送信用高周波（ＲＦ）信号増幅器をはじめとする種々の半導体チップを含むマルチチップモジュールは一層の小型・薄型化が要求されている。従来のマルチチップモジュール２００の一例を図３を参照して説明する。

図において、２１は高周波パワー素子としての半導体チップ、２２は導体層とセラミック製誘電体層が積層された多層基板、２３はチップコンデンサ、チップ抵抗又はチップインダクタ等のチップ部品、２４は外部接続用の電極、２５は半導体チップ１をフリップチップボンディングにするためのバンプ、２６は多層基板２表面に設けられたキャビティ、２７は保護層、２８は金属塗布膜である。

多層基板２２の表面上にはチップ部品２３を搭載するための部品実装用ランドが形成され、多層基板表面上又は層間には回路パターンが形成されている。半導体チップ２１は多層基板２２表面に設けられたキャビティ２６内に載置され、バンプ２５を介してキャビティ２６下面の接続用パッドに電気的に接続され、さらにチップ部品２３も所定の位置にハンダにより実装されている。

そして、保護層２７で半導体チップ２１とバンプ２５を埋めて保護し、保護層２７が厚く形成されて表面が平坦化され、その上に金属塗布膜２８が形成されている。

また、キャビティ２６下面の半導体チップ２１の接続用パッドは、多層基板２２を貫通する放熱ビアホールにより基板下面に形成されている外部接続用電極２４に電気的経路及び放熱経路として接続されている。

さらに、多層基板２２裏面の外部接続用電極２４は、多層基板２２を貫通するビアホールにより基板の層間に形成されている回路パターンや部品実装用ランドに電気的に接続されている。

こうして、半導体チップ２１にガリウム砒素電界効果トランジスタを用い、チップ部品２３や層間に形成されている回路パターンを用いて高周波入出力マッチング回路や半導体チップ２１のバイアス回路を構成し携帯電話等の送信モジュールとしてのマルチチップモジュール２００を構成している。

本構造のマルチチップモジュールにより、半導体チップ２１のワイヤーボンディングの工程が不要であると同時に、キャビティ２６の占める面積を小さくすることができ、実装密度をワイヤーボンディングするときよりもさらに高くすることができる。

また、この構造によれば、ポッティング樹脂による損失や、ワイヤーが無いためワイヤーのインダクタンスによる利得低下を回避できる（例えば、特許文献１参照。）。
特開平８−３２１５６７号公報（第７、８頁、図６）

上記の構成によれば、保護層２７が厚く形成されて表面が平坦化され、その上に金属塗布膜２８が形成されているため、半導体チップ２１の上面と金属塗布膜２８との間やチップ部品２３の上面と金属塗布膜２８との間の部分が無駄な高さとなっており、小型・薄型化の要求には不利である。

本発明は上記課題の解決を目的として提案されたもので、小型・薄型化でき、半導体チップの放熱性を改善すると共に組み立て品質向上に寄与できるマルチチップモジュールを提供する。

請求項１記載の発明は、半導体チップと、表面実装用のチップ部品と、半導体チップとチップ部品が実装される多層基板と、多層基板の上面に接合される導電部材からなるカバーとを備えたマルチチップモジュールにおいて、
多層基板には半導体チップやチップ部品といった各実装部品の縦、横、高さに略等しい形状のキャビティが部品毎にそれぞれ形成され、各実装部品の上面とカバーの裏面及び各実装部品の側面と各キャビティの側面が所定の間隙を形成し、各キャビティに載置された各実装部品の上面が略面一であることを特徴とするマルチチップモジュールである。

請求項２記載の発明は、各キャビティの深さが、各キャビティの縦、横に等しい穴を有する所定厚さの誘電体層が複数積層されて調整されていることを特徴とする請求項１記載のマルチチップモジュールである。

請求項３記載の発明は、少なくとも各キャビティが形成されている誘電体層が、低温焼成ガラスセラミックであることを特徴とする請求項２記載のマルチチップモジュールである。

請求項４記載の発明は、半導体チップがフリップチップであることを特徴とする請求項１記載のマルチチップモジュールである。

請求項５記載の発明は、半導体チップがガリウム砒素電界効果トランジスタを用いた高周波増幅素子あることを特徴とする請求項１記載のマルチチップモジュールである。

請求項６記載の発明は、チップ部品や多層基板に形成される回路パターンにより高周波入出力マッチング回路や半導体チップのバイアス回路を構成していることを特徴とする請求項１記載のマルチチップモジュールである。

請求項７記載の発明は、カバーの裏面の各キャビティに対面する部分には電気絶縁性レジストがコーティングされていることを特徴とする請求項１記載のマルチチップモジュールである。

請求項８記載の発明は、電気絶縁性レジストのうち少なくとも半導体チップに対応する部分のレジストが外周部分にのみコーティングされ、半導体チップ及びチップ部品とカバーとの間に熱伝導率の高い電気絶縁性接着剤が塗布されていることを特徴とする請求項１記載のマルチチップモジュールである。

本発明の構成によれば、半導体チップやチップ部品といった各部品の立体形状に応じたキャビティを設け、実装時の上面高さの差を小さくしたため、マルチチップモジュールの薄型化を実現できる。

そして、半導体チップと金属カバーとの間が接近すると共に熱伝導部材で接続されるため、半導体チップの放熱をその両面から実現でき、放熱性を改善することができる。

また、チップ部品が金属カバーと接着剤を介して固着されているため、マルチチップモジュールを別の基板に面実装する際のリフロー工程などによる加熱において位置ずれ等による接合不良を防止でき、マルチチップモジュールの組み立て品質向上に寄与できる。

マルチチップモジュールの小型・薄型化という目的を、半導体チップやチップ部品といった各部品の実装時の上面高さの差を小さくすること及び各搭載部品と略同形状の穴を多層基板に設け、その穴の中に部品を搭載し接続することで実現した。

以下、本発明の実施例１のマルチチップモジュール１００を、図１を参照し説明する。図１はマルチチップモジュール１００の断面図である。

図において、１は高周波パワー素子としての半導体チップ、２は導体層とセラミック製誘電体層が積層された多層基板、３はチップコンデンサ、チップ抵抗又はチップインダクタ等のチップ部品、４は外部接続用の電極、５は半導体チップ１をフリップチップボンディングにするためのバンプ、６は多層基板２に設けられたキャビティ、７は熱伝導性絶縁樹脂としてのアンダーフィル、８は多層基板２の大きさと略等しい金属カバーである。

多層基板２には半導体チップ１やチップ部品３といった各実装部品の縦、横、高さに略等しい形状のキャビティ６が個々に形成されている。異なる深さのキャビティ６は、所定厚さのキャビティを有する誘電体層が複数積層されて形成されている。

各キャビティ６の下面と同一の面にはそれぞれ半導体チップ１及びチップ部品３を搭載するための部品実装用パッドが形成され、さらに多層基板２の層間には回路パターンが形成されている。回路パターンには、ストリップ線路や接地されたべたパターン等も含まれる。

半導体チップ１及びチップ部品３は、多層基板２に設けられたキャビティ６内に載置され、それぞれバンプ５及びハンダを介してキャビティ下面の接続用パッドに電気的に接続されている。

そして、アンダーフィル７で半導体チップ１とバンプ５を埋めて保護し、その上に金属カバー８が多層基板２のキャビティ６以外の部分の表面に設けられたパターンにハンダ９を介して接合されている。金属カバー８の裏面のキャビティ６に対面する部分には絶縁レジスト１０がコーティングされている。

さらに多層基板２裏面の外部接続用電極４は、多層基板２の層間を接続するビアホールにより基板の層間に形成されている回路パターンや部品実装用パッドに電気的に接続されている。また、半導体チップ１の下方の多層基板２裏面には放熱機能を持ち合わせた外部接続用の電極４も形成されている。

こうして、半導体チップ１にガリウム砒素電界効果トランジスタを用い、チップ部品３や層間に形成されている回路パターンを用いて高周波入出力マッチング回路や半導体チップ１のバイアス回路を構成し携帯電話等の送信モジュールとしてのマルチチップモジュール１００を構成している。

本構造のマルチチップモジュールにより、半導体チップ１と各チップ部品３の上面がほぼ面一となるため、各搭載部品と金属カバー８との間の部分の無駄なスペースを省くことができ、低背化を達成できる。

また、金属カバー８が多層基板２に形成されたキャビティ６以外の部分に支持される形で接合されているため、マルチチップモジュール１００の金属カバー８の上面を面実装機械等で吸着し、実装する際の外力がマルチチップモジュール内の半導体チップ１やチップ部品３に加わることがなく、マルチチップモジュールのハンドリング性や組み立て品質向上に寄与できる。

また、キャビティ６及び金属カバー８の絶縁レジスト１０によりチップ部品３が３次元的にガイドされている構造となっているため、マルチチップモジュール１００を別の基板に面実装する際のリフロー工程などによる加熱において位置ずれ等による接合不良を防止でき、マルチチップモジュールの組み立て品質向上に寄与できる。

さらに、半導体チップ１直下の接地されたべたパターンやキャビティ６及び金属カバー８によりチップ部品３が高周波的にシールドされている構造となっているため、マルチチップモジュール１００内の他の半導体チップやマッチング回路等との高周波の不要な輻射を抑制できる。

尚、他の半導体チップやマッチング回路等との高周波の不要な輻射の抑制効果を高めるために、キャビティ６の内周壁を金属コーティングしてもよい。

また、半導体チップ１と各チップ部品３との高さが略同一の高さであれば、同一深さのキャビティでよく、多層基板２のキャビティ６を形成する層を共通にできる。

次に、本発明の実施例２のマルチチップモジュール１１０を、図２を参照し説明する。尚、図１と同一部分には同一符号を付してその説明を省略する。図１と異なる点は、半導体チップ１及びチップ部品３と金属カバー８との間に熱伝導率の高い接着剤を塗布している点である。図２はマルチチップモジュール１１０の断面図である。

図において、１１は例えば、シリコンゴムなどの柔軟性、電気絶縁性、耐水性、熱伝導性に優れている接着剤である。

接着剤１０を半導体チップ１やチップ部品３の上面に表面張力により多層基板２の上面よりも高くなる程度の量を塗布し、さらに多層基板２に形成されたキャビティ６以外の部分にハンダ９を塗布し、その上に金属カバー８を載せて、多層基板２と金属カバー８と半導体チップ１及びチップ部品３を接着する。

そして、金属カバー８の裏面の半導体チップ１のキャビティ６に対面する部分の絶縁レジスト１０は、外周のみコーティングされ接着剤１１と半導体チップ１とが直接接着されるのが望ましい。

本構造のマルチチップモジュールにより、例えば高周波パワー素子としてガリウム砒素ＦＥＴなどの半導体チップ１からの発熱を半導体チップ１の両面から放熱させることができる。すなわち、接着剤１１経由で金属カバー８から放熱する経路と半導体チップ１直下の多層基板２内ビアホール経由で外部接続用の電極４から放熱する経路である。

また、チップ部品３が金属カバー８と接着剤１１を介して固着されているため、マルチチップモジュール１１０を別の基板に面実装する際のリフロー工程などによる加熱において、特に上下方向の位置ずれによる接合不良を防止でき、マルチチップモジュールの組み立て品質向上に寄与できる。

尚、本発明のマルチチップモジュール１００、１１０の外部接続用電極４は、図示例では裏面に形成されているが、多層基板２の裏面及び／又は側面に形成されていてもよい。

本発明で実装される半導体チップは、携帯電話等の送信出力段の送信用高周波パワーアンプや送信出力モニタ用カプラ回路やアンテナスイッチモジュールであってもよく、これらを一体化したマルチチップの送信モジュールとして広く適用できる。

実施例１に係るマルチチップモジュール１００の断面図である。 実施例２に係るマルチチップモジュール１１０の断面図である。 従来のマルチチップモジュール２００の断面図である。

符号の説明

１、２１ 半導体チップ
２、２２ 多層基板
３、２３ チップ部品
４、２４ 電極
５、２５ バンプ
６、２６ キャビティ
７ アンダーフィル
８ 金属カバー
９ ハンダ
１０ 絶縁レジスト
１１ 接着剤
２７ 保護層
２８ 金属塗布膜
１００、１１０、２００ マルチチップモジュール

Claims (8)

1. 半導体チップと、表面実装用のチップ部品と、前記半導体チップとチップ部品が実装される多層基板と、前記多層基板の上面に接合される導電部材からなるカバーとを備えたマルチチップモジュールにおいて、
   前記多層基板には前記半導体チップやチップ部品といった各実装部品の縦、横、高さに略等しい形状のキャビティが部品毎にそれぞれ形成され、前記各実装部品の上面と前記カバーの裏面及び前記各実装部品の側面と前記各キャビティの側面が所定の間隙を形成し、前記各キャビティに載置された前記各実装部品の上面が略面一であることを特徴とするマルチチップモジュール。
2. 前記各キャビティの深さが、前記各キャビティの縦、横に等しい穴を有する所定厚さの誘電体層が複数積層されて調整されていることを特徴とする請求項１記載のマルチチップモジュール。
3. 少なくとも前記各キャビティが形成されている誘電体層が、低温焼成ガラスセラミックであることを特徴とする請求項２記載のマルチチップモジュール。
4. 前記半導体チップがフリップチップであることを特徴とする請求項１記載のマルチチップモジュール。
5. 前記半導体チップがガリウム砒素電界効果トランジスタを用いた高周波増幅素子あることを特徴とする請求項１記載のマルチチップモジュール。
6. 前記チップ部品や前記多層基板に形成される回路パターンにより高周波入出力マッチング回路や前記半導体チップのバイアス回路を構成していることを特徴とする請求項１記載のマルチチップモジュール。
7. 前記カバーの裏面の前記各キャビティに対面する部分には電気絶縁性レジストがコーティングされていることを特徴とする請求項１記載のマルチチップモジュール。
8. 前記電気絶縁性レジストのうち少なくとも前記半導体チップに対応する部分のレジストが外周部分にのみコーティングされ、前記半導体チップ及びチップ部品と前記カバーとの間に熱伝導率の高い電気絶縁性接着剤が塗布されていることを特徴とする請求項１記載のマルチチップモジュール。

Images