JP4010881B2 - 半導体モジュール構造 - Google Patents
半導体モジュール構造 Download PDFInfo
- Publication number
- JP4010881B2 JP4010881B2 JP2002173067A JP2002173067A JP4010881B2 JP 4010881 B2 JP4010881 B2 JP 4010881B2 JP 2002173067 A JP2002173067 A JP 2002173067A JP 2002173067 A JP2002173067 A JP 2002173067A JP 4010881 B2 JP4010881 B2 JP 4010881B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- antenna
- semiconductor module
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 239000004020 conductor Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 16
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 8
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 29
- 239000000919 ceramic Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910020289 Pb(ZrxTi1-x)O3 Inorganic materials 0.000 description 2
- 229910020273 Pb(ZrxTi1−x)O3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
- H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transceivers (AREA)
- Details Of Aerials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はインターポーザーとして機能することのできる半導体モジュールの構造及びその製造方法に関する。特に、本発明は、インターポーザーを用いたマルチチップモジュールの製造に適用することができる。
【０００２】
【従来の技術】
従来、無線通信などに用いられているアンテナは、通常、導体もしくはセラミックと導体を用いて作製されているが、無線周波数によってそのアンテナ構造に制約を受ける。例えば、通常のガラスエポキシから成るプリント基板（比誘電率４．５程度）上に形成したアンテナを用いて、２．５ＧＨｚ帯の無線通信を行なう場合、１８ｍｍのアンテナ長さが必要になる。それに対しセラミックから成る基板（比誘電率１０）上にアンテナを形成する場合は、アンテナ長さは１３ｍｍ程度必要となる。
【０００３】
アンテナを形成するセラミックやプリント基板に高い誘電率のもった材質のものを適用しようとしても、一般にこれらに使用される材質が比誘電率が１００を超えることは稀である。
【０００４】
従来技術としては、特開平８−５６１１３号公報には、ミリ波用検波器が開示されている。この従来技術は、シリコン又はガリウム砒素による半導体基板上に接地導体膜と誘電体膜を積層し、この誘電体膜上に、平面アンテナとこの平面アンテナに給電を行なうためのマイクロストリップ線路とを形成し、信号を検波する回路または信号を発生する回路を設けたガリウム砒素からなる第２の半導体基板をマイクロストリップ線路上にフリップチップにより実装した構造を有する。
【０００５】
また、この従来技術には、平面アンテナを半導体基板上の前記誘電体膜上に形成する代わりに、誘電体基板を使用し、その基板上に形成した平面アンテナへの給電をスルーホールを介して基板の裏面に設けた端子にて行う構造も示されている。
【０００６】
【発明が解決しようとする課題】
上述のように、プリント基板上に無線通信を行うためのアンテナを形成する場合において、従来は、アンテナの長さをある程度必要とするため、例えば、シリコンチップ内にアンテナを組み込んで形成することはアンテナのための形成領域を十分確保することが出来ないため不可能なことであった。
【０００７】
そこで、本発明では、アンテナを形成するモジュール構造の材質を改良することにより、アンテナの長さを短くできるようにし、もって、例えば、シリコンチップ内にアンテナを形成できるようにした、半導体モジュール構造を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記の課題を達成するために、本発明によれば、シリコン基板上に強誘電体層を形成し、該強誘電体層上にアンテナを形成すると共に、該シリコン基板上にキャパシタ、ＳＡＷフィルタ、インダクタンスの少なくとも１つを含む電子素子を形成し、更に、該シリコン基板にスルーホールを形成し、該スルーホールの壁面に絶縁層を介して導体層を形成し、該導体層をシリコン基板の表裏面の導体パターンに接続したことを特徴とする半導体モジュールが提供される。このようにシリコン基板上の強誘電体層上にアンテナを形成することで、アンテナ長さを１．２ｍｍ以下と短くすることが可能となる。また、１つのモジュール構造体の中にアンテナ機能の他に、各種の機能をもった電子部品を実装することができる。更に、シリコン基板自体に表裏面を貫通するスルーホールを設けることにより、基板表裏面間のパターンの導通を図ることができる。
【０００９】
ここで用いる強誘電体としては、例えばチタン酸ジルコニウム酸塩（ＰＺＴ）が適当である。ＰＺＴは、チタン酸ジルコン酸鉛、Ｐｂ（ＺｒｘＴｉ1 −ｘ）Ｏ3 の混合セラミックであり、比誘電率は１２００程度である。したがって、シリコン基板自体の比誘電率が１０程度であっても、その上に強誘電体層を形成してアンテナを形成することで、アンテナ長さ１．２ｍｍ以下と極めて短くすることができる。
【００１２】
また、この場合において、前記スルーホールの壁面の下層に第一の絶縁層を介してグランド層を形成すると共に、該グランド層の上面に第二の絶縁層を介して信号層を形成し、これらのグランド層及び信号層をシリコン基板の表裏面のグランド層及び信号パターンとそれぞれ接続したことを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【００１４】
図１は本発明の第１の実施形態に係るインターポーザーとして使用することのできる半導体モジュールの斜視図である。半導体基板１の平坦な矩形の平板状のもので、平坦性、耐熱性に優れている必要があり、またＩＣチップ等の電子部品の搭載性に優れている必要があることから、本発明ではシリコン基板を用いる。シリコン基板１自体の比誘電率は１０程度である。
【００１５】
このシリコン基板１表面上の一部の領域、即ち図１において矩形状の基板１の右側の短辺側に沿った縦長の矩形状の領域に強誘電体層２が形成され、この強誘電体層２上に導体膜から成るアンテナ３が形成される。
【００１６】
強誘電体層２としては、例えばＰＺＴを使用している。ＰＺＴは、チタン酸ジルコン酸鉛Ｐｂ（ＺｒｘＴｉ1 −ｘ）Ｏ3 の混合セラミックであり、比誘電率は１２００程度である。
【００１７】
アンテナ３はその平面形状がＦ形状であり、アンテナ長さＬは１．２ｍｍ以下と短く、また幅Ｗも１ｍｍ以下と短い。このアンテナ３への給電は、この基板１及び強誘電体層２上に形成された電源パターン４を通じて行われる。
【００１８】
基板１の強誘電体層２の形成されている領域以外の領域には、複数個の半導体シリコンチップ５、インダクタンス６、キャパシタ７、ＳＡＷフィルタ８等の電子回路部品が形成されており、これらの電子部品がシリコン基板１と一体的に組み込まれていて、１つのマルチチップモジュール（ＭＣＭ）を構成している。例えば、インダクタンス６のような電子回路部品については、従来は、部品としてのインダクタンスを基板上に実装するものが主流であったが、本実施形態では、シリコン基板１の表面に一体的に作り込む形態をとっている。
【００１９】
シリコン基板１にはその表裏面を貫通するスルーホール９が多数形成されている。スルーホール９は、図では見えないが、多数のチップ５の下面にも形成されている。スルーホール９は、シリコン基板１上に形成されたアンテナ３や半導体シリコンチップ５、インダクタンス６、キャパシタ７、ＳＡＷフィルタ８等の電子回路部品に接続されている回路パターン１０に接続され、図示しない基板裏面の回路パターンとの間で電気的の導通をとり、電源用、接地用或いは信号用配線の引き回しの便宜を図っている。
【００２０】
図２は図１に示した半導体モジュールのスルーホール部分の断面図を示す。シリコン基板１にはレーザ加工、ドリル加工等により予め多数のスルーホール９が基板１の表裏面を貫通するように形成されている。シリコン基板１の表裏面及びスルーホール９の壁面には、例えばシリコン基板を熱酸化することにより形成した酸化シリコン（ＳｉＯ２）等からなる絶縁膜１１が形成されている。そして、この絶縁膜１１上に必要な導体パッド１２、導体パターン１０等が形成されている。シリコン基板１の表裏面及びスルーホール９内壁の絶縁層上で導体層や導体パターンを形成するには、例えば、化学蒸着（ＣＶＤ）、無電解めっき等によって形成したニッケル上に銅の電解めっき等を施すことにより形成することができる。
【００２１】
図２に示すスルーホール９では、絶縁膜１０の上に、下層配線であるグランド層１２が形成され、その上に更に酸化シリコン（ＳｉＯ２）等からなる絶縁膜１３が形成され、その絶縁膜１３上に表層としての信号層１４が形成されている。そして、これらのスルーホール９内のグランド層１２や信号層１４はシリコン基板１の表裏面に形成されているグランドパターン（下層配線）１５や信号パターン１６にそれぞれ接続されている。
【００２２】
外部接続のための端子としては、例えば導体パッド１７上に半田バンプ１８が形成されている。導体パッド１７は、図２に示すように、例えばシリコン基板１の表裏面の信号パターン１６に接続され、スルーホールの信号層１４を介して基板１の反対面の信号パターンに接続される。このように、本実施形態では、例えばワイヤボンディング等のシールドワイヤを使用せずに、スルーホール等により導体間の接続を行なっているので、アンテナに対してノイズ等の影響を与えることがなくなる。
【００２３】
図３は図１に示した半導体モジュールのシリコン基板１上に作り込むインダクタンスの一例を平面図で示したものである。このようなコイル状のインダクタンス６は例えば銅等の導体膜を化学エッチングすることにより形成することができる。
【００２４】
図４は本発明の第２の実施形態に係る半導体モジュールを示すもので、図１で説明したような基板をインターポーザーとして使用するに適したものである。図４において、電子部品として例えばチップコンデンサー（デカップリングコンデンサー）を搭載する場合について説明している。チップコンデンサー３０は、別のチップコンデンサー又はインターポーザー３１上にフリップチップ接合により搭載されている。このチップコンデンサー又はインターポーザー３１は上述したようなスルーホール３５を有する。このシリコンチップ又はインターポーザー３１は更に別のチップコンデンサー又はインターポーザー３２上にフリップチップ接合により搭載されている。このチップコンデンサー又はインターポーザー３２にもまた上述したようなスルーホールが設けられている。そしてチップコンデンサー又はインターポーザー３２はプリント基板又はパッケージ３３上に同様にフリップチップ接合により搭載されている。図４において、３６はフリップチップ接合用の導体パッドであり、３７は再配線である。
【００２５】
図５は本発明の第３の実施形態に係る半導体モジュールを示すもので、図４に示した第２の実施形態の場合と同様、基板をインターポーザーとして使用したものである。図４と異なる点は、中間にあるシリコンチップまたはインターポーザー３１を省略し、電子部品としてのチップコンデンサー（デカップリングコンデンサー）３０を別のシリコンチップ３２上にフリップチップ接合により搭載した点である。このシリコンチップ３２にもまた上述したようなスルーホールが設けられている。そしてシリコンチップ３２はプリント基板又はパッケージ３３上に前述と同様にフリップチップ接合により搭載されている。
【００２６】
以上添付図面を参照して本発明の実施形態について詳細に説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能であることは言うまでもない。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、アンテナをコンパクトにし、またシリコンチップ（シリコンインターボーザー）に作り込むため、通信装置を非常に小さくすることができる。また、キャパシタ又はＳＡＷフィルタ、インダクタンス等の電子部品をアンテナの形成と同時にインターポーザー上に形成することができ、低価格なマルチチップモジュール（ＭＣＭ）を作製することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るインターポーザーとして使用することのできる半導体モジュールの斜視図である。
【図２】図１に示した半導体モジュールのスルーホール部分の断面図を示す。
【図３】本発明の半導体モジュール上に形成することの出来る電子部品の一例としてインダクタンスの平面図である。
【図４】本発明の第２の実施形態に係る半導体モジュールの断面図である。
【図５】本発明の第３の実施形態に係る半導体モジュールの断面図である。
【符号の説明】
１…シリコン基板
２…強誘電体膜
３…アンテナ
４…電源用配線
５…シリコンチップ
６…インダクタンス
７…キャパシタ
８…ＳＡＷフィルタ
９…スルーホール
１０…導体パターン
１１、１３…絶縁膜
１２…グランド配線
１６…信号配線
１７…パッド
１８…半田バンプ
【発明の属する技術分野】
本発明はインターポーザーとして機能することのできる半導体モジュールの構造及びその製造方法に関する。特に、本発明は、インターポーザーを用いたマルチチップモジュールの製造に適用することができる。
【０００２】
【従来の技術】
従来、無線通信などに用いられているアンテナは、通常、導体もしくはセラミックと導体を用いて作製されているが、無線周波数によってそのアンテナ構造に制約を受ける。例えば、通常のガラスエポキシから成るプリント基板（比誘電率４．５程度）上に形成したアンテナを用いて、２．５ＧＨｚ帯の無線通信を行なう場合、１８ｍｍのアンテナ長さが必要になる。それに対しセラミックから成る基板（比誘電率１０）上にアンテナを形成する場合は、アンテナ長さは１３ｍｍ程度必要となる。
【０００３】
アンテナを形成するセラミックやプリント基板に高い誘電率のもった材質のものを適用しようとしても、一般にこれらに使用される材質が比誘電率が１００を超えることは稀である。
【０００４】
従来技術としては、特開平８−５６１１３号公報には、ミリ波用検波器が開示されている。この従来技術は、シリコン又はガリウム砒素による半導体基板上に接地導体膜と誘電体膜を積層し、この誘電体膜上に、平面アンテナとこの平面アンテナに給電を行なうためのマイクロストリップ線路とを形成し、信号を検波する回路または信号を発生する回路を設けたガリウム砒素からなる第２の半導体基板をマイクロストリップ線路上にフリップチップにより実装した構造を有する。
【０００５】
また、この従来技術には、平面アンテナを半導体基板上の前記誘電体膜上に形成する代わりに、誘電体基板を使用し、その基板上に形成した平面アンテナへの給電をスルーホールを介して基板の裏面に設けた端子にて行う構造も示されている。
【０００６】
【発明が解決しようとする課題】
上述のように、プリント基板上に無線通信を行うためのアンテナを形成する場合において、従来は、アンテナの長さをある程度必要とするため、例えば、シリコンチップ内にアンテナを組み込んで形成することはアンテナのための形成領域を十分確保することが出来ないため不可能なことであった。
【０００７】
そこで、本発明では、アンテナを形成するモジュール構造の材質を改良することにより、アンテナの長さを短くできるようにし、もって、例えば、シリコンチップ内にアンテナを形成できるようにした、半導体モジュール構造を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記の課題を達成するために、本発明によれば、シリコン基板上に強誘電体層を形成し、該強誘電体層上にアンテナを形成すると共に、該シリコン基板上にキャパシタ、ＳＡＷフィルタ、インダクタンスの少なくとも１つを含む電子素子を形成し、更に、該シリコン基板にスルーホールを形成し、該スルーホールの壁面に絶縁層を介して導体層を形成し、該導体層をシリコン基板の表裏面の導体パターンに接続したことを特徴とする半導体モジュールが提供される。このようにシリコン基板上の強誘電体層上にアンテナを形成することで、アンテナ長さを１．２ｍｍ以下と短くすることが可能となる。また、１つのモジュール構造体の中にアンテナ機能の他に、各種の機能をもった電子部品を実装することができる。更に、シリコン基板自体に表裏面を貫通するスルーホールを設けることにより、基板表裏面間のパターンの導通を図ることができる。
【０００９】
ここで用いる強誘電体としては、例えばチタン酸ジルコニウム酸塩（ＰＺＴ）が適当である。ＰＺＴは、チタン酸ジルコン酸鉛、Ｐｂ（ＺｒｘＴｉ1 −ｘ）Ｏ3 の混合セラミックであり、比誘電率は１２００程度である。したがって、シリコン基板自体の比誘電率が１０程度であっても、その上に強誘電体層を形成してアンテナを形成することで、アンテナ長さ１．２ｍｍ以下と極めて短くすることができる。
【００１２】
また、この場合において、前記スルーホールの壁面の下層に第一の絶縁層を介してグランド層を形成すると共に、該グランド層の上面に第二の絶縁層を介して信号層を形成し、これらのグランド層及び信号層をシリコン基板の表裏面のグランド層及び信号パターンとそれぞれ接続したことを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【００１４】
図１は本発明の第１の実施形態に係るインターポーザーとして使用することのできる半導体モジュールの斜視図である。半導体基板１の平坦な矩形の平板状のもので、平坦性、耐熱性に優れている必要があり、またＩＣチップ等の電子部品の搭載性に優れている必要があることから、本発明ではシリコン基板を用いる。シリコン基板１自体の比誘電率は１０程度である。
【００１５】
このシリコン基板１表面上の一部の領域、即ち図１において矩形状の基板１の右側の短辺側に沿った縦長の矩形状の領域に強誘電体層２が形成され、この強誘電体層２上に導体膜から成るアンテナ３が形成される。
【００１６】
強誘電体層２としては、例えばＰＺＴを使用している。ＰＺＴは、チタン酸ジルコン酸鉛Ｐｂ（ＺｒｘＴｉ1 −ｘ）Ｏ3 の混合セラミックであり、比誘電率は１２００程度である。
【００１７】
アンテナ３はその平面形状がＦ形状であり、アンテナ長さＬは１．２ｍｍ以下と短く、また幅Ｗも１ｍｍ以下と短い。このアンテナ３への給電は、この基板１及び強誘電体層２上に形成された電源パターン４を通じて行われる。
【００１８】
基板１の強誘電体層２の形成されている領域以外の領域には、複数個の半導体シリコンチップ５、インダクタンス６、キャパシタ７、ＳＡＷフィルタ８等の電子回路部品が形成されており、これらの電子部品がシリコン基板１と一体的に組み込まれていて、１つのマルチチップモジュール（ＭＣＭ）を構成している。例えば、インダクタンス６のような電子回路部品については、従来は、部品としてのインダクタンスを基板上に実装するものが主流であったが、本実施形態では、シリコン基板１の表面に一体的に作り込む形態をとっている。
【００１９】
シリコン基板１にはその表裏面を貫通するスルーホール９が多数形成されている。スルーホール９は、図では見えないが、多数のチップ５の下面にも形成されている。スルーホール９は、シリコン基板１上に形成されたアンテナ３や半導体シリコンチップ５、インダクタンス６、キャパシタ７、ＳＡＷフィルタ８等の電子回路部品に接続されている回路パターン１０に接続され、図示しない基板裏面の回路パターンとの間で電気的の導通をとり、電源用、接地用或いは信号用配線の引き回しの便宜を図っている。
【００２０】
図２は図１に示した半導体モジュールのスルーホール部分の断面図を示す。シリコン基板１にはレーザ加工、ドリル加工等により予め多数のスルーホール９が基板１の表裏面を貫通するように形成されている。シリコン基板１の表裏面及びスルーホール９の壁面には、例えばシリコン基板を熱酸化することにより形成した酸化シリコン（ＳｉＯ２）等からなる絶縁膜１１が形成されている。そして、この絶縁膜１１上に必要な導体パッド１２、導体パターン１０等が形成されている。シリコン基板１の表裏面及びスルーホール９内壁の絶縁層上で導体層や導体パターンを形成するには、例えば、化学蒸着（ＣＶＤ）、無電解めっき等によって形成したニッケル上に銅の電解めっき等を施すことにより形成することができる。
【００２１】
図２に示すスルーホール９では、絶縁膜１０の上に、下層配線であるグランド層１２が形成され、その上に更に酸化シリコン（ＳｉＯ２）等からなる絶縁膜１３が形成され、その絶縁膜１３上に表層としての信号層１４が形成されている。そして、これらのスルーホール９内のグランド層１２や信号層１４はシリコン基板１の表裏面に形成されているグランドパターン（下層配線）１５や信号パターン１６にそれぞれ接続されている。
【００２２】
外部接続のための端子としては、例えば導体パッド１７上に半田バンプ１８が形成されている。導体パッド１７は、図２に示すように、例えばシリコン基板１の表裏面の信号パターン１６に接続され、スルーホールの信号層１４を介して基板１の反対面の信号パターンに接続される。このように、本実施形態では、例えばワイヤボンディング等のシールドワイヤを使用せずに、スルーホール等により導体間の接続を行なっているので、アンテナに対してノイズ等の影響を与えることがなくなる。
【００２３】
図３は図１に示した半導体モジュールのシリコン基板１上に作り込むインダクタンスの一例を平面図で示したものである。このようなコイル状のインダクタンス６は例えば銅等の導体膜を化学エッチングすることにより形成することができる。
【００２４】
図４は本発明の第２の実施形態に係る半導体モジュールを示すもので、図１で説明したような基板をインターポーザーとして使用するに適したものである。図４において、電子部品として例えばチップコンデンサー（デカップリングコンデンサー）を搭載する場合について説明している。チップコンデンサー３０は、別のチップコンデンサー又はインターポーザー３１上にフリップチップ接合により搭載されている。このチップコンデンサー又はインターポーザー３１は上述したようなスルーホール３５を有する。このシリコンチップ又はインターポーザー３１は更に別のチップコンデンサー又はインターポーザー３２上にフリップチップ接合により搭載されている。このチップコンデンサー又はインターポーザー３２にもまた上述したようなスルーホールが設けられている。そしてチップコンデンサー又はインターポーザー３２はプリント基板又はパッケージ３３上に同様にフリップチップ接合により搭載されている。図４において、３６はフリップチップ接合用の導体パッドであり、３７は再配線である。
【００２５】
図５は本発明の第３の実施形態に係る半導体モジュールを示すもので、図４に示した第２の実施形態の場合と同様、基板をインターポーザーとして使用したものである。図４と異なる点は、中間にあるシリコンチップまたはインターポーザー３１を省略し、電子部品としてのチップコンデンサー（デカップリングコンデンサー）３０を別のシリコンチップ３２上にフリップチップ接合により搭載した点である。このシリコンチップ３２にもまた上述したようなスルーホールが設けられている。そしてシリコンチップ３２はプリント基板又はパッケージ３３上に前述と同様にフリップチップ接合により搭載されている。
【００２６】
以上添付図面を参照して本発明の実施形態について詳細に説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能であることは言うまでもない。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、アンテナをコンパクトにし、またシリコンチップ（シリコンインターボーザー）に作り込むため、通信装置を非常に小さくすることができる。また、キャパシタ又はＳＡＷフィルタ、インダクタンス等の電子部品をアンテナの形成と同時にインターポーザー上に形成することができ、低価格なマルチチップモジュール（ＭＣＭ）を作製することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るインターポーザーとして使用することのできる半導体モジュールの斜視図である。
【図２】図１に示した半導体モジュールのスルーホール部分の断面図を示す。
【図３】本発明の半導体モジュール上に形成することの出来る電子部品の一例としてインダクタンスの平面図である。
【図４】本発明の第２の実施形態に係る半導体モジュールの断面図である。
【図５】本発明の第３の実施形態に係る半導体モジュールの断面図である。
【符号の説明】
１…シリコン基板
２…強誘電体膜
３…アンテナ
４…電源用配線
５…シリコンチップ
６…インダクタンス
７…キャパシタ
８…ＳＡＷフィルタ
９…スルーホール
１０…導体パターン
１１、１３…絶縁膜
１２…グランド配線
１６…信号配線
１７…パッド
１８…半田バンプ
Claims (3)
- シリコン基板上に強誘電体層を形成し、該強誘電体層上に導体膜から成るアンテナを形成すると共に、該シリコン基板上にキャパシタ、ＳＡＷフィルタ、インダクタンスの少なくとも１つを含む電子素子を形成し、更に該シリコン基板にスルーホールを形成し、該スルーホールの壁面に絶縁層を介して導体層を形成し、該導体層をシリコン基板の表裏面の導体パターンに接続したことを特徴とする半導体モジュール構造。
- 強誘電体層として、チタン酸ジルコン酸鉛（ＰＺＴ）を用いたことを特徴とする請求項１に記載の半導体モジュール構造。
- 前記スルーホールの壁面の下層に第一の絶縁層を介してグランド層を形成すると共に、該グランド層の上面に第二の絶縁層を介して信号層を形成し、これらのグランド層及び信号層をシリコン基板の表裏面のグランド層及び信号パターンとそれぞれ接続したことを特徴とする請求項１に記載の半導体モジュール構造。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173067A JP4010881B2 (ja) | 2002-06-13 | 2002-06-13 | 半導体モジュール構造 |
| US10/448,219 US20030230797A1 (en) | 2002-06-13 | 2003-05-30 | Semiconductor module structure incorporating antenna |
| EP03291348A EP1372215A3 (en) | 2002-06-13 | 2003-06-05 | Semiconductor module structure incorporating antenna |
| CNA03141317XA CN1479407A (zh) | 2002-06-13 | 2003-06-10 | 结合有天线的半导体组件结构 |
| TW092115828A TW200403885A (en) | 2002-06-13 | 2003-06-11 | Semiconductor module structure incorporating antenna |
| KR10-2003-0037879A KR20030096055A (ko) | 2002-06-13 | 2003-06-12 | 안테나를 내장한 반도체 모듈의 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173067A JP4010881B2 (ja) | 2002-06-13 | 2002-06-13 | 半導体モジュール構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022667A JP2004022667A (ja) | 2004-01-22 |
| JP4010881B2 true JP4010881B2 (ja) | 2007-11-21 |
Family
ID=29561801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173067A Expired - Lifetime JP4010881B2 (ja) | 2002-06-13 | 2002-06-13 | 半導体モジュール構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20030230797A1 (ja) |
| EP (1) | EP1372215A3 (ja) |
| JP (1) | JP4010881B2 (ja) |
| KR (1) | KR20030096055A (ja) |
| CN (1) | CN1479407A (ja) |
| TW (1) | TW200403885A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004005666B4 (de) * | 2004-02-05 | 2008-05-29 | Infineon Technologies Ag | Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung |
| US7804165B2 (en) * | 2005-05-04 | 2010-09-28 | Nxp B.V. | Device comprising a sensor module |
| JP2007036571A (ja) * | 2005-07-26 | 2007-02-08 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20070070608A1 (en) * | 2005-09-29 | 2007-03-29 | Skyworks Solutions, Inc. | Packaged electronic devices and process of manufacturing same |
| JP5054413B2 (ja) * | 2007-04-10 | 2012-10-24 | 新光電気工業株式会社 | アンテナ素子及び半導体装置 |
| US7977155B2 (en) * | 2007-05-04 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level flip-chip assembly methods |
| JP5592053B2 (ja) | 2007-12-27 | 2014-09-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5407423B2 (ja) * | 2009-02-27 | 2014-02-05 | 大日本印刷株式会社 | 電子装置及び電子デバイス |
| US20140306349A1 (en) * | 2013-04-11 | 2014-10-16 | Qualcomm Incorporated | Low cost interposer comprising an oxidation layer |
| US10566686B2 (en) * | 2018-06-28 | 2020-02-18 | Micron Technology, Inc. | Stacked memory package incorporating millimeter wave antenna in die stack |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4041271C2 (de) * | 1989-12-25 | 1998-10-08 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit einem ferroelektrischen Kondensator |
| JP2840493B2 (ja) * | 1991-12-27 | 1998-12-24 | 株式会社日立製作所 | 一体型マイクロ波回路 |
| JPH07333199A (ja) * | 1994-06-13 | 1995-12-22 | Tokyo Gas Co Ltd | マイクロ渦流センサ |
| US5970393A (en) * | 1997-02-25 | 1999-10-19 | Polytechnic University | Integrated micro-strip antenna apparatus and a system utilizing the same for wireless communications for sensing and actuation purposes |
| EP1027723B1 (en) * | 1997-10-14 | 2009-06-17 | Patterning Technologies Limited | Method of forming an electric capacitor |
| US6329915B1 (en) * | 1997-12-31 | 2001-12-11 | Intermec Ip Corp | RF Tag having high dielectric constant material |
| AU5618600A (en) * | 1999-06-17 | 2001-01-09 | Penn State Research Foundation, The | Tunable dual-band ferroelectric antenna |
| US6292143B1 (en) * | 2000-05-04 | 2001-09-18 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multi-mode broadband patch antenna |
| US6529088B2 (en) * | 2000-12-26 | 2003-03-04 | Vistar Telecommunications Inc. | Closed loop antenna tuning system |
| US6607394B2 (en) * | 2001-02-06 | 2003-08-19 | Optillion Ab | Hot-pluggable electronic component connection |
| US6690251B2 (en) * | 2001-04-11 | 2004-02-10 | Kyocera Wireless Corporation | Tunable ferro-electric filter |
-
2002
- 2002-06-13 JP JP2002173067A patent/JP4010881B2/ja not_active Expired - Lifetime
-
2003
- 2003-05-30 US US10/448,219 patent/US20030230797A1/en not_active Abandoned
- 2003-06-05 EP EP03291348A patent/EP1372215A3/en not_active Withdrawn
- 2003-06-10 CN CNA03141317XA patent/CN1479407A/zh active Pending
- 2003-06-11 TW TW092115828A patent/TW200403885A/zh unknown
- 2003-06-12 KR KR10-2003-0037879A patent/KR20030096055A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US20030230797A1 (en) | 2003-12-18 |
| JP2004022667A (ja) | 2004-01-22 |
| TW200403885A (en) | 2004-03-01 |
| CN1479407A (zh) | 2004-03-03 |
| EP1372215A2 (en) | 2003-12-17 |
| EP1372215A3 (en) | 2004-04-07 |
| KR20030096055A (ko) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717249A (en) | RF power amplifying circuit device | |
| US6362525B1 (en) | Circuit structure including a passive element formed within a grid array substrate and method for making the same | |
| US8034664B2 (en) | Method of fabricating passive device applied to the three-dimensional package module | |
| KR101414751B1 (ko) | 커패시터 내장 기판 및 그 제조 방법 | |
| US20040238857A1 (en) | High frequency chip packages with connecting elements | |
| US20070096160A1 (en) | High frequency chip packages with connecting elements | |
| US20090267221A1 (en) | Semiconductor device | |
| US20040179344A1 (en) | Electronic device capable of preventing electromagnetic wave from being radiated | |
| WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
| JP4010881B2 (ja) | 半導体モジュール構造 | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| JPH08335836A (ja) | 高周波電力増幅回路装置 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH09148373A (ja) | 無線通信モジュール | |
| EP2228823B1 (en) | Flip chip assembly with improved HF-performance | |
| JPH11354667A (ja) | 電子部品およびその実装方法 | |
| JP2005340713A (ja) | マルチチップモジュール | |
| KR100632237B1 (ko) | 3차원 다층 멀티 칩 모듈 패키지 제조 방법 | |
| KR102652073B1 (ko) | 고주파 ic 대응 mlcc 실장기술 | |
| JP3831173B2 (ja) | 半導体モジュール | |
| KR100583239B1 (ko) | 통신 송수신 모듈 | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JP2002261643A (ja) | 無線通信モジュール | |
| JPH04137691A (ja) | 回路基板 | |
| JP2005026356A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4010881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |