JP3081786B2 - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JP3081786B2 JP3081786B2 JP8908096A JP8908096A JP3081786B2 JP 3081786 B2 JP3081786 B2 JP 3081786B2 JP 8908096 A JP8908096 A JP 8908096A JP 8908096 A JP8908096 A JP 8908096A JP 3081786 B2 JP3081786 B2 JP 3081786B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- ground conductor
- dielectric film
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば１ＧＨｚ以
上の高周波信号を処理する半導体装置に関し、特に高周
波半導体装置の小形化、高集積化を図ると共に、ミリ波
領域まで良好な高周波特性を得ることのできる高周波半
導体装置に係る。
上の高周波信号を処理する半導体装置に関し、特に高周
波半導体装置の小形化、高集積化を図ると共に、ミリ波
領域まで良好な高周波特性を得ることのできる高周波半
導体装置に係る。
【０００２】
【従来の技術】半導体基板上に誘電体膜と配線層を多層
に形成して高周波回路を形成する多層化高周波回路チッ
プを、実装基板上に実装する方法として、金等で構成さ
れる半田バンプを用い、フェイスダウン構造で接続され
るフリップチップ実装が用いられている。
に形成して高周波回路を形成する多層化高周波回路チッ
プを、実装基板上に実装する方法として、金等で構成さ
れる半田バンプを用い、フェイスダウン構造で接続され
るフリップチップ実装が用いられている。
【０００３】図４は、従来の多層化高周波回路のフリッ
プチップ実装について説明する図であって、（ａ）は斜
視図、（ｂ）はＡＡ断面図を示している。（ｂ）の断面
図では、その断面の様子を理解し易くするため誘電体部
の断面については斜線を施さないで示している。これ
は、以降に説明する他の図においても同様である。
プチップ実装について説明する図であって、（ａ）は斜
視図、（ｂ）はＡＡ断面図を示している。（ｂ）の断面
図では、その断面の様子を理解し易くするため誘電体部
の断面については斜線を施さないで示している。これ
は、以降に説明する他の図においても同様である。
【０００４】同図において、数字符号１は実装基板、２
は高周波回路チップ、３は半導体基板、４はバンプ、５
はＦＥＴ、６はキャパシタ、７は誘電体膜、８は線路、
９は接地導体、１０は信号線用バンプパッド、１１はス
ルーホールを表わしている。
は高周波回路チップ、３は半導体基板、４はバンプ、５
はＦＥＴ、６はキャパシタ、７は誘電体膜、８は線路、
９は接地導体、１０は信号線用バンプパッド、１１はス
ルーホールを表わしている。
【０００５】このような多層化高周波回路のフリップチ
ップ実装法については、1995 IEEEMTT-S International
Microwave Symposium で発表されている。このような
従来の構成では、多層化高周波回路チップ２の誘電体膜
７の最上層面に接地導体９と信号線用パッド１０を形成
し、バンプ４により実装基板１上の信号線１０が接地導
体９に接続されている。
ップ実装法については、1995 IEEEMTT-S International
Microwave Symposium で発表されている。このような
従来の構成では、多層化高周波回路チップ２の誘電体膜
７の最上層面に接地導体９と信号線用パッド１０を形成
し、バンプ４により実装基板１上の信号線１０が接地導
体９に接続されている。
【０００６】従って、フリップチップ実装された後でも
チップ上に形成される高周波回路と実装基板とが接地導
体９により電気的に隔離されるため、高周波回路が実装
基板の影響を受けないという利点があるので、一般的に
多く用いられていた。
チップ上に形成される高周波回路と実装基板とが接地導
体９により電気的に隔離されるため、高周波回路が実装
基板の影響を受けないという利点があるので、一般的に
多く用いられていた。
【０００７】
【発明が解決しようとする課題】上述したような従来の
半導体装置の構成では、マイクロバンプを用いた実装方
法の場合、バンプの高さが数μｍしかなく、多層化高周
波回路チップを実装する直下の実装基板上には、回路を
形成することが困難であるため、制御回路やＩＦ回路等
を実装基板の他の領域に形成しなければならなかったか
ら、実装基板の面積が大きくなるという問題があった。
半導体装置の構成では、マイクロバンプを用いた実装方
法の場合、バンプの高さが数μｍしかなく、多層化高周
波回路チップを実装する直下の実装基板上には、回路を
形成することが困難であるため、制御回路やＩＦ回路等
を実装基板の他の領域に形成しなければならなかったか
ら、実装基板の面積が大きくなるという問題があった。
【０００８】一方、スタッドバンプを用いた場合にはバ
ンプ高さが数十μｍ〜百数十μｍとなり、実装基板上に
も回路形成は可能となるが、バンプ寸法が大きいために
これが不要なインダクタンスとなり、高周波特性が劣化
するという問題があった。
ンプ高さが数十μｍ〜百数十μｍとなり、実装基板上に
も回路形成は可能となるが、バンプ寸法が大きいために
これが不要なインダクタンスとなり、高周波特性が劣化
するという問題があった。
【０００９】また、従来構成では、チップ上の接地導体
が誘電体膜最上層上にのみ存在するために、半導体基板
上に形成されるＦＥＴや容量や伝送線路を接地導体に接
続する際に、長いスルーホールを使用する必要があり、
スルーホール寸法が不要なインダクタンスとなるために
高周波特性が劣化するという問題があった。
が誘電体膜最上層上にのみ存在するために、半導体基板
上に形成されるＦＥＴや容量や伝送線路を接地導体に接
続する際に、長いスルーホールを使用する必要があり、
スルーホール寸法が不要なインダクタンスとなるために
高周波特性が劣化するという問題があった。
【００１０】特に、ミリ波帯においてはスルーホール寸
法の影響が大きく、これが回路特性を劣化する要因の１
つとなっていた。本発明は、高周波半導体装置の小形・
高集積化とミリ波領域まで良好な高周波特性を示す高周
波半導体装置を実現することを目的としている。
法の影響が大きく、これが回路特性を劣化する要因の１
つとなっていた。本発明は、高周波半導体装置の小形・
高集積化とミリ波領域まで良好な高周波特性を示す高周
波半導体装置を実現することを目的としている。
【００１１】
【課題を解決するための手段】本発明によれば、上述の
課題は前記特許請求の範囲に記載した手段により解決さ
れる。
課題は前記特許請求の範囲に記載した手段により解決さ
れる。
【００１２】すなわち、請求項１の発明は、半導体基板
上に誘電体膜と配線層とを多層に形成して成る実装基板
上に、半導体基板上に誘電体膜と配線層とを多層に形成
して成り、その一方の面に接地導体を有する多層化高周
波回路チップを、前記接地導体面が、実装基板の一方の
面の誘電体膜と向き合うように、バンプを用いてフリッ
プチップ実装した高周波半導体装置である。
上に誘電体膜と配線層とを多層に形成して成る実装基板
上に、半導体基板上に誘電体膜と配線層とを多層に形成
して成り、その一方の面に接地導体を有する多層化高周
波回路チップを、前記接地導体面が、実装基板の一方の
面の誘電体膜と向き合うように、バンプを用いてフリッ
プチップ実装した高周波半導体装置である。
【００１３】請求項２の発明は、誘電体基板上に誘電体
層と配線層とを多層に形成して成る実装基板上に、半導
体基板上に誘電体膜と配線層とを多層に形成して成り、
その一方の面に接地導体を有する多層化高周波回路チッ
プを、前記接地導体面が、実装基板の一方の面の誘電体
膜と向き合うように、バンプを用いてフリップチップ実
装した高周波半導体装置である。
層と配線層とを多層に形成して成る実装基板上に、半導
体基板上に誘電体膜と配線層とを多層に形成して成り、
その一方の面に接地導体を有する多層化高周波回路チッ
プを、前記接地導体面が、実装基板の一方の面の誘電体
膜と向き合うように、バンプを用いてフリップチップ実
装した高周波半導体装置である。
【００１４】請求項３の発明は、請求項１、または、請
求項２記載の高周波半導体装置において、実装基板上
に、ＩＦ回路、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、ディ
ジタル回路および制御回路等を形成したものである。
求項２記載の高周波半導体装置において、実装基板上
に、ＩＦ回路、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、ディ
ジタル回路および制御回路等を形成したものである。
【００１５】請求項４の発明は、半導体基板上に誘電体
膜と配線層とを多層に形成して成り、その一方の面の少
なくとも一部に接地導体を有する実装基板上に、半導体
基板上に誘電体膜と配線層とを多層に形成して成り、そ
の一方の面に接地導体を有する多層化高周波回路チップ
を、多層化高周波回路チップの接地導体面が、実装基板
の接地導体面と向き合うように、バンプを用いてフリッ
プチップ実装した高周波半導体装置である。
膜と配線層とを多層に形成して成り、その一方の面の少
なくとも一部に接地導体を有する実装基板上に、半導体
基板上に誘電体膜と配線層とを多層に形成して成り、そ
の一方の面に接地導体を有する多層化高周波回路チップ
を、多層化高周波回路チップの接地導体面が、実装基板
の接地導体面と向き合うように、バンプを用いてフリッ
プチップ実装した高周波半導体装置である。
【００１６】請求項５の発明は、誘電体基板上に誘電体
膜と配線層とを多層に形成して成り、その一方の面の少
なくとも一部に接地導体を有する実装基板上に、半導体
基板上に誘電体膜と配線層とを多層に形成して成り、そ
の一方の面に接地導体を有する多層化高周波回路チップ
を、多層化高周波回路チップの接地導体面が、実装基板
の接地導体面と向き合うように、バンプを用いてフリッ
プチップ実装した高周波半導体装置である。
膜と配線層とを多層に形成して成り、その一方の面の少
なくとも一部に接地導体を有する実装基板上に、半導体
基板上に誘電体膜と配線層とを多層に形成して成り、そ
の一方の面に接地導体を有する多層化高周波回路チップ
を、多層化高周波回路チップの接地導体面が、実装基板
の接地導体面と向き合うように、バンプを用いてフリッ
プチップ実装した高周波半導体装置である。
【００１７】請求項６の発明は、請求項４または請求項
５記載の高周波半導体装置において、実装基板上に、Ｉ
Ｆ回路、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、ディジタル
回路および制御回路等を形成したものである。
５記載の高周波半導体装置において、実装基板上に、Ｉ
Ｆ回路、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、ディジタル
回路および制御回路等を形成したものである。
【００１８】請求項７の発明は、請求項１〜請求項６の
いずれか１項に記載の高周波半導体装置において、実装
基板と、これに実装された多層化高周波回路チップの内
少なくとも一方が、多層化された複数の誘電体膜の内の
複数の誘電体膜面に接地導体を有するように構成したも
のである。
いずれか１項に記載の高周波半導体装置において、実装
基板と、これに実装された多層化高周波回路チップの内
少なくとも一方が、多層化された複数の誘電体膜の内の
複数の誘電体膜面に接地導体を有するように構成したも
のである。
【００１９】本発明の高周波半導体装置においては、実
装基板として誘電体膜を多層に積層して、形成した基板
を用いることにより、高周波回路チップを実装した直下
の実装基板に制御回路やディジタル回路等を形成できる
ために、高周波半導体装置の小形・高集積化を実現でき
る。さらに、実装基板最上層に接地導体を形成したもの
では、高周波回路チップと実装基板上に形成される回路
間の理想的なアイソレーションを実現できる。
装基板として誘電体膜を多層に積層して、形成した基板
を用いることにより、高周波回路チップを実装した直下
の実装基板に制御回路やディジタル回路等を形成できる
ために、高周波半導体装置の小形・高集積化を実現でき
る。さらに、実装基板最上層に接地導体を形成したもの
では、高周波回路チップと実装基板上に形成される回路
間の理想的なアイソレーションを実現できる。
【００２０】また、複数の誘電体膜上に接地導体を形成
した構成を採るものにおいては、いずれの層から接地す
る場合でも、最短の距離で接地することができる。従っ
て、スルーホールが、不要なインダクタンスとなること
が無く、ミリ波領域まで良好な高周波特性を維持でき
る。
した構成を採るものにおいては、いずれの層から接地す
る場合でも、最短の距離で接地することができる。従っ
て、スルーホールが、不要なインダクタンスとなること
が無く、ミリ波領域まで良好な高周波特性を維持でき
る。
【００２１】
【発明の実施の形態】図１は本発明の実施の形態の第１
の例の高周波半導体装置を示す図であって、断面図を示
している。同図において、数字符号１は実装基板、２は
高周波回路チップ、３は半導体基板、４はバンプ、５は
ＦＥＴ、６はキャパシタ、７は誘電体膜、８は線路、９
は接地導体、１０は信号線用バンプパッド、１１はスル
ーホール、１２は制御回路、１３はＩＦ回路を表わして
いる。
の例の高周波半導体装置を示す図であって、断面図を示
している。同図において、数字符号１は実装基板、２は
高周波回路チップ、３は半導体基板、４はバンプ、５は
ＦＥＴ、６はキャパシタ、７は誘電体膜、８は線路、９
は接地導体、１０は信号線用バンプパッド、１１はスル
ーホール、１２は制御回路、１３はＩＦ回路を表わして
いる。
【００２２】実装基板１は半導体基板３とその上に形成
される多層の誘電体膜と実装基板１の裏面に形成される
接地導体９より構成されている。半導体基板３（実装基
板）上に、制御回路１２やＩＦ回路１３等が半導体プロ
セスにより形成される。上記半導体基板３（実装基板）
と制御回路１２やＩＦ回路１３上に誘電体膜がスピンコ
ーティング等により多層に形成され、上記誘電体膜上に
複数の伝送線路や接地導体が形成される。
される多層の誘電体膜と実装基板１の裏面に形成される
接地導体９より構成されている。半導体基板３（実装基
板）上に、制御回路１２やＩＦ回路１３等が半導体プロ
セスにより形成される。上記半導体基板３（実装基板）
と制御回路１２やＩＦ回路１３上に誘電体膜がスピンコ
ーティング等により多層に形成され、上記誘電体膜上に
複数の伝送線路や接地導体が形成される。
【００２３】さらに実装基板１の誘電体膜最上層面には
高周波回路チップ２との接続用のパッドが形成され、上
記パッド上に形成したバンプ４を介して、多層化高周波
回路チップ２をフェイスダウン構造で接続する。多層化
高周波回路チップ２は半導体基板３（高周波回路チッ
プ）上に、多層化された誘電体膜を形成し、その最上層
面に接地導体を形成し、かつ複数の誘電体膜上に接地導
体を形成している。
高周波回路チップ２との接続用のパッドが形成され、上
記パッド上に形成したバンプ４を介して、多層化高周波
回路チップ２をフェイスダウン構造で接続する。多層化
高周波回路チップ２は半導体基板３（高周波回路チッ
プ）上に、多層化された誘電体膜を形成し、その最上層
面に接地導体を形成し、かつ複数の誘電体膜上に接地導
体を形成している。
【００２４】以上のように構成された高周波半導体装置
は、実装した高周波回路チップの直下の実装基板上にも
回路を形成することができるために、高周波半導体装置
の小形・高集積化が実現できる。
は、実装した高周波回路チップの直下の実装基板上にも
回路を形成することができるために、高周波半導体装置
の小形・高集積化が実現できる。
【００２５】また、この高周波回路チップ２は複数の誘
電体膜上に接地導体を形成しているので、いずれの層か
ら接地する場合でも、最短の距離で接地することがで
き、スルーホールが、不要なインダクタンスとなること
が無く、ミリ波領域まで良好な高周波特性を維持でき
る。
電体膜上に接地導体を形成しているので、いずれの層か
ら接地する場合でも、最短の距離で接地することがで
き、スルーホールが、不要なインダクタンスとなること
が無く、ミリ波領域まで良好な高周波特性を維持でき
る。
【００２６】なお、実装基板に使われる半導体基板３
は、例えば、アルミナ等のセラミック多層基板や上記セ
ラミック多層基板上に多層の誘電体膜を形成した多層実
装基板やガラスエポキシ系の多層基板等の多層プリント
基板であってもよい。
は、例えば、アルミナ等のセラミック多層基板や上記セ
ラミック多層基板上に多層の誘電体膜を形成した多層実
装基板やガラスエポキシ系の多層基板等の多層プリント
基板であってもよい。
【００２７】図２は本発明の実施の形態の第２の例の高
周波半導体装置を示す図であって、断面図を示してい
る。同図において各数字符号は図１の場合と同じであ
る。実装基板１は半導体基板３とその上に形成される多
層の誘電体膜と実装基板１の裏面に形成される接地導体
９より構成されている。半導体基板３（実装基板）上
に、制御回路１２やＩＦ回路１３等が半導体プロセスに
より形成される。
周波半導体装置を示す図であって、断面図を示してい
る。同図において各数字符号は図１の場合と同じであ
る。実装基板１は半導体基板３とその上に形成される多
層の誘電体膜と実装基板１の裏面に形成される接地導体
９より構成されている。半導体基板３（実装基板）上
に、制御回路１２やＩＦ回路１３等が半導体プロセスに
より形成される。
【００２８】上記半導体基板３（実装基板）と制御回路
１２やＩＦ回路１３上に誘電体膜がスピンコーティング
等により多層に形成され、上記誘電体膜上に複数の伝送
線路や接地導体が形成される。
１２やＩＦ回路１３上に誘電体膜がスピンコーティング
等により多層に形成され、上記誘電体膜上に複数の伝送
線路や接地導体が形成される。
【００２９】さらに実装基板１の誘電体膜最上層上には
高周波回路チップとの接続用のパッドが形成され、上記
パッド上に形成したバンプ４を介して、多層化高周波回
路チップをフェイスダウン構造で接続する。多層化高周
波回路チップは半導体基板３（高周波回路チップ）上
に、多層化された誘電体膜を形成し、その最上層上に接
地導体を形成し、かつ複数の誘電体膜上に接地導体を形
成している。
高周波回路チップとの接続用のパッドが形成され、上記
パッド上に形成したバンプ４を介して、多層化高周波回
路チップをフェイスダウン構造で接続する。多層化高周
波回路チップは半導体基板３（高周波回路チップ）上
に、多層化された誘電体膜を形成し、その最上層上に接
地導体を形成し、かつ複数の誘電体膜上に接地導体を形
成している。
【００３０】以上のように構成された高周波半導体装置
は、実装した高周波回路チップの直下の実装基板上にも
回路を形成することができるために、高周波半導体装置
の小形・高集積化が実現できる。実装基板最上層に接地
導体が形成されているために、高周波回路チップと実装
基板上に形成される回路間の理想的なアイソレーション
を実現できる。従って、実装後も高周波特性の劣化を防
ぎ、良好な特性を持つ高周波半導体装置を実現できる。
は、実装した高周波回路チップの直下の実装基板上にも
回路を形成することができるために、高周波半導体装置
の小形・高集積化が実現できる。実装基板最上層に接地
導体が形成されているために、高周波回路チップと実装
基板上に形成される回路間の理想的なアイソレーション
を実現できる。従って、実装後も高周波特性の劣化を防
ぎ、良好な特性を持つ高周波半導体装置を実現できる。
【００３１】また、高周波回路チップおよび実装基板の
複数の誘電体膜上に接地導体を形成しているので、いず
れの層から接地する場合でも、最短の距離で接地するこ
とができ、スルーホールが、不要なインダクタンスとな
ることが無く、ミリ波領域まで良好な高周波特性を維持
できる。
複数の誘電体膜上に接地導体を形成しているので、いず
れの層から接地する場合でも、最短の距離で接地するこ
とができ、スルーホールが、不要なインダクタンスとな
ることが無く、ミリ波領域まで良好な高周波特性を維持
できる。
【００３２】なお、実装基板に使われる半導体基板３は
例えば、アルミナ等のセラミック多層基板や上記セラミ
ック多層基板上に多層の誘電体膜を形成した多層実装基
板やガラスエポキシ系の多層基板等の多層プリント基板
であってもよい。
例えば、アルミナ等のセラミック多層基板や上記セラミ
ック多層基板上に多層の誘電体膜を形成した多層実装基
板やガラスエポキシ系の多層基板等の多層プリント基板
であってもよい。
【００３３】図３は本発明の実施の形態の第３の例の高
周波半導体装置を示す図であって、断面図を示してい
る。同図において各数字符号は図１の場合と同様であ
る。実装基板１は半導体基板３とその上に形成される多
層の誘電体膜と実装基板１の裏面に形成される接地導体
９より構成されている。半導体基板３（実装基板）上
に、制御回路１２やＩＦ回路１３等が半導体プロセスに
より形成される。
周波半導体装置を示す図であって、断面図を示してい
る。同図において各数字符号は図１の場合と同様であ
る。実装基板１は半導体基板３とその上に形成される多
層の誘電体膜と実装基板１の裏面に形成される接地導体
９より構成されている。半導体基板３（実装基板）上
に、制御回路１２やＩＦ回路１３等が半導体プロセスに
より形成される。
【００３４】上記半導体基板３（実装基板）と制御回路
１２やＩＦ回路１３上に誘電体膜がスピンコーティング
等により多層に形成され、上記誘電体膜上に複数の伝送
線路や接地導体が形成される。
１２やＩＦ回路１３上に誘電体膜がスピンコーティング
等により多層に形成され、上記誘電体膜上に複数の伝送
線路や接地導体が形成される。
【００３５】さらに実装基板１の誘電体膜最上層上には
高周波回路チップとの接続用のパッドが形成され、上記
パッド上に形成したバンプ４を介して、複数の多層化高
周波回路チップ２をフェイスダウン構造で接続する。多
層化高周波回路チップ２は半導体基板３（高周波回路チ
ップ）上に、多層化された誘電体膜を形成し、その最上
層上に接地導体を形成し、かつ複数の誘電体膜上に接地
導体を形成している。
高周波回路チップとの接続用のパッドが形成され、上記
パッド上に形成したバンプ４を介して、複数の多層化高
周波回路チップ２をフェイスダウン構造で接続する。多
層化高周波回路チップ２は半導体基板３（高周波回路チ
ップ）上に、多層化された誘電体膜を形成し、その最上
層上に接地導体を形成し、かつ複数の誘電体膜上に接地
導体を形成している。
【００３６】以上のように構成された高周波半導体装置
は、実装した高周波回路チップの直下の実装基板上にも
回路を形成することができるために、高周波半導体装置
の小形・高集積化が実現できる。実装基板最上層に接地
導体が形成されているために、高周波回路チップと実装
基板上に形成される回路間の理想的なアイソレーション
を実現できる。従って、実装後も高周波特性の劣化を防
ぎ、良好な特性を持つ高周波半導体装置を実現できる。
は、実装した高周波回路チップの直下の実装基板上にも
回路を形成することができるために、高周波半導体装置
の小形・高集積化が実現できる。実装基板最上層に接地
導体が形成されているために、高周波回路チップと実装
基板上に形成される回路間の理想的なアイソレーション
を実現できる。従って、実装後も高周波特性の劣化を防
ぎ、良好な特性を持つ高周波半導体装置を実現できる。
【００３７】また、実装基板の複数の誘電体膜上に接地
導体を形成しているので、いずれの層から接地する場合
でも、最短の距離で接地することができ、スルーホール
が、不要なインダクタンスとなることが無く、ミリ波領
域まで良好な高周波特性を維持できる。
導体を形成しているので、いずれの層から接地する場合
でも、最短の距離で接地することができ、スルーホール
が、不要なインダクタンスとなることが無く、ミリ波領
域まで良好な高周波特性を維持できる。
【００３８】なお、実装基板に使われる半導体基板３は
例えば、アルミナ等のセラミック多層基板や上記セラミ
ック多層基板上に多層の誘電体膜を形成した多層実装基
板やガラスエポキシ系の多層基板等の多層プリント基板
であってもよい。
例えば、アルミナ等のセラミック多層基板や上記セラミ
ック多層基板上に多層の誘電体膜を形成した多層実装基
板やガラスエポキシ系の多層基板等の多層プリント基板
であってもよい。
【００３９】
【発明の効果】以上説明したように、本発明の高周波半
導体装置では、高周波回路チップを実装する直下の位置
にも制御回路を形成できるので小形・高集積化を実現で
きる。さらに、複数の層に接地導体を設けた構成では、
多層化高周波回路チップと実装基板または高周波回路と
制御回路のアイソレーションを確保しているので、実装
後も良好な高周波特性を得ることができる。
導体装置では、高周波回路チップを実装する直下の位置
にも制御回路を形成できるので小形・高集積化を実現で
きる。さらに、複数の層に接地導体を設けた構成では、
多層化高周波回路チップと実装基板または高周波回路と
制御回路のアイソレーションを確保しているので、実装
後も良好な高周波特性を得ることができる。
【図１】本発明の実施の形態の第１の例を示す図であ
る。
る。
【図２】本発明の実施の形態の第２の例を示す図であ
る。
る。
【図３】本発明の実施の形態の第３の例を示す図であ
る。
る。
【図４】従来の高周波半導体装置の例を示す図である。
１ 実装基板 ２ 高周波回路チップ ３ 半導体基板 ４ バンプ ５ ＦＥＴ ６ 容量 ７ 誘電体膜 ８ 伝送線路 ９ 接地導体 １０ 信号線用バンプパッド １１ スルーホール １２ 制御回路 １３ ＩＦ回路
Claims (7)
- 【請求項１】 半導体基板上に誘電体膜と配線層とを多
層に形成して成る実装基板上に、 半導体基板上に誘電体膜と配線層とを多層に形成して成
り、その一方の面に接地導体を有する多層化高周波回路
チップを、該多層化高周波回路チップの前記 接地導体の面が、実装
基板の一方の面の誘電体膜と向き合うように、バンプを
用いてフリップチップ実装したことを特徴とする高周波
半導体装置。 - 【請求項２】 誘電体基板上に誘電体膜と配線層とを多
層に形成して成る実装基板上に、 半導体基板上に誘電体膜と配線層とを多層に形成して成
り、その一方の面に接地導体を有する多層化高周波回路
チップを、該多層化高周波回路チップの前記 接地導体の面が、実装
基板の一方の面の誘電体膜と向き合うように、バンプを
用いてフリップチップ実装したことを特徴とする高周波
半導体装置。 - 【請求項３】 実装基板上に、ＩＦ回路、Ａ／Ｄ変換回
路、Ｄ／Ａ変換回路、ディジタル回路および制御回路等
を形成した請求項１または請求項２記載の高周波半導体
装置。 - 【請求項４】 半導体基板上に誘電体膜と配線層とを多
層に形成して成り、その一方の面の少なくとも一部に接
地導体を有する実装基板上に、 半導体基板上に誘電体膜と配線層とを多層に形成して成
り、その一方の面に接地導体を有する多層化高周波回路
チップを、該 多層化高周波回路チップの前記接地導体の面が、実装
基板の前記接地導体の面と向き合うように、バンプを用
いてフリップチップ実装したことを特徴とする高周波半
導体装置。 - 【請求項５】 誘電体基板上に誘電体膜と配線層とを多
層に形成して成り、その一方の面の少なくとも一部に接
地導体を有する実装基板上に、 半導体基板上に誘電体膜と配線層とを多層に形成して成
り、その一方の面に接地導体を有する多層化高周波回路
チップを、該 多層化高周波回路チップの前記接地導体の面が、実装
基板の前記接地導体の面と向き合うように、バンプを用
いてフリップチップ実装したことを特徴とする高周波半
導体装置。 - 【請求項６】 実装基板上に、ＩＦ回路、Ａ／Ｄ変換回
路、Ｄ／Ａ変換回路、ディジタル回路および制御回路等
を形成した請求項４または請求項５記載の高周波半導体
装置。 - 【請求項７】 実装基板と、これに実装された多層化高
周波回路チップの内少なくとも一方が、多層化された複
数の誘電体膜の内の複数の誘電体膜面に接地導体を有す
る請求項１〜請求項６のいずれか１項に記載の高周波半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8908096A JP3081786B2 (ja) | 1996-04-11 | 1996-04-11 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8908096A JP3081786B2 (ja) | 1996-04-11 | 1996-04-11 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283693A JPH09283693A (ja) | 1997-10-31 |
| JP3081786B2 true JP3081786B2 (ja) | 2000-08-28 |
Family
ID=13960891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8908096A Expired - Lifetime JP3081786B2 (ja) | 1996-04-11 | 1996-04-11 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081786B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8112155B2 (en) | 2004-02-05 | 2012-02-07 | Motorika Limited | Neuromuscular stimulation |
| US8545420B2 (en) | 2004-02-05 | 2013-10-01 | Motorika Limited | Methods and apparatus for rehabilitation and training |
| US8888723B2 (en) | 2004-02-05 | 2014-11-18 | Motorika Limited | Gait rehabilitation methods and apparatuses |
| US8938289B2 (en) | 2004-08-25 | 2015-01-20 | Motorika Limited | Motor training with brain plasticity |
| US9238137B2 (en) | 2004-02-05 | 2016-01-19 | Motorika Limited | Neuromuscular stimulation |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1231825A4 (en) | 2000-06-29 | 2005-09-28 | Mitsubishi Electric Corp | MULTILAYER SUBSTRATE MODULE AND PORTABLE WIRELESS TERMINAL |
| JP4248338B2 (ja) | 2003-08-05 | 2009-04-02 | パナソニック株式会社 | 半導体装置 |
-
1996
- 1996-04-11 JP JP8908096A patent/JP3081786B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8112155B2 (en) | 2004-02-05 | 2012-02-07 | Motorika Limited | Neuromuscular stimulation |
| US8545420B2 (en) | 2004-02-05 | 2013-10-01 | Motorika Limited | Methods and apparatus for rehabilitation and training |
| US8753296B2 (en) | 2004-02-05 | 2014-06-17 | Motorika Limited | Methods and apparatus for rehabilitation and training |
| US8888723B2 (en) | 2004-02-05 | 2014-11-18 | Motorika Limited | Gait rehabilitation methods and apparatuses |
| US9238137B2 (en) | 2004-02-05 | 2016-01-19 | Motorika Limited | Neuromuscular stimulation |
| US8938289B2 (en) | 2004-08-25 | 2015-01-20 | Motorika Limited | Motor training with brain plasticity |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283693A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786630A (en) | Multi-layer C4 flip-chip substrate | |
| US5886406A (en) | Power-ground plane for a C4 flip-chip substrate | |
| KR100917508B1 (ko) | 고주파 모듈 기판 장치 | |
| US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
| US9548279B2 (en) | Connection member, semiconductor device, and stacked structure | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| US7087988B2 (en) | Semiconductor packaging apparatus | |
| KR970067892A (ko) | 고주파 집적회로장치 및 그 제조방법 | |
| KR20040030604A (ko) | 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지 | |
| JP2003110084A (ja) | 半導体装置 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH11163539A (ja) | 多層配線基板 | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JP3754865B2 (ja) | 多層配線基板 | |
| JP2002043762A (ja) | 多層配線基板 | |
| JP2003101382A (ja) | 弾性表面波装置 | |
| JP2001267487A (ja) | 高周波モジュール | |
| JP3784244B2 (ja) | 多層配線基板 | |
| JPH0997818A (ja) | フリップチップ構造及びその実装方法 | |
| JP3754866B2 (ja) | 多層配線基板 | |
| JPH09260583A (ja) | 高周波半導体装置 | |
| JP3272831B2 (ja) | 多層配線基板、及びこれを用いた半導体装置 | |
| JPH07202053A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140623 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |