KR20040030604A - 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지 - Google Patents

인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지 Download PDF

Info

Publication number
KR20040030604A
KR20040030604A KR10-2003-7014136A KR20037014136A KR20040030604A KR 20040030604 A KR20040030604 A KR 20040030604A KR 20037014136 A KR20037014136 A KR 20037014136A KR 20040030604 A KR20040030604 A KR 20040030604A
Authority
KR
South Korea
Prior art keywords
die
metal layer
power
grid array
ground
Prior art date
Application number
KR10-2003-7014136A
Other languages
English (en)
Other versions
KR100611267B1 (ko
Inventor
길로이 반덴톱
존 탕
스티븐 타울
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20040030604A publication Critical patent/KR20040030604A/ko
Application granted granted Critical
Publication of KR100611267B1 publication Critical patent/KR100611267B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

마이크로일렉트로닉 회로 칩에 대한 저비용 패키지 기술은 패키지 코어의 개구 내에 다이를 고정시킨다. 그 후, 적어도 하나의 금속 빌드업 층은 다이/코어 어셈블리 상에 형성되고, 그리드 어레이 인터포저 유닛은 빌드업 층에 적층된다. 그리드 어레이 인터포저 유닛은 그 후에 복수개의 실장 기술(예를 들어, 볼 그리드 어레이(BGA), 랜드 그리드 어레이(LGA), 핀 그리드 어레이(PGA), 표면 실장 기술(SMT), 및/또는 기타)중에서 임의의 것을 사용하여 외부 회로 내에 실장될 수 있다. 일 실시예에서, 단일 빌드업 층은 인터포저의 적층 전에 다이/코어 어셈블리 상에서 형성된다.

Description

인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉 회로 패키지{HIGH PERFORMANCE, LOW COST MICROELECTRONIC CIRCUIT PACKAGE WITH INTERPOSER}
발명의 분야
본 발명은 일반적으로 마이크로일렉트로닉 회로에 관한 것으로서, 특히, 이러한 회로를 패키징하기 위한 구조물 및 기술에 관한 것이다.
발명의 배경
마이크로일렉트로닉 회로 칩(즉, 다이)가 제작된 후, 칩은 시장에 판매되기 전에 통상 패키지된다. 패키지는 칩에 대한 보호와 외부 시스템에 칩을 실장하기 위한 편리하고 종종 표준화된 방법을 모두 제공한다. 회로 패키지는 회로 칩의 여러 단말 및 외부 환경 간의 전기적 통신을 제공하기 위한 소정의 수단을 포함하여야 한다. 많은 다른 패키지 기술이 이러한 통신을 제공하기 위해 과거에 사용되어 왔다. 특정 칩에 대해 사용되는 패키지의 유형은 완성된 장치의 성능에 상당한 영향을 미칠 수 있다. 통상, 대량 생산 환경에서, 비용은 패키징 기술을 선택하는 데 주요 관심사일 수 있다. 성능 또한 매우 중요한 기준이다. 회로가 점점 소형 및 고속화됨에 따라, 혁신적이고 비용 효과적인 패키징 기술에 대한 지속적인 요구가 있다.
도면의 간단한 설명
도 1은 본 발명의 일 실시예에 따른 마이크로일렉트로닉 장치의 간략 측단면도이다.
도 2는 본 발명의 다른 실시예에 따른 마이크로일렉트로닉 장치의 간략 측단면도이다.
도 3은 빌드업 금속층이 증착되기 전에 도 1의 다이/코어 어셈블리의 단면 등축(isometric)도이다.
도 4는 유전층이 증착된 후에 도 3의 다이/코어 어셈블리의 단면 등측도이다.
도 5는 본 발명의 일 실시예에 따른 복수개의 도전성 콘택을 갖는 마이크로일렉트로닉 다이의 개략 평면도이다.
도 6은 본 발명의 일 실시예에 따른 빌드업 금속층에 대한 금속 패턴의 개략 평면도이다.
도 7은 전원 및 접지 패드의 배치를 설명하는, 도 6의 금속 패턴의 중심 부분의 확대 개략도이다.
도 8은 본 발명의 다른 실시예에 따른 금속 패턴의 부분을 나타내는 개략 평면도이다.
도 9는 본 발명의 또다른 구현예에 따른 금속 패턴의 부분을 나타내는 개략 평면도이다.
상세한 설명
후술하는 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어져야 한다. 예를 들어, 여기서 기재되는 특정 형상, 구조, 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어져야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면은, 유사한 참조부호는 여러 측면에 걸쳐서 동일 또는 유사한 기능을 지칭한다.
본 발명은 마이크로일렉트로닉 칩을 패키징하기 위한 저비용 구조물 및 기술에 관한 것이다. 다이(die)는 패키지 코어의 개구 내에 고정되어 다이/코어 어셈블리를 형성한다. 그 후, 적어도 하나의 금속 빌드업 층이 다이/코어 어셈블리 상에 형성되며, 그리드 어레이 인터포저 유닛(grid array interposer unit)이 어셈블리에 적층된다. 그리드 어레이 인터포저 유닛은, 이를 대응 실장 기술(예를 들어, 볼 그리드 어레이(BGA), 랜드 그리드 어레이(LGA), 핀 그리드 어레이(PGA), 표면 실장 기술(SMT), 및/또는 기타)을 사용하여, 외부 회로 기판에 실장될 수 있게 하는 콘택 어레이를 포함한다. 본 발명의 일 실시예에서, 하나 이상의 커패시터는 다이/코어 어셈블리의 대향측 상의 그리드 어레이 인터포저 유닛의 표면에 실장되어, 다이의 회로에 대한 비교적 낮은 직렬 인덕턴스를 갖는 디커플링 커패시턴스(de-coupling capacitance)를 제공한다. 다른 실시예에서, 하나 이상의커패시터가 다이/코어 어셈블리 상의 금속층에 집적 실장되어 훨씬 낮은 직렬 인덕턴스를 갖는 디커플링 커패시턴스를 제공한다. 본 발명의 기술과 구조물은 고성능 회로 동작을 지원할 수 있으며, 따라서, 데스크탑 및 서버 세그먼트와 같은 고성능 제품을 패키지하는 데 사용될 수 있다. 또한, 본 발명의 기술과 구조물은 다른 고성능 패키지 방식에 비해 비교적 저비용으로 이러한 고성능 동작을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로일렉트로닉 장치(10)의 간략 측단면도이다. 도시된 바와 같이, 장치(10)는 마이크로일렉트로닉 다이(12), 패키지 코어(14), 빌드업 금속층(16), 그리드 어레이 인터포저 유닛(18) 및 적어도 하나의 디커플링 커패시터(20)를 포함한다. 다이(12)는 캡슐화 재료(22)를 사용하여 패키지 코어(14) 내의 개구(24) 내에 고정된다. 보다 상세히 설명되는 바와 같이, 금속층(16)은 다이/코어 어셈블리 상에 빌드업되어 다이(12) 상에 콘택 구조물을 위한 탈출 라우팅(escape routing)과 피치 연장부를 제공한다. 적어도 하나의 실시예에서는,(다층 실시예가 또한 존재하더라도) 단일 빌드업 금속층(16)만이 사용된다. 그리드 어레이 인터포저 유닛(18)은 상술한 다이/코어 어셈블리와 외부 회로 기판(예를 들어, 컴퓨터 마더보드) 사이에 전기적 통신을 제공한다. 그리드 어레이 인터포져 유닛(18)은 다양한 서로 다른 적층 기술 중의 임의의 것을 이용하여 다이/코어 어셈블리에 적층된다. 적층 공정 동안, 그리드 어레이 인터포저 유닛(18)은 다이/코어 어셈블리의 빌드업 금속층(16)에 도전성 결합되는 제1 표면(26) 상의 금속 패턴을 갖는다. 그리드 어레이 인터포저(18)는 또한 외부 회로 기판으로의 추후 접속을 위해 그의 제2 표면(28) 상에 도전성 콘택 어레이를 포함한다. 또한, 그리드 어레이 인터포저(18)는, 예를 들어, 추가 라우팅 기능을 이행하거나 장치(10) 내의 접지 및/또는 전원판(power plane)을 제공하도록 제1 및 제2 표면(26,28) 사이에 여러 중간 금속층을 포함할 수 있다. 일 실시예에서, 그리드 어레이 인터포저(18)는 상대적으로 값싸고 (예를 들어, 유닛 당 1달러 이하), 조잡한 피치 구조물이다. 또한, 그리드 어레이 인터포저(18)는 디커플링 커패시터에 대하여 감소된 쑤루 홀 피치(through hole pitch)와 최소 인덕턴스를 허용하도록 상대적으로 낮은 프로파일 구조(예를 들어, 0.5밀리미터(㎜) 미만)인 것이 바람직할 수 있다.
그리드 어레이 인터포져(18)의 제1 표면(26) 상의 금속 패턴은 다이/코어 어셈블리의 금속층(16) 상의 부분(예를 들어, 랜딩 패드)에 대응하는 도전성 부분을 포함한다. 적층 동안, 이 금속 패턴은 금속층(16)에 도전 결합되어 대응 도전성 소자가 함께 결합된다. 하나의 적층 기술에서, 땜납 마스크는 우선 인터포저(18)의 제1 표면(26) 상에 패터닝되어 유닛의 랜드(land)를 한정한다. 그 후, 땜납 또는 도전성 에폭시는 노출된 랜드 표면(land surface)에 공지의 기술(예를 들어, 스크린 프린팅)을 이용하여 도포된다. 인터포저(18)는 그 후에 공지의 방식으로(예를 들어, 땜납 리플로우, 초음파 본딩 등) 금속층(16)에 직접 적층된다. 다른 기술에서, 비등방성 도전막이 두 구조물을 부착하는 데 사용된다. 사용될 수 있는 몇몇 공지의 적층 공정은 표준 수압 적층(standard hydraulic lamination), 진공 지원 수압 적층(vaccum assisted hydraulic lamination),오토클레이브(autoclave), 및 대량 적층(mass lamination)을 포함한다. 당업자에게 명백한 바와 같이, 다른 적층 기술이 또한 사용될 수 있다.
일 실시예에서, 비교적 간단한 두개의 층 인터포저 유닛(18)이 사용된다. 이 인터포저 구조물 내의 라우팅은 단지 유닛의 제1 표면(26)의 랜딩 패드로부터 대응하는 도금된 쑤루 홀(plated through holes)로, 그리고 도금된 쑤루 홀에서 제2 표면(28) 상의 대응 도전성 콘택으로이다. 이해되는 바와 같이, 보다 많은 라우팅 유연성은 인터포저(18) 내의 층의 개수를 증가시킴으로써 달성될 수 있다. 다른 실시예에서, 추가 인터포저 층은 전원과 접지판을 포함한다.
도 1에 도시된 바와 같이, 디커플링 커패시터(20)는 다이(12) 하부 영역에서 그리드 어레이 인터포저(18)의 제2 표면에 접속된다. 패키지의 낮은 프로파일로 인해, 커패시터 디커플링은 비교적 낮은 직렬 인덕턴스를 갖는 방식으로 제공될 수 있다. 훨씬 적은 직렬 인덕턴스를 달성하기 위해서, 도 2의 디커플링 배치가 구현될 수 있다. 이 실시예에서, 디커플링 커패시터(20)가 다이/코어 어셈블리 상의 금속층(16)에 직접 실장될 수 있게 하는 개구(34)가 인터포저(18) 내에 제공된다. 따라서, 커패시터(20)는 다이(12)에 매우 근접하여(예를 들어, 일 실시예에서 100마이크로미터 미만) 실장될 수 있으며, 직렬 인덕턴스가 그에 따라 낮아지게 된다 다. 보다 상세히 설명되는 바와 같이, 적어도 하나의 실시예에서, 특별한 랜딩 패드 구성이 금속층(16) 내에 제공되어 다이(12) 하부의 금속층(16)으로 디커플링 커패시터(들)(20)의 접속을 용이하게 할 수 있다. 본 발명은 인터포저(18) 또는 금속층(16)으로의 디커플링 커패시터의 접속을 요구하지 않음이 이해되어져야 한다.예를 들어, 본 발명의 일 실시예에서, 디커플링 커패시터는 마이크로일렉트로닉 장치가 실장되는 회로 기판의 하부에 제공된다. 다른 디커플링 배치가 또한 사용될 수 있다.
다양한 기술 중의 임의의 것이 마이크로일렉트로닉 장치(10)을 외부 회로 기판에 실장시키는 데 사용될 수 있다. 이들 기술은, 예를 들어, 랜드 그리드 어레이(LGA), 볼 그리드 어레이(BGA), 핀 그리드 어레이(PGA) 기술을 포함할 수 있따. 설명된 구현예에서, 핀(30)의 어레이가 인터포저(18)의 제2 표면(28)에 제공되어 외부 회로 기판에 접속을 제공한다. 바람직한 접근법에서, 핀(30)은 인터포저(18)가 다이/코어 어셈블리에 적층되기 전에 인터포저(18)에 부착된다. 이 방식으로, 핀 부착 공정 동안의 수율 손실은 공지의 양호한 다이의 손실이 되지는 않는다.
도 3은 빌드업 금속층이 증착되기 전에 도 1의 다이/코어 어셈블리의 단면 등측도이다. 빌드업 공정의 이해를 돕기 위해서, 도 3의 다이/코어 어셈블리는 도 1의 구조물에 대하여 거꾸로 되어 있다. 도시된 바와 같이, 마이크로일렉트로닉 다이(12)는 캡슐화 재료(22)를 사용하여 패키지 코어(14)의 개구(24) 내에 고정된다. 마이크로일렉트로닉 다이(12)는 하나 이상의 내부 층(internal layer) 상에 구현되는 전자회로를 포함한다. 도 3에서는 도시되지 않았지만, 다수의 도전성 콘택이 다이(12)의 상부면 상에 분포되어, 다이(12)의 회로에 전기적 인터페이스를 제공한다. 패키지 코어(14)는 다양한 재료, 예를 들어, 비스말레이미드 트리아진(bismaleimide triazine;BT) 수지 기반 재료, 화염 지연(flame retarding) 유리/에폭시 재료(예를 들어, FR4), 폴리이미드 재료, 세라믹 재료, 금속 재료(예를 들어, 구리) 및 기타 중에서 임의의 것으로부터 형성될 수 있다. 금속 코어 재료는 다이(12)로부터 열 제거를 용이하게 하는 열 확산기로서 동작할 수 있는 장점을 갖는다. 설명된 실시예에서, 패키지 코어(14)는 적어도 하나의 표면을 커버하는 도전성 클래딩(20; 구리 호일)을 갖는 유전판 재료(예를 들어, BT 기판)로부터 형성된다. 일 실시예에서, 예를 들어, Mitsubishi Gas and Chemical사에 의해 제작되는 부품 번호 CCL-HL830를 갖는 0.725㎜ 두께의 기판 재료는 패키지 코어를 형성하는 데 사용된다. 보다 상세히 설명되는 바와 같이, 도전성 클래딩(20)은 마이크로일렉트로닉 장치(10) 내의 접지판으로서 사용되어 그 내부의 전송 구조물을 위한 임피던스 제어를 제공할 수 있다.
패키지 코어(14) 내의 개구(24)는 코어(14)를 통해 연장할 수 있고, 또는 바닥부가 패키징 동안 다이(12)를 지지하도록 개구(24) 내에 제공될 수 있다. 캡슐화 재료(22)는 코어(14) 내에 다이(12)를 유지할 수 있는, 예를 들어, 다양한 플라스틱, 수지, 에폭시, 엘라스토머 등을 포함하는 다양한 재료 중의 임의의 것일 수 있다. 바람직하게는, 캡슐화 재료(22)는 비도전성일 수 있다. 도시된 실시예에서, 다이(12)의 상부면, 캡슐화 재료(22)의 상부면, 및 코어(14)의 상부면은 서로 실질적으로 동일 평면으로 제조된다. 다른 실시예에서, 다이(12)의 상부면은 코어(14)의 상부면보다 높고, 다이(12)의 상부면과 동일 평면인 캡슐화 재료(22)는 코어(14) 상부에 층을 형성한다. 패키지 코어(14) 내부에 다이(12)를 실장시키는 다른 배치가 또한 사용될 수 있다.
다이(12)가 코어(14) 내에 고정된 후에, 유전층 재료(32)가 도 4에 도시된바와 같이 다이/코어 어셈블리의 상부면 상에 증착된다. 예를 들어, 유리 입자 충진 에폭시 수지(예를 들어, Ajinomoto에서 입수가능한 Ajinomoto 빌드업 막(ABF)), 비스벤조사이클로부텐(BCB, Dow에서 입수가능), 폴리이미드, 실리콘 고무재료(예를 들어, Dow Corning에서의 DC6812), 여러 낮은-k 유전체(예를 들어, Dow Chemical의 실크), IN(Ibidem으로부터 입수가능) 및 기타 등등을 포함하는 다양한 서로 다른 재료 중에서 임의의 것이 유전층(32)으로 사용될 수 있다. 다수의 비아 홀(미도시)이 유전체 층(32)을 통해 형성되어 다이(12) 상의 콘택 부분을 노출시킨다. 상세히 설명되는 바와 같이, 그 후, 금속층은 유전층(32)의 상부면 상에 형성된다. 금속층은 하나 이상의 비아 홀을 통해 다이(32) 상의 대응 콘택에 각각 도전 접속하는 복수개의 금속 요소를 포함한다. 추가 층(즉, 유전체 및 금속)이 그 후에 유사한 방식으로 제1 금속층 상에 빌드업된다. 최상부 금속층은 인터포저(18)의 제1 표면(26) 상의 패턴에 대응하는 금속층을 포함할 수 있다. 상술한 바와 같이, 적어도 하나의 실시예에서, 단일 금속층 만이 다이/코어 어셈블리 상에 빌드업된다. 이 단일 금속층은 서로 대향하여(back to back) 실장되는 패널 상에 빌드업되므로, 빌드업 비용을 절반으로 줄일 수 있다. 이해되는 바와 같이, 단일 금속층의 사용은 제조비용을 상당히 저감시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 마이크로일렉트로닉 다이(12)의 평면도이다. 도시된 바와 같이, 다이(12)는 그 상부면 상에 분포된 복수개의 도전성 콘택을 포함한다. 즉, 다이(12)는 그 상부면의 주변 영역 내의 다수의 신호 패드(36)와 그의 중심 영역 내에 다수의 전원 및 접지 바(38,40)를 포함한다. 신호 패드(36)는 다이(12)의 회로에 대한 신호 입출력(I/O) 단말로서 동작한다(예를 들어, 데이터 또는 클록 신호를 전달). 한 접근법에서, 신호 패드(36)는 다이(12)의 신호 본딩 패드 개구를 커버하는(예를 들어, 얼터너티브 범프 야금(alternative bump metallurgy;ABM) 제어된 콜랩스 칩 접속(collapse chip connection;C4) 공정을 사용하여) 짧고 넓은 구리 범프를 포함한다. 다른 배치가 또한 사용될 수 있다(예를 들어, 다이 패시베이션 층을 통하는 신호 본딩 패드 개구는 커버되지 않는 채로 남을 수 있다). 설명된 실시예에서, 신호 패드(36) 단일 행이 다이(12)의 각 측면 상에 제공된다. 다수 행을 포함하는 구성을 포함한 다른 구성에서, 신호 패드가 4개의 측면보다 적게 한정되는 구성 및 랜덤(비정렬) 구성이 또한 사용될 수 있다.
전원 및 접지 바(38,40)는 다이(12)의 활성면 상에 교차하는 패턴으로 배치된다. 한 접근법에서, 전원 및 접지 바(38,40) 각각은 특정 행에서 다이(12)의 전원 또는 접지 본딩 패드를 연결하는 구리 바를 포함한다. 이러한 바는 예를 들어, C4 금속화의 일부로서 형성될 수 있다. 전원 바(38) 각각은 회로 동작 동안 소정의 공급 전위(예를 들어, VDD)의 애플리케이션을 요구하는 다이(12) 내의 회로 노드에 결합된다. 유사하게, 접지 바(40) 각각은 회로 동작동안 서로 다른 공급 전위(예를 들어, VSS)를 요구하는 다이(12) 내의 회로 노드에 결합된다. 다이(12) 상의 신호 패드(36), 전원 바(38), 접지 바(40)의 수는 통상 다이(12) 내의 회로 배치 및 복잡성에 의존한다. 많은 다른 콘택 패턴이 본 발명에 따른 다이(12)에 대하여사용될 수 있으며, 도 5에 도시된 특정 패턴은 한정하려는 것은 아니다.
도 6은 본 발명의 일 실시예에 따른 다이/코어 어셈블리(도 4 참조)의 유전층(32) 상에 증착된 금속 패턴(44)의 평면도이다. 이 금속 패턴은 인터포저(18)로 직접 접속(적층)할 수 있도록 다이/코어 어셈블리 상에 빌드업되는 단일 금속층을 형성한다. 도 6에서, 하부 다이(12)의 윤곽과 패키지 코어(14)의 개구(24)가 은선(hidden line)을 사용하여 도시된다. 도시된 바와 같이, 금속 패턴(44)은 주변 영역에(즉, 패키지 코어의 상부에) 인터포저(18)로/로부터 I/O 신호를 결합하는 데 사용하기 위한 복수개의 I/O 랜딩 패드(46)를 포함한다. 또한, 금속 패턴(44)은 그 중심 영역(즉, 다이(12) 상부에)에 인터포저(18)에 전원 및 접지 접속하는 데 사용하기 위한 전원 랜딩 패드(52,54)와 접지 랜딩 패드(56,58)를 포함한다. I/O 랜딩 패드(46)와 전원 및 접지 랜딩 패드(52,54,56,58)는 모두 인터포저(18)의 제1 표면(26) 상의 대응 구조물에 일치하는 피치를 갖는다. 설명된 실시예에서, 금속 패턴(44)은 두개의 전원 랜딩 패드와 두개의 접지 랜딩 패드를 포함한다. 통상, 인덕턴스와 저항을 최소화하기 위해 장치의 피치 제한과 일치하는 전원 및 접지 랜딩 패드를 사용하는 것이 바람직하다. 설명된 실시예에서, I/O 랜딩 패드(46)와 전원 및 접지 랜딩 패드(52,54,56,58)는 정사각형이다. 그러나, 예를 들어, 사각형 그리고 원형을 포함하는 광범위한 형상 중의 임의의 것이 사용될 수 있음이 이해되어져야 한다.
I/O 랜딩 패드(46) 각각은 전송 세그먼트(48)를 포함하는 경로를 통해 다이(12)의 활성면 상의 대응 신호 패드(36;도 5 참조)에 도전 결합된다. 따라서,전송 세그먼트(48)는 다이(12)의 신호 접속을 위한 "탈출 라우팅"을 제공한다. 각각의 전송 세그먼트(48)는, 하나 이상의 비아 접속(예를 들어, 마이크로비아)를 통해 다이(12) 상의 관련 신호 패드(36)에 도전 결합되는 금속 패턴(44) 내부의 단말 패드(50) 말단부에 접속된다. 특정 마이크로일렉트로닉 장치 내에 행해지는 I/O 신호 접속의 수는 통상 빌드업 금속층 상에 신뢰성 있게 구현될 수 있는 전송 세그먼트(48)의 밀도에 의존할 수 있다. 본 발명의 적어도 하나의 실시예에서, I/O 랜딩 패드(46)의 다수 행은 빌드업 금속층 내에 구현될 수 있다.
도 7은 전원 랜딩 패드(52,54)와 접지 랜딩 패드(56,58)의 근방에서 도 6의 금속 패턴(44)의 확대도이다. 도 7에서, 하부 다이(12) 상의 전원 및 접지 바(38,40)는 은선을 사용하여 도시된다. 도시된 바와 같이, 전원 랜딩 패드(52,54)는 유전층(32)을 통해 연장하는 복수개의 비아 접속(60)을 사용하여 하부 다이(12) 상에 여러 전원 바(38)에 각각 도전 결합된다. 유사하게, 접지 랜딩 패드(56,58)는 비아 접속(60)을 사용하여, 하부 다이(12) 상의 여러 접지 바(40)에 각각 도전 결합된다. 전원 랜딩 패드(52,54) 또는 접지 랜딩 패드(56,58)에 의해 둘러싸인 전원 및 접지 바(38,40)의 수는 통상 허용될 수 있는 직렬 인덕턴스의 양과 원하는 피치의 증가에 달려있다. 전원 또는 접지 바를 전원 또는 접지 랜딩 패드에 결합하도록 특정 실시예에서 사용되는 비아 접속(60)의 수는, 통상, 허용될 수 있는 직렬 저항의 레벨 및/또는 공급 경로 내의 최대 허용가능 전류에 달려있다.
도 6을 다시 참조하면, 금속 패턴(44)은 또한 유전층(32) 내의 하나 이상의비아 접속(또는 유사 구조)를 통해 하부 패키지 코어(14)의 도전성 클래딩(20)에 도전 결합되는 접지 패드(42)를 포함할 수 있다. 패키지 어셈블리 동안, 이러한 접지 패드(42)는 마이크로일렉트로닉 장치(10)가 외부 회로 내에 실장될 때, 접지로 고정되는 인터포저(18) 상의 대응 접지 구조에 도전 결합된다. 접지 패드(42)는 또한 비아 접속을 통해 다이(12) 상의 하나 이상의 접지 바(40)에 접속되는 금속 패턴(44) 내부에 트레이스부(trace portion;미도시)에 의해 다이(12)의 접지에 직접 결합될 수 있다. 이 방식으로, 도전성 클래딩은, 마이크로일렉트로닉 장치(10)의 다음 동작이 금속 패턴(44) 하부의 접지판으로 동작할 수 있는 동안에 접지될 수 있다. 이 접지판은, 제어되는 임피던스(예를 들어, 마이크로스트립 선)을 갖는 전송선이 빌드업 금속층 상에 제공될 수 있게(즉, 전송 세그먼트(48)를 형성할 수 있게) 한다. 적어도 하나의 실시예에서, 제2 접지판은 스트립라인 전송선이 빌드업 금속층 상에 형성될 수 있게 하는 인터포저 유닛(18)의 중간층에 제공된다. 다른 이점 중에서, 제어되는 임피던스선은, 비제어 임피던스를 갖는 선보다 상당히 고속의 동작속도를 가질 수 있다. 임의의 개수의 접지 패드(42)를 제공하는 공간은 빌드업 금속층의 일부로서 구현될 수 있다.
다른 접근법에서, 패키지 코어(14)의 도전성 클래딩(20)은 전원판으로 사용된다. 이 접근법으로, 패드(42)는 접지가 아닌 인터포저(18)를 통해 전원에 결합된다. 전원판은 빌드업 금속층의 전송선에 대하여 단일 리턴 구조로서 여전히 동작할 수 있다.
금속 패턴(44)이 증착된 후, 땜납 마스크는 인터포저(18)에 접속되지 않을영역을 마스크하도록 패턴(44) 상에 도포될 수 있다. 노출 영역은 그 후에 다이/코어 어셈블리를 인터포저(18)에 부착하는 데 사용될 수 있는 적층 방법에 따라 처리될 수 있다. 다른 접근법에서, 땜납 마스크는 활성면에 걸쳐 패터닝될 수 있으며 동시에 인터포처의 부착을 위한 접착제로서 동작할 수 있다. 상술한 바와 같이, 다수의 서로 다른 방법 중에서 임의의 것이 인터포저(18)로 다이/코어를 적층하는 데 사용될 수 있다. 바람직하게는, 다양한 재료 간의 열팽창계수의 차로 인해 발생할 수 있는 임의의 차원 변화를 조절하는 적층 기술이 사용될 수 있다.
도 8은 다이/코어 어셈블리의 금속층(16)으로 디커플링 커패시터의 직접 실장을 허용하는 금속 패턴(64)의 일부를 도시한다. 설명을 간단히 하고, 이해를 돕기 위해, 금속 패턴(64)의 외측 부분(즉, I/O 부분)은 도 8에 도시되지 않는다. 그러나, 외측 부분은 통상 도 6의 금속 패턴(44)의 외측 부분과 유사하다. 하부 다이(12)의 경계는 점선을 사용하여 도 8에 도시된다. 하부 다이(12) 상의 전원 및 접지 바(38,40)는 은선을 사용하여 또한 도시된다(다이(12)는 8개의 전원 바아(38)와 8개의 접지 바(40)를 포함한다). 인터포저 유닛(18;도 2 참조)에서의 개구(34)는 점선을 사용하여 도 8의 금속 패턴(64) 상에 투영된다.
도 8에 도시된 바와 같이, 금속 패턴(64)은 복수개의 전원 랜딩 패드(70,72,74,76,78,80,82,84,86,88) 및 복수개의 접지 랜딩 패드(90, 92,94,96,98,100,102,104,106,108)를 포함한다. 상술한 바와 같이, 전원 랜딩 패드(70,72,74,76,78,80,82,84,86,88)는 비아 접속(110)을 사용하여 하부 다이(12) 상의 다수의 전원 바(38)에 각각 도전 결합하며, 접지 랜딩 패드(90,92,94,96,98,100,102,104,106,108)는 비아 접속(110)을 사용하여 하부 다이(12) 상의 다수의 접지 바(40)에 각각 도전 결합한다. 개구의 경계(즉, 전원 랜딩 패드(70,78,80,88)와 접지 랜딩 패드(94,96,104,106) 밖의 전원 및 접지 랜딩 패드는 상술한 바와 같이 인터포저(18)로 전원 및 접지 접속하는 데 사용된다. 개구의 경계 내부의(즉, 전원 랜딩 패드(72,,74,76,82,84,86)와 접지 랜딩 패드(90,92,98,100,102,108)) 전원 및 접지 랜딩 패드는 빌드업 금속층으로 디커플링 커패시터를 접속하는 데 사용된다. 디커플링 커패시터는 전원의 고속 전송(즉, 파이어볼)에 대한 최대 요구을 사용하여 다이의 일부 상에 실장되는 것이 바람직할 수 있다. 한 접근법에서, 하나 이상의 디커플링 커패시터는 개구(34) 내부의 전원 및 접지 랜딩 패드 각각의 인접 쌍들 사이에 접속된다. 다른 접근법에서는, 어레이 커패시터가 다수의 패드에 접속된다. 이해되는 바와 같이, 다른 커패시터 실장 구성이 또한 가능하다.
도 8의 실시예에서, 인터포저(18)의 개구(34)는 다이(12)의 상부면보다 작다. 보다 많은 디커플링 커패시터가 요구될 때 발생하는 것과 같이, 인터포저 유닛(18) 내의 개구(34)가 점점 커짐에 따라, 인터포저(18)로의 접속을 위해 상기 다이(12) 상부에 전원 및 접지 랜딩 패드에 대한 공간이 더 적어진다. 도 9는 인터포저(18) 내의 개구가 너무 커서 전원 및 접지 랜딩 패드가 인터포저(18)로의 접속을 위해 상기 구현될 수 없을 때에 사용되는 금속 패턴의 일부를 도시한다. 도시된 바와 같이, 금속 패턴(112)은 복수개의 전원 랜딩 패드(114,116,118,120,122,124,126,128)와 복수개의 접지 랜딩패드(130,132,134,136,138,140,142,144)를 다이(12)의 상부 영역 및 개구(34)의 경계와 에 포함한다. 상술한 바와 같이, 이들 전원 및 접지 랜딩 패드는 디커플링 커패시터의 접속을 위해 사용된다.
또한, 금속 패턴(112)은, 다이(12) 상의 전원 및 접지 바(146,148)를 다이(12)와 개구(34)의 외부 경계 밖에 있는 전원 및 접지 랜딩 패드(150,152,154,156)로 도전 결합시키는 데 사용되는 제1 및 제2 트레이스(146,148)을 포함한다. 통상, 이러한 복수개의 트레이스는 최대 전류밀도, 저항, 루프 인덕턴스와 같은 패키지의 전기적 요건을 충족하기 위해 구현될 수 있다. 제1 트레이스(146)는 비아 접속(160)을 사용하여 하부 다이(12) 상의 전원 바(38) 각각에 접속되며, 전원 랜딩 패드(150,152)에도 접속된다. 유사하게, 제2 트레이스는, 비아 접속(160)을 사용하여 하부 다이(12) 상의 접지 바(40) 각각에 접속되며 접지 랜딩 패드(154,156)에도 접속된다. 전원 랜딩 패드(150,152)와 접지 랜딩 패드(154,156)는 적층 공정 동안 인터포저(18) 상의 대응 구조에 도전 접속되어야 한다. 또한, 접지 패드(154,156)는 패키지 코어(14) 상의 도전성 클래딩에 접속될 수 있다.
본 발명에 따른 다이/코어 어셈블리의 빌드업 금속층(16)에 대하여 많은 다른 금속 패턴이 사용될 수 있으며, 도 6,7,8 및 9는 한정하려는 의도가 아님이 이해되어져야 한다. 또한, 상술한 바와 같이, 다이/코어 어셈블리 상의 다수의 빌드업 금속층을 사용하는 마이크로일렉트로닉 장치가 또한 구현될 수 있다. 예를 들어, 제2 빌드업 층은 디커플링 커패시터에 대한 중심 영역 내에서 이용가능한 영역을 증가시키는 데 사용될 수 있다. 다르게는, 제2 빌드업 층은 전송 세그먼트(48;예를 들어, 스트립라인 구성을 위한 상부 접지판)에 대한 추가 접지 구조물을 제공하는데 사용될 수 있다. 또한, I/O 및 전원/접지 트레이스를 라우팅할 때, 추가 유연성을 제공하는 데 제2 빌드업 층이 사용될 수 있다. 다른 다수의 층 구성이 또한 존재한다.
본 발명은 특정 실시예에 관련하여 설명되었지만, 본 발명의 정신 및 범위를 벗어나지 않으면서 당업자가 이해하는 바와 같이 변경과 변형이 행해질 수 있음이 이해되어져야 한다. 이러한 변경 및 범위는 본 발명의 영역 및 범위와 첨부된 청구항 내에서 고려되어야 한다.

Claims (30)

  1. 패키지 코어(package core) 내에 고정된 다이(die);
    상기 다이와 상기 패키지 코어 상에 빌드업(build up)된 금속층(metallization layer); 및
    상기 금속층에 적층된 제1 표면을 구비하고, 외부 회로 기판으로의 접속을 위해 제2 표면에 전기적 콘택의 어레이를 구비하는 그리드 어레이 인터포저 유닛(grid array interposer unit)을 포함하는 마이크로일렉트로닉 장치.
  2. 제1항에 있어서,
    상기 금속층은 상기 다이 상에 배치된 제1 금속화 부분과 상기 패키지 코어 상부에 배치된 제2 금속화 부분을 포함하는 마이크로일렉트로닉 장치.
  3. 제1항에 있어서,
    상기 다이 내부의 회로에 대한 디커플링(de-coupling)을 제공하기 위해 상기 그리드 어레이 인터포저 유닛의 상기 제2 표면에 접속되는 적어도 하나의 디커플링 커패시터를 포함하는 마이크로일렉트로닉 장치.
  4. 제3항에 있어서,
    상기 그리드 어레이 인터포저 유닛은 0.5 밀리미터 이하의 상기 제1 및 제2표면 간의 두께를 갖는 마이크로일렉트로닉 장치.
  5. 제1항에 있어서,
    상기 그리드 어레이 인터포저 유닛은 상기 금속층의 제1 부분을 노출시키는 개구를 포함하고, 상기 마이크로일렉트로닉 장치는 상기 다이 내부의 회로에 대한 디커플링을 제공하기 위해 상기 금속층의 상기 제1 부분에 접속되는 적어도 하나의 디커플링 커패시터를 더 포함하는 마이크로일렉트로닉 장치.
  6. 제1항에 있어서,
    상기 다이는 캡슐화 재료(encapsulation material)를 사용하여 상기 패키지 코어 내부에 고정되는 마이크로일렉트로닉 장치.
  7. 제1항에 있어서,
    상기 패키지 코어는 적어도 하나의 표면에 금속 클래딩을 구비하는 유전판 재료로 형성되는 마이크로일렉트로닉 장치.
  8. 제7항에 있어서,
    상기 금속 클래딩은, 상기 금속층 내부의 적어도 하나의 전송 구조에 접지판( ground plane)을 제공하기 위해, 상기 장치의 동작 동안 접지에 도전 결합되는(conductively coupled) 마이크로일렉트로닉 장치.
  9. 제7항에 있어서,
    상기 금속 클래딩은, 전원판(power plane)을 형성하기 위해, 장치 동작 동안 전원에 도전 결합되는 마이크로일렉트로닉 장치.
  10. 제7항에 있어서,
    상기 금속층은 하나 이상의 비아 접속을 통해 상기 패키지 코어 상의 상기 금속 클래딩에 도전 결합되는 적어도 하나의 접지 패드를 포함하는 마이크로일렉트로닉 장치.
  11. 제1항에 있어서,
    상기 다이는 그 표면에 분포된 복수개의 전원 바(power bar)와 복수개의 접지 바(ground bar)를 포함하며, 복수개의 전원 바 각각은 상기 다이의 다수의 전원 본딩 패드에 도전 결합되고, 상기 복수개의 접지 바 각각은 상기 다이의 다수의 접지 본딩 패드에 도전 결합되는 마이크로일렉트로닉 장치.
  12. 제11항에 있어서,
    상기 복수개의 전원 바 및 상기 복수개의 접지 바는 상기 다이의 상기 표면의 중심 영역 내에 인터리브(interleave)되는 마이크로일렉트로닉 장치.
  13. 제11항에 있어서,
    상기 다이는 상기 표면의 주변 영역 내에 분포되는 복수개의 신호 콘택 패드를 포함하는 마이크로일렉트로닉 장치.
  14. 제1항에 있어서,
    상기 금속층은 상기 다이 상부에 배치된 적어도 하나의 전원 랜딩 패드를 포함하고, 상기 적어도 하나의 전원 랜딩 패드는 대응하는 비아 접속을 통해 상기 다이 상의 다수의 전원 본딩 패드에 도전 결합되는 마이크로일렉트로닉 장치.
  15. 상기 금속층은 상기 다이 상부에 배치된 적어도 하나의 접지 랜딩 패드를 포함하고, 상기 적어도 하나의 접지 랜딩 패드는 대응하는 비아 접속을 통해 상기 다이 상의 다수의 접지 본딩 패드에 도전 결합되는 마이크로일렉트로닉 장치.
  16. 제1항에 있어서,
    상기 금속층은 상기 패키지 코어 상부에 배치되는 적어도 하나의 전원 랜딩 패드를 포함하고, 상기 적어도 하나의 전원 랜딩 패드는 상기 다이와 복수개의 비아 접속 상부에 연장하는 트레이스 부(trace portion)를 통하여 상기 다이 상의 다수의 전원 본딩 패드에 도전 결합되는 마이크로일렉트로닉 장치.
  17. 제1항에 있어서,
    상기 금속층은 상기 패키지 코어 상에 배치되는 적어도 하나의 신호 랜딩 패드를 포함하고, 상기 적어도 하나의 신호 랜딩 패드는 전송선 세그먼트를 포함하는 경로를 통해 상기 다이 상의 신호 본딩 패드에 도전 결합되는 마이크로일렉트로닉 장치.
  18. 제1항에 있어서,
    상기 마이크로일렉트로닉 장치는 상기 다이와 상기 그리드 어레이 인터포저 유닛 사이에 단일 금속층을 포함하는 마이크로일렉트로닉 장치.
  19. 제1항에 있어서,
    상기 그리드 어레이 언터포저는 적어도 하나의 전원판을 포함하는 마이크로일렉트로닉 장치.
  20. 다이/코어 어셈블리을 생성하기 위해, 패키지 코어의 개구 내에 다이를 고정시키는 단계;
    상기 다이/코어 어셈블리의 표면에 유전층을 도포하는 단계;
    상기 유전층 상부에 금속층을 증착하는 단계 -상기 금속층은 상기 다이 상부의 제1 금속화 부분 및 상기 패키지 코어 상부의 제2 금속화 부분을 구비함-;
    제1 표면과 제2 표면을 구비한 그리드 어레이 인터포저 유닛을 제공하는 단계 -상기 제1 표면은 상기 다이/코어 어셈블리의 상기 금속층으로의 접속을 위한금속 패턴을 구비하고, 상기 제2 표면은 외부 회로 기판으로의 접속을 위한 전기적 콘택 어레이를 구비함-; 및
    상기 제1 표면 상의 금속층이 상기 다이/코어 어셈블리 상의 금속층에 도전 결합되도록, 상기 그리드 어레이 인터포저 유닛을 상기 다이/코어 어셈블리에 적층시키는 단계를 포함하는 마이크로일렉트로닉 장치를 제조하는 방법.
  21. 제20항에 있어서,
    상기 다이 내의 회로에 대한 디커플링을 제공하기 위해 상기 그리드 어레이 인터포저 유닛의 상기 제2 표면에 적어도 하나의 커패시터를 부착시키는 단계를 포함하는 방법.
  22. 제20항에 있어서,
    상기 그리드 어레이 인터포저 유닛은, 상기 그리드 어레이 인터포저가 상기 다이/코어 어셈블리에 적층된 후에, 상기 금속층의 제1 부분을 노출시키는 개구를 포함하고, 상기 방법은 상기 다이 내의 회로에 대한 디커플링을 제공하기 위해 상기 금속층의 제1 부분에 커패시터를 부착시키는 단계를 포함하는 방법.
  23. 제20항에 있어서,
    상기 전기적 콘택 어레이는 복수개의 핀(pin)을 포함하고, 상기 복수개의 핀은, 상기 그리드 어레이 인터포저 유닛이 상기 다이/코어 어셈블리에 적층되기 전에 상기 그리드 어레이 인터포저 유닛에 부착되는 방법.
  24. 제20항에 있어서,
    금속층을 증착하는 단계는, 상기 다이 상부에 적어도 하나의 전원 랜딩 패드와 적어도 하나의 접지 랜딩 패드를 증착하는 단계를 포함하고, 상기 적어도 하나의 전원 랜딩 패드는 상기 다이의 복수개의 전원 본딩 패드에 도전 결합되고, 상기 적어도 하나의 접지 랜딩 패드는 상기 다이 상의 복수개의 접지 본딩 패드에 도전 결합되는 방법.
  25. 패키지 코어 내부에 고정된 다이를 포함하고, 제1 표면을 구비하는 다이/코어 어셈블리; 상기 다이/코어 어셈블리의 상기 제1 표면 상부에 빌드업되고, 상기 다이 상부의 제1 금속화 부분 및 상기 패키지 코어 상부의 제2 금속화 부분을 구비하는 금속층; 및 상기 금속층에 적층되고, 그 표면 상부에 전기적 콘택의 제1 어레이를 구비하는 그리드 어레이 인터포저 유닛을 구비한 마이크로일렉트로닉 장치; 및
    전기적 콘택의 제2 어레이를 구비하는 회로 기판 -상기 그리드 어레이 인터포저 유닛은, 상기 전기적 콘택의 제1 어레이 내부의 콘택이 상기 전기적 콘택의 제2 어레이 내의 대응 콘택에 도전 결합되도록 상기 회로 기판에 결합됨- 을 포함하는 전기 시스템.
  26. 제25항에 있어서,
    상기 전기적 콘택의 제1 어레이는 복수개의 핀을 포함하는 전기 시스템.
  27. 제25항에 있어서,
    상기 전기적 콘택의 제1 어레이는 복수개의 땜납볼을 포함하는 전기 시스템.
  28. 패키지 코어 내부에 고정된 마이크로일렉트로닉 다이를 구비하고, 제1 표면을 포함하는 다이/코어 어셈블리;
    상기 다이/코어 어셈블리의 상기 제1 표면 상부에 빌드업되고, 상기 다이 상부의 제1 금속화 부분 및 상기 패키지 코어 상부의 제2 금속화 부분을 구비하는 금속층;
    상기 금속층에 적층되는 그리드 어레이 인터포저 유닛; 및
    상기 마이크로일렉트로닉 다이 내부의 회로에 대한 디커플링을 제공하기 위해 상기 금속층의 노출부에 도전 결합되는 적어도 하나의 커패시터를 포함하는 마이크로일렉트로닉 장치.
  29. 제28항에 있어서,
    상기 금속층은, 상기 다이 상의 다수의 전원 본딩 패드 및 상기 그리드 어레이 인터포저 유닛 상의 대응 전원 콘택에 도전 결합되는 상기 마이크로일렉트로닉 다이 상부에 배치된 적어도 하나의 전원 랜딩 패드를 포함하는 마이크로일렉트로닉장치.
  30. 제28항에 있어서,
    상기 금속층은, 상기 다이 상의 다수의 전원 본딩 패드 및 상기 그리드 어레이 인터포저 유닛 상의 대응 전원 콘택에 도전 결합되는 상기 패키지 코어 상부에 배치된 적어도 하나의 전원 랜딩 패드를 포함하는 마이크로일렉트로닉 장치.
KR1020037014136A 2001-04-30 2002-04-19 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지 KR100611267B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/845,896 US6888240B2 (en) 2001-04-30 2001-04-30 High performance, low cost microelectronic circuit package with interposer
US09/845,896 2001-04-30
PCT/US2002/012088 WO2002089207A2 (en) 2001-04-30 2002-04-19 High performance, low cost microelectronic circuit package with interposer

Publications (2)

Publication Number Publication Date
KR20040030604A true KR20040030604A (ko) 2004-04-09
KR100611267B1 KR100611267B1 (ko) 2006-08-10

Family

ID=25296352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037014136A KR100611267B1 (ko) 2001-04-30 2002-04-19 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지

Country Status (6)

Country Link
US (1) US6888240B2 (ko)
JP (1) JP2005515611A (ko)
KR (1) KR100611267B1 (ko)
CN (1) CN100350602C (ko)
MY (1) MY128474A (ko)
WO (1) WO2002089207A2 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6777818B2 (en) * 2001-10-24 2004-08-17 Intel Corporation Mechanical support system for a thin package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US20040068867A1 (en) * 2002-10-15 2004-04-15 Burton Edward Allyn Land-side mounting of components to an integrated circuit package
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
TWI266445B (en) * 2004-05-19 2006-11-11 Antig Tech Co Ltd Battery with embedded electronic circuit
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
US7420286B2 (en) * 2005-07-22 2008-09-02 Seagate Technology Llc Reduced inductance in ball grid array packages
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
TWM339185U (en) * 2008-01-15 2008-08-21 Wintek Corp Bend prevention structure for connection terminal of FPC
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
TWI449152B (zh) 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US9129935B1 (en) 2012-10-05 2015-09-08 Altera Corporation Multi-chip packages with reduced power distribution network noise
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105739378A (zh) * 2016-01-22 2016-07-06 北京航空航天大学 一种模块化工业机器人控制器底板
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2153144A (en) 1984-01-13 1985-08-14 Standard Telephones Cables Ltd Circuit packaging
US5055532A (en) 1985-01-22 1991-10-08 The Dow Chemical Company Polymer-modified vinylized epoxy resins
IT1215268B (it) 1985-04-26 1990-01-31 Ates Componenti Elettron Apparecchio e metodo per il confezionamento perfezionato di dispositivi semiconduttori.
JPS624351A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体キヤリアの製造方法
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH0290651A (ja) 1988-09-28 1990-03-30 Nec Corp 半導体集積回路
US4933741A (en) 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JP2744685B2 (ja) 1990-08-08 1998-04-28 三菱電機株式会社 半導体装置
US5294750A (en) 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
US5346858A (en) 1992-07-16 1994-09-13 Texas Instruments Incorporated Semiconductor non-corrosive metal overcoat
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JP2994171B2 (ja) 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
US5508229A (en) 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5701032A (en) 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US6204074B1 (en) 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US6130478A (en) 1995-10-16 2000-10-10 Siemens N.V. Polymer stud grid array for microwave circuit arrangements
US5707894A (en) 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US6284566B1 (en) 1996-05-17 2001-09-04 National Semiconductor Corporation Chip scale package and method for manufacture thereof
GB9610689D0 (en) 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
JP2803656B2 (ja) 1996-10-17 1998-09-24 日本電気株式会社 半導体装置
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
US6025275A (en) 1996-12-19 2000-02-15 Texas Instruments Incorporated Method of forming improved thick plated copper interconnect and associated auxiliary metal interconnect
JP2975979B2 (ja) 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US6084777A (en) 1997-04-23 2000-07-04 Texas Instruments Incorporated Ball grid array package
US6117299A (en) 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
US5892287A (en) 1997-08-18 1999-04-06 Texas Instruments Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6476486B1 (en) * 1997-10-30 2002-11-05 Agilent Technologies, Inc. Ball grid array package with supplemental electronic component
JPH11204688A (ja) 1997-11-11 1999-07-30 Sony Corp 半導体パッケージおよびその製造方法
US6162652A (en) 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US5939782A (en) 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
US6333565B1 (en) 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JPH11307886A (ja) 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
US6060777A (en) 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6262579B1 (en) 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6049465A (en) * 1998-09-25 2000-04-11 Advanced Micro Devices, Inc. Signal carrying means including a carrier substrate and wire bonds for carrying signals between the cache and logic circuitry of a microprocessor
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
US6396136B2 (en) 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
US6222246B1 (en) 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
JP3239874B2 (ja) 1999-02-19 2001-12-17 日本電気株式会社 半導体装置
JP3647307B2 (ja) 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6309912B1 (en) 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US6346743B1 (en) 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof

Also Published As

Publication number Publication date
US6888240B2 (en) 2005-05-03
JP2005515611A (ja) 2005-05-26
WO2002089207A3 (en) 2004-01-22
MY128474A (en) 2007-02-28
KR100611267B1 (ko) 2006-08-10
CN1547771A (zh) 2004-11-17
US20020158335A1 (en) 2002-10-31
CN100350602C (zh) 2007-11-21
WO2002089207A2 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
KR100611267B1 (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
US6461895B1 (en) Process for making active interposer for high performance packaging applications
US7183658B2 (en) Low cost microelectronic circuit package
US6239485B1 (en) Reduced cross-talk noise high density signal interposer with power and ground wrap
US7889509B2 (en) Ceramic capacitor
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
KR100228557B1 (ko) 반도체 장치용 적층 패키지 구조물과 이를 포함하는 반도체 장치
US5375041A (en) Ra-tab array bump tab tape based I.C. package
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US7087988B2 (en) Semiconductor packaging apparatus
US6967398B2 (en) Module power distribution network
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
WO1997023123A1 (en) A ball grid array integrated circuit package that has vias located within the solder pads
JP2003110084A (ja) 半導体装置
US6340839B1 (en) Hybrid integrated circuit
JP2974159B2 (ja) 薄膜再分配域を備えた多層モジュール
JP2001144245A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US6683781B2 (en) Packaging structure with low switching noises
JP4190111B2 (ja) 高周波モジュール
JPH05335475A (ja) 回路チップ実装装置
JP4128440B2 (ja) 部品内蔵モジュール
JP2593509B2 (ja) 半導体集積回路用パッケージ
JP4380167B2 (ja) 多層配線板および半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee