JP3239874B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3239874B2 JP3239874B2 JP04080599A JP4080599A JP3239874B2 JP 3239874 B2 JP3239874 B2 JP 3239874B2 JP 04080599 A JP04080599 A JP 04080599A JP 4080599 A JP4080599 A JP 4080599A JP 3239874 B2 JP3239874 B2 JP 3239874B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- insulating film
- conductive
- lead
- reinforcing plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、フィルムキャリア
型半導体装置に関するものである。
型半導体装置に関するものである。
【0002】
【従来の技術】フィルムキャリア型半導体装置において
は、微細化高技術の進歩に伴い、半導体チップの高速化
・高集積化及びそれに伴う低動作電圧化、半導体チップ
の縮小化が進んでいる。
は、微細化高技術の進歩に伴い、半導体チップの高速化
・高集積化及びそれに伴う低動作電圧化、半導体チップ
の縮小化が進んでいる。
【0003】フィルムキャリア型半導体装置には、補強
のための金属板を貼り付けた構造であるTape−BG
A(ボール・グリッド・アレイ)構造のものがある。
のための金属板を貼り付けた構造であるTape−BG
A(ボール・グリッド・アレイ)構造のものがある。
【0004】フィルムキャリア型半導体装置では、半導
体チップを搭載するパッケージにおけるリードのインダ
クタンスにより、半導体チップ内の回路の同時動作等に
よる電源電圧が大きく変動する、いわゆるグランドバウ
ンスノイズが大きな問題となる。
体チップを搭載するパッケージにおけるリードのインダ
クタンスにより、半導体チップ内の回路の同時動作等に
よる電源電圧が大きく変動する、いわゆるグランドバウ
ンスノイズが大きな問題となる。
【0005】一般的に、上述した電源電圧の変動は、電
源,接地(グランド)の各回路に寄生するインダクタン
スをL、抵抗をRとし、集積回路に流入する電流の変化
(集積回路の動作による電流)をΔIとすると、電源電
圧の変動は、次式で与えられる。
源,接地(グランド)の各回路に寄生するインダクタン
スをL、抵抗をRとし、集積回路に流入する電流の変化
(集積回路の動作による電流)をΔIとすると、電源電
圧の変動は、次式で与えられる。
【0006】ΔV=L・ΔI/Δt+R・ΔI
【0007】また前述の通り、近年の半導体チップの高
機能化、即ち同時動作するトランジスタ(回路)数の増
加,動作スピードの向上によるΔIの増加に加えて、電
源電圧の低下、電源電圧の変動に対する感度の増加によ
り、半導体装置の誤動作が起こる可能性が高くなってき
ている。
機能化、即ち同時動作するトランジスタ(回路)数の増
加,動作スピードの向上によるΔIの増加に加えて、電
源電圧の低下、電源電圧の変動に対する感度の増加によ
り、半導体装置の誤動作が起こる可能性が高くなってき
ている。
【0008】上述したインダクタンスを減少させるため
には、半導体チップからランドまでのリードの長さを短
くすれば良いが、反面実装のピッチ(半田ボールのピッ
チ)を小さくすることとなり、回路基板への実装ができ
ないという問題が生じるため、パッケージの大きさを小
さくすることはできない。
には、半導体チップからランドまでのリードの長さを短
くすれば良いが、反面実装のピッチ(半田ボールのピッ
チ)を小さくすることとなり、回路基板への実装ができ
ないという問題が生じるため、パッケージの大きさを小
さくすることはできない。
【0009】しかも、上述した通り、近年の半導体チッ
プの高機能化によるピン数の増加によるパッケージの大
型化が進み、さらに小型化により、そのリードの長さは
短くすることが大変困難な状況にある。
プの高機能化によるピン数の増加によるパッケージの大
型化が進み、さらに小型化により、そのリードの長さは
短くすることが大変困難な状況にある。
【0010】これらの問題を解決するためには、フィル
ムキャリアテープの配線構造をストリップライン、もし
くはマイクロストリップライン構造とすることが必要と
いわれている。
ムキャリアテープの配線構造をストリップライン、もし
くはマイクロストリップライン構造とすることが必要と
いわれている。
【0011】
【発明が解決しようとする課題】しかし、一般的に使用
されているマイクロストリップライン構造のフィルムキ
ャリアテープは、2層2メタル(金属層/絶縁フィルム
/金属層)方式と呼ばれるものであって、特殊な製法に
よるものであるため、製造コストが高く、コスト面の要
求の低い特殊な用途のみにしか使用できない。
されているマイクロストリップライン構造のフィルムキ
ャリアテープは、2層2メタル(金属層/絶縁フィルム
/金属層)方式と呼ばれるものであって、特殊な製法に
よるものであるため、製造コストが高く、コスト面の要
求の低い特殊な用途のみにしか使用できない。
【0012】また、一般的にTape−BGAは、フィ
ルムキャリアテープと補強板とをエポキシ系やポリオレ
フィン系の接着剤により接着しているが、保管中に、こ
れら接着剤が吸水(吸湿)し、この水分が実装時の急激
な温度上昇に基づいて爆発的に膨張するために発生する
圧力により、フィルムキャリアテープと補強板を引き剥
がす力が生じる。
ルムキャリアテープと補強板とをエポキシ系やポリオレ
フィン系の接着剤により接着しているが、保管中に、こ
れら接着剤が吸水(吸湿)し、この水分が実装時の急激
な温度上昇に基づいて爆発的に膨張するために発生する
圧力により、フィルムキャリアテープと補強板を引き剥
がす力が生じる。
【0013】その結果、フィルムキャリアテープが実装
基板側に押しつけられるため、両者の間に溶融状態で存
在する半田ボールを押しつぶし、隣接する半田ボールと
ショートしてしまう不具合が発生する。
基板側に押しつけられるため、両者の間に溶融状態で存
在する半田ボールを押しつぶし、隣接する半田ボールと
ショートしてしまう不具合が発生する。
【0014】この現象の対策として、接着剤(Tape
−BGA)と大気(水分)が接触しないような包装を施
すこと、加熱による脱湿処理後に実装するなど、接着剤
中の水分を管理すること、接着力や接着剤自身の強度を
向上させる等により、前記現象の発生自体を発生させな
い材料の使用等が検討されているが、前記管理を行うと
ともに高価な材料の使用等をしなければならないという
問題がある。
−BGA)と大気(水分)が接触しないような包装を施
すこと、加熱による脱湿処理後に実装するなど、接着剤
中の水分を管理すること、接着力や接着剤自身の強度を
向上させる等により、前記現象の発生自体を発生させな
い材料の使用等が検討されているが、前記管理を行うと
ともに高価な材料の使用等をしなければならないという
問題がある。
【0015】本発明の目的は、構造の一部を改善するこ
とにより、実装時の熱(リフロー)によるショート発生
の問題が発生せず、かつコストの上昇を招かない半導体
装置を提供することにある。
とにより、実装時の熱(リフロー)によるショート発生
の問題が発生せず、かつコストの上昇を招かない半導体
装置を提供することにある。
【0016】
【課題を解決するための手段】前記目的を達成するた
め、本発明の実施形態1に係るフィルムキャリア型半導
体装置は、絶縁性フィルムと導電性補強板とを有するフ
ィルムキャリア型半導体装置であって、前記絶縁性フィ
ルムは、電源供給用リードを有し、該電源供給用リード
に接続された半導体チップを支持するものであり、前記
絶縁性フィルム上に前記電源供給用リードを被覆するよ
うに設けられた絶縁層と前記導電性補強板とを、金属材
料を介して貼り付け、前記電源供給用リードを前記絶縁
層の開口を通して前記導電性補強板に電気的に接続する
ことにより、前記導電性補強板をグランドプレーンとす
るマイクロストリップ構造としたものである。
め、本発明の実施形態1に係るフィルムキャリア型半導
体装置は、絶縁性フィルムと導電性補強板とを有するフ
ィルムキャリア型半導体装置であって、前記絶縁性フィ
ルムは、電源供給用リードを有し、該電源供給用リード
に接続された半導体チップを支持するものであり、前記
絶縁性フィルム上に前記電源供給用リードを被覆するよ
うに設けられた絶縁層と前記導電性補強板とを、金属材
料を介して貼り付け、前記電源供給用リードを前記絶縁
層の開口を通して前記導電性補強板に電気的に接続する
ことにより、前記導電性補強板をグランドプレーンとす
るマイクロストリップ構造としたものである。
【0017】また、本発明の実施形態2に係るフィルム
キャリア型半導体装置は、絶縁性フィルムと導電性補強
板とを有するフィルムキャリア型半導体装置であって、
前記絶縁性フィルムは、電源供給用リードを有し、該
電源供給用リードに接続された半導体チップを支持する
ものであり、前記絶縁性フィルムと前記導電性補強板と
を絶縁層を介して貼り付け、前記電源供給用リードを前
記絶縁層の開口を通して前記導電性補強板に電気的に接
続することにより、前記導電性補強板をグランドプレー
ンとするマイクロストリップ構造とし、前記導電性補強
板と前記電源供給用リードとを導電材料で接続し、前記
導電材料を前記絶縁層の開口付近に限定することによっ
て、前記絶縁性フィルムと前記導電性補強板との間に隙
間を設けたものである。
キャリア型半導体装置は、絶縁性フィルムと導電性補強
板とを有するフィルムキャリア型半導体装置であって、
前記絶縁性フィルムは、電源供給用リードを有し、該
電源供給用リードに接続された半導体チップを支持する
ものであり、前記絶縁性フィルムと前記導電性補強板と
を絶縁層を介して貼り付け、前記電源供給用リードを前
記絶縁層の開口を通して前記導電性補強板に電気的に接
続することにより、前記導電性補強板をグランドプレー
ンとするマイクロストリップ構造とし、前記導電性補強
板と前記電源供給用リードとを導電材料で接続し、前記
導電材料を前記絶縁層の開口付近に限定することによっ
て、前記絶縁性フィルムと前記導電性補強板との間に隙
間を設けたものである。
【0018】
【0019】
【0020】
【0021】
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【0023】(実施形態1)図1(a)は、本発明の実
施形態1に係る半導体装置を示す平面図、(b)は、同
断面図である。
施形態1に係る半導体装置を示す平面図、(b)は、同
断面図である。
【0024】図1に示す本発明の実施形態1に係るフィ
ルムキャリア型半導体装置は、ポリィミド等の絶縁性フ
ィルム1と、リード3と、エポキシ樹脂等の絶縁層4
と、封止樹脂5と、導電性材料6と、補強板7と、半田
ボール8a,8bとを有している。
ルムキャリア型半導体装置は、ポリィミド等の絶縁性フ
ィルム1と、リード3と、エポキシ樹脂等の絶縁層4
と、封止樹脂5と、導電性材料6と、補強板7と、半田
ボール8a,8bとを有している。
【0025】図1に示すように、ポリィミド等の絶縁性
フィルム1には、周縁部に搬送及び位置決めのためのス
プロケットホール1aが開口され、中央部に半導体チッ
プ2が配置されるデバイスホール1bが開口され、デバ
イスホール1bの周辺部に半田ボールが載置されるラン
ドホール1cが形成されている。
フィルム1には、周縁部に搬送及び位置決めのためのス
プロケットホール1aが開口され、中央部に半導体チッ
プ2が配置されるデバイスホール1bが開口され、デバ
イスホール1bの周辺部に半田ボールが載置されるラン
ドホール1cが形成されている。
【0026】図1に示すように絶縁性フィルム1にはリ
ード3が形成されている。リード3は、デバイスホール
1bからランドホール1cに至る長さに形成されてい
る。そしてリード3は、一端3aがデバイスホール1b
の開口縁に半導体チップ2のパッド電極2aに対応して
配置され、他端にランド3bが形成されてランド3bが
ランドホール1cの開口縁を取り囲むように配置されて
いる。
ード3が形成されている。リード3は、デバイスホール
1bからランドホール1cに至る長さに形成されてい
る。そしてリード3は、一端3aがデバイスホール1b
の開口縁に半導体チップ2のパッド電極2aに対応して
配置され、他端にランド3bが形成されてランド3bが
ランドホール1cの開口縁を取り囲むように配置されて
いる。
【0027】絶縁性フィルム1のリード3が形成された
面上にスクリーン印刷法等によりエポキシ樹脂等の絶縁
層4が形成されている。この絶縁層4は、リード3と補
強板7とを電気的に絶縁する絶縁体を構成するものであ
る。
面上にスクリーン印刷法等によりエポキシ樹脂等の絶縁
層4が形成されている。この絶縁層4は、リード3と補
強板7とを電気的に絶縁する絶縁体を構成するものであ
る。
【0028】絶縁性フィルム1のリード3が形成された
面上にエポキシ樹脂等の絶縁層4を形成する際には、電
源供給用リード3、すなわちグランド電位のグランド用
リード3或いは電源電位の電源用リード3を覆う部位の
絶縁層4に、グランド用リード3或いは電源用リード3
に達する開口4aを設け、その他のリード3(信号用リ
ード等)は絶縁層4にて完全に被覆する。
面上にエポキシ樹脂等の絶縁層4を形成する際には、電
源供給用リード3、すなわちグランド電位のグランド用
リード3或いは電源電位の電源用リード3を覆う部位の
絶縁層4に、グランド用リード3或いは電源用リード3
に達する開口4aを設け、その他のリード3(信号用リ
ード等)は絶縁層4にて完全に被覆する。
【0029】また半導体チップ2は、絶縁性フィルム1
のデバイスホール1b内に配置され、リード3と半導体
チップ2のパッド電極2aとが電気的に接続され、リー
ド3と半導体チップ2のパッド電極2aとの接合部分を
含めて半導体チップ2の周面が封止用樹脂5で封止され
ている。ここで、半導体チップ2を封止用樹脂5で封止
する際には、半導体チップ2の上面は、放熱部として露
出させ、これ以外の周面を樹脂5で被覆する。
のデバイスホール1b内に配置され、リード3と半導体
チップ2のパッド電極2aとが電気的に接続され、リー
ド3と半導体チップ2のパッド電極2aとの接合部分を
含めて半導体チップ2の周面が封止用樹脂5で封止され
ている。ここで、半導体チップ2を封止用樹脂5で封止
する際には、半導体チップ2の上面は、放熱部として露
出させ、これ以外の周面を樹脂5で被覆する。
【0030】さらに開口4aを含む絶縁層4上には、A
gペーストなどの導電材料6が塗布され、導電材料6上
に銅等の金属で形成された補強板(導電体)7が貼り付
けられている。補強板7は、半導体チップ2の周辺位置
で絶縁性フィルム(フィルムキャリアテープ)1の平坦
性を保つ。
gペーストなどの導電材料6が塗布され、導電材料6上
に銅等の金属で形成された補強板(導電体)7が貼り付
けられている。補強板7は、半導体チップ2の周辺位置
で絶縁性フィルム(フィルムキャリアテープ)1の平坦
性を保つ。
【0031】補強板7は、絶縁性フィルム1に絶縁層4
を介して張り付けられ、半導体チップ2が接続する電源
供給用リード(グランド電位のグランド用リード或いは
電源電位の電源用リード)3に導電材料6により絶縁層
4の開口4aを通して電気的に接続される。
を介して張り付けられ、半導体チップ2が接続する電源
供給用リード(グランド電位のグランド用リード或いは
電源電位の電源用リード)3に導電材料6により絶縁層
4の開口4aを通して電気的に接続される。
【0032】また半田ボール8a,8bは、リード3の
ランド3bにランドホール1cを介して接合されてい
る。半田ボール8a,8bのうち、半田ボール8aは、
電源供給用リード(グランド電位のグランド用リード或
いは電源電位の電源用リード)3に接合される。また半
田ボール8aは、残りのリード(例えば信号用リード)
3に接合され、絶縁層4により補強板7との間が電気的
に隔離されている。
ランド3bにランドホール1cを介して接合されてい
る。半田ボール8a,8bのうち、半田ボール8aは、
電源供給用リード(グランド電位のグランド用リード或
いは電源電位の電源用リード)3に接合される。また半
田ボール8aは、残りのリード(例えば信号用リード)
3に接合され、絶縁層4により補強板7との間が電気的
に隔離されている。
【0033】また、銅などの金属で形成された放熱板9
は、補強板7及び半導体チップ2の上部露出面に接着剤
10を介して取り付けられている。これにより、半導体
チップ2の熱放散性を向上させている。
は、補強板7及び半導体チップ2の上部露出面に接着剤
10を介して取り付けられている。これにより、半導体
チップ2の熱放散性を向上させている。
【0034】以上のように本発明の実施形態1によれ
ば、電源供給用リード(グランド用リード或いは電源用
リード)3を補強板7に導電材料6を介して電気的に接
続することにより、補強板7がマイクロストリップ構造
におけるグランドプレーンとして機能し、そのため、グ
ランド電位の変動や信号のインダクタンス低減による遅
延の減少などの電気的特性を向上させることができる。
ば、電源供給用リード(グランド用リード或いは電源用
リード)3を補強板7に導電材料6を介して電気的に接
続することにより、補強板7がマイクロストリップ構造
におけるグランドプレーンとして機能し、そのため、グ
ランド電位の変動や信号のインダクタンス低減による遅
延の減少などの電気的特性を向上させることができる。
【0035】次に、本発明の実施形態1に係る半導体装
置の製造方法を図1及び図2を用いて工程順に説明す
る。
置の製造方法を図1及び図2を用いて工程順に説明す
る。
【0036】図2(a)に示すように、ポリィミド等の
絶縁性フィルム1には、周縁部に搬送及び位置決めのた
めのスプロケットホール1aが開口され、中央部に半導
体チップ2が配置されるデバイスホール1bが開口さ
れ、デバイスホール1bの周辺部に半田ボール8a,8
bが載置されるランドホール1cが形成されている。
絶縁性フィルム1には、周縁部に搬送及び位置決めのた
めのスプロケットホール1aが開口され、中央部に半導
体チップ2が配置されるデバイスホール1bが開口さ
れ、デバイスホール1bの周辺部に半田ボール8a,8
bが載置されるランドホール1cが形成されている。
【0037】図2(a)に示すように、まず絶縁性フィ
ルム1に銅などの金属箔をラミネートする。
ルム1に銅などの金属箔をラミネートする。
【0038】その後、感光性樹脂などを用いた選択エッ
チングにより、金属箔をパターニングしてリード3を形
成する。
チングにより、金属箔をパターニングしてリード3を形
成する。
【0039】リード3は、デバイスホール1bからデバ
イスホール1bに至る長さに形成されている。そしてリ
ード3は、一端3aがデバイスホール1bの開口縁に半
導体チップ2のパッド電極2aに対応して配置され、他
端にランド3bが形成されてランド3bがデバイスホー
ル1bの開口縁を取り囲むように配置される。
イスホール1bに至る長さに形成されている。そしてリ
ード3は、一端3aがデバイスホール1bの開口縁に半
導体チップ2のパッド電極2aに対応して配置され、他
端にランド3bが形成されてランド3bがデバイスホー
ル1bの開口縁を取り囲むように配置される。
【0040】次に図2(a)に示すように、絶縁性フィ
ルム1のリード3が形成された面上にスクリーン印刷法
等によりエポキシ樹脂等の絶縁層4を形成する。
ルム1のリード3が形成された面上にスクリーン印刷法
等によりエポキシ樹脂等の絶縁層4を形成する。
【0041】絶縁性フィルム1のリード3が形成された
面上にエポキシ樹脂等の絶縁層4を形成する際には、特
定のリード3、すなわちグランド電位のグランド用リー
ド3或いは電源電位の電源用リード3を覆う部位の絶縁
層4に、グランド用リード3或いは電源用リード3に達
する開口4aを設け、その他のリード3(信号用リード
等)は絶縁層4にて完全に被覆する。
面上にエポキシ樹脂等の絶縁層4を形成する際には、特
定のリード3、すなわちグランド電位のグランド用リー
ド3或いは電源電位の電源用リード3を覆う部位の絶縁
層4に、グランド用リード3或いは電源用リード3に達
する開口4aを設け、その他のリード3(信号用リード
等)は絶縁層4にて完全に被覆する。
【0042】次に図2(a)に示すように、絶縁性フィ
ルム1のデバイスホール1b内に半導体チップ2を配置
し、リード3と半導体チップ2のパッド電極2aとを熱
圧着法などにより電気的に接続し、リード3と半導体チ
ップ2のパッド電極2aとの接合部分を含めて半導体チ
ップ2を封止用樹脂5で封止する。ここで、半導体チッ
プ2を樹脂5で封止する際には、半導体チップ2の上面
2bは、放熱部として露出させ、これ以外の周面を樹脂
で被覆する。
ルム1のデバイスホール1b内に半導体チップ2を配置
し、リード3と半導体チップ2のパッド電極2aとを熱
圧着法などにより電気的に接続し、リード3と半導体チ
ップ2のパッド電極2aとの接合部分を含めて半導体チ
ップ2を封止用樹脂5で封止する。ここで、半導体チッ
プ2を樹脂5で封止する際には、半導体チップ2の上面
2bは、放熱部として露出させ、これ以外の周面を樹脂
で被覆する。
【0043】次に図2(b)に示すように、開口4aを
含む絶縁層4上にAgペーストなどの導電材料6を塗布
し、その後、導電材料6上に銅等の金属で形成された補
強板7を貼り付け、導電材料6を硬化させる。
含む絶縁層4上にAgペーストなどの導電材料6を塗布
し、その後、導電材料6上に銅等の金属で形成された補
強板7を貼り付け、導電材料6を硬化させる。
【0044】次に図2(c)に示すように、絶縁性フィ
ルム1のランドホール1cを除く面にフラックスを塗布
し、半田をリフローして絶縁性フィルム1のランドホー
ル1cに充填し、半田ボール8a,8bをリード3のラ
ンド3bにランドホール1cを介して接合する。その後
にフラックスを除去する。
ルム1のランドホール1cを除く面にフラックスを塗布
し、半田をリフローして絶縁性フィルム1のランドホー
ル1cに充填し、半田ボール8a,8bをリード3のラ
ンド3bにランドホール1cを介して接合する。その後
にフラックスを除去する。
【0045】さらに図2(d)に示すように、銅などの
金属で形成された放熱板9を補強板7及び半導体チップ
2の上部露出面2bに接着剤10を介して取り付ける。
金属で形成された放熱板9を補強板7及び半導体チップ
2の上部露出面2bに接着剤10を介して取り付ける。
【0046】なお、以上のように製造されたフィルムキ
ャリア型半導体装置は、絶縁性フィルム1から外形切断
線11に沿って切断して個々に切り離される。個々に切
り離す作業は、どの工程にて実施しても良い。
ャリア型半導体装置は、絶縁性フィルム1から外形切断
線11に沿って切断して個々に切り離される。個々に切
り離す作業は、どの工程にて実施しても良い。
【0047】また図2では、導電性材料6としてAgペ
ースト等の非金属を用いたが、これに限定されるもので
なく、半田などの金属材料を使用することができる。
ースト等の非金属を用いたが、これに限定されるもので
なく、半田などの金属材料を使用することができる。
【0048】(実施形態2)図3(a)は、本発明の実
施形態1に係る半導体装置を示す平面図、(b)は、同
断面図である。
施形態1に係る半導体装置を示す平面図、(b)は、同
断面図である。
【0049】図1に示す本発明の実施形態1では、導電
材料6を絶縁性フィルム(フィルムキャリアテープ)1
の全面に塗布したが、本発明の実施形態2では、導電材
料6を絶縁層4に形成した開口4aを含む開口周辺のみ
に限定して塗布したことを特徴とするものである。その
他の構成は、実施形態1と同様である。
材料6を絶縁性フィルム(フィルムキャリアテープ)1
の全面に塗布したが、本発明の実施形態2では、導電材
料6を絶縁層4に形成した開口4aを含む開口周辺のみ
に限定して塗布したことを特徴とするものである。その
他の構成は、実施形態1と同様である。
【0050】フィルムキャリア型半導体装置では、急激
な温度上昇による導電材料内に存在する水分が爆発的に
気化し、その圧力によりフィルムキャリアが実装基板に
押しつけられる力を生み、その圧力により半田ボールが
潰れるために隣接の半田ボールと接触、ショート不良と
なる不具合が発生することが知られている。
な温度上昇による導電材料内に存在する水分が爆発的に
気化し、その圧力によりフィルムキャリアが実装基板に
押しつけられる力を生み、その圧力により半田ボールが
潰れるために隣接の半田ボールと接触、ショート不良と
なる不具合が発生することが知られている。
【0051】本発明の実施形態2によれば、導電材料6
を層状ではなく、絶縁層4に形成された開口4a付近に
のみ形成して接続するため、たとえ導電材料6に水分が
存在し、実装時の熱により気化しても、気化した水分が
絶縁性フィルム1と補強板7との隙間に抜けるため、前
述のような絶縁性フィルム1への圧力は発生せず、ショ
ート不良を防止することができる。
を層状ではなく、絶縁層4に形成された開口4a付近に
のみ形成して接続するため、たとえ導電材料6に水分が
存在し、実装時の熱により気化しても、気化した水分が
絶縁性フィルム1と補強板7との隙間に抜けるため、前
述のような絶縁性フィルム1への圧力は発生せず、ショ
ート不良を防止することができる。
【0052】次に、本発明の実施形態2に係る半導体装
置の製造方法を図3及び図4を用いて工程順に説明す
る。
置の製造方法を図3及び図4を用いて工程順に説明す
る。
【0053】図4(a)に示すように、ポリィミド等の
絶縁性フィルム1には、周縁部に搬送及び位置決めのた
めのスプロケットホール1aが開口され、中央部に半導
体チップ2が配置されるデバイスホール1bが開口さ
れ、デバイスホール1bの周辺部に半田ボールが載置さ
れるランドホール1cが形成されている。
絶縁性フィルム1には、周縁部に搬送及び位置決めのた
めのスプロケットホール1aが開口され、中央部に半導
体チップ2が配置されるデバイスホール1bが開口さ
れ、デバイスホール1bの周辺部に半田ボールが載置さ
れるランドホール1cが形成されている。
【0054】図4(a)に示すように、まず絶縁性フィ
ルム1に銅などの金属箔をラミネートする。
ルム1に銅などの金属箔をラミネートする。
【0055】その後、感光性樹脂などを用いた選択エッ
チングにより、金属箔をパターニングしてリード3を形
成する。
チングにより、金属箔をパターニングしてリード3を形
成する。
【0056】リード3は、デバイスホール1bからラン
ドホール1cに至る長さに形成されている。そしてリー
ド3は、一端3aがデバイスホール1bの開口縁に半導
体チップ2のパッド電極2aに対応して配置され、他端
にランド3bが形成されてランド3bがランドホール1
cの開口縁を取り囲むように配置される。
ドホール1cに至る長さに形成されている。そしてリー
ド3は、一端3aがデバイスホール1bの開口縁に半導
体チップ2のパッド電極2aに対応して配置され、他端
にランド3bが形成されてランド3bがランドホール1
cの開口縁を取り囲むように配置される。
【0057】次に図4(a)に示すように、絶縁性フィ
ルム1のリード3が形成された面上にスクリーン印刷法
等によりエポキシ樹脂等の絶縁層4を形成する。
ルム1のリード3が形成された面上にスクリーン印刷法
等によりエポキシ樹脂等の絶縁層4を形成する。
【0058】絶縁性フィルム1のリード3が形成された
面上にエポキシ樹脂等の絶縁層4を形成する際には、特
定のリード3、すなわちグランド電位のグランド用リー
ド3或いは電源電位の電源用リード3を覆う部位の絶縁
層4に、グランド用リード3或いは電源用リード3に達
する開口4aを設け、その他のリード3(信号用リード
等)は絶縁層4にて完全に被覆する。
面上にエポキシ樹脂等の絶縁層4を形成する際には、特
定のリード3、すなわちグランド電位のグランド用リー
ド3或いは電源電位の電源用リード3を覆う部位の絶縁
層4に、グランド用リード3或いは電源用リード3に達
する開口4aを設け、その他のリード3(信号用リード
等)は絶縁層4にて完全に被覆する。
【0059】次に図4(a)に示すように、絶縁性フィ
ルム1のデバイスホール1b内に半導体チップ2を配置
し、リード3と半導体チップ2のパッド電極2aとを熱
圧着法などにより電気的に接続し、リード3と半導体チ
ップ2のパッド電極2aとを接合部分を含めて半導体チ
ップ2を封止用樹脂5で封止する。ここで、半導体チッ
プ2を封止用樹脂5で封止する際には、半導体チップ2
の上面2bは、放熱部として露出させ、これ以外の周面
を樹脂で被覆する。
ルム1のデバイスホール1b内に半導体チップ2を配置
し、リード3と半導体チップ2のパッド電極2aとを熱
圧着法などにより電気的に接続し、リード3と半導体チ
ップ2のパッド電極2aとを接合部分を含めて半導体チ
ップ2を封止用樹脂5で封止する。ここで、半導体チッ
プ2を封止用樹脂5で封止する際には、半導体チップ2
の上面2bは、放熱部として露出させ、これ以外の周面
を樹脂で被覆する。
【0060】次に図4(b)に示すように、絶縁層4の
開口4aを含む開口周辺上に限定してAgペーストなど
の導電材料6を塗布し、その後、導電材料6上に銅等の
金属で形成された補強板7を貼り付け、導電材料6を硬
化させる。
開口4aを含む開口周辺上に限定してAgペーストなど
の導電材料6を塗布し、その後、導電材料6上に銅等の
金属で形成された補強板7を貼り付け、導電材料6を硬
化させる。
【0061】次に図4(c)に示すように、絶縁性フィ
ルム1のランドホール1cを除く面にフラックスを塗布
し、半田をリフローして絶縁性フィルム1のランドホー
ル1cに充填し、半田ボール8a,8bをリード3のラ
ンド3bにランドホール1cを介して接合する。その後
にフラックスを除去する。
ルム1のランドホール1cを除く面にフラックスを塗布
し、半田をリフローして絶縁性フィルム1のランドホー
ル1cに充填し、半田ボール8a,8bをリード3のラ
ンド3bにランドホール1cを介して接合する。その後
にフラックスを除去する。
【0062】さらに図4(d)に示すように、銅などの
金属で形成された放熱板9を補強板7及び半導体チップ
2の上部露出面2bに接着剤10を介して取り付ける。
金属で形成された放熱板9を補強板7及び半導体チップ
2の上部露出面2bに接着剤10を介して取り付ける。
【0063】なお、以上のように製造されたフィルムキ
ャリア型半導体装置は、絶縁性フィルム1から外形切断
線11に沿って切断して個々に切り離される。個々に切
り離す作業は、どの工程にて実施しても良い。
ャリア型半導体装置は、絶縁性フィルム1から外形切断
線11に沿って切断して個々に切り離される。個々に切
り離す作業は、どの工程にて実施しても良い。
【0064】また図4では、導電材料6としてAgペー
スト等の非金属を用いたが、これに限定されるものでな
く、半田などの金属材料を使用することができる。
スト等の非金属を用いたが、これに限定されるものでな
く、半田などの金属材料を使用することができる。
【0065】
【発明の効果】以上のように本発明によれば、絶縁性フ
ィルムを被覆する補強板と電源供給用リードとを導電材
料を介して電気的に接続することにより、補強板がマイ
クロストリップ構造におけるグランドプレーンとして機
能し、そのため、グランド電位の変動や信号のインダク
タンス低減による遅延の減少などの電気的特性を向上さ
せることができる。
ィルムを被覆する補強板と電源供給用リードとを導電材
料を介して電気的に接続することにより、補強板がマイ
クロストリップ構造におけるグランドプレーンとして機
能し、そのため、グランド電位の変動や信号のインダク
タンス低減による遅延の減少などの電気的特性を向上さ
せることができる。
【0066】さらに構造の一部を変更するのみであり、
コスト上昇を招くことがない。
コスト上昇を招くことがない。
【0067】さらに導電材料を層状ではなく、絶縁体に
形成された開口付近にのみ限定して設けることにより、
導電材料に水分が存在して実装時の熱により気化して
も、気化した水分が絶縁性フィルムと補強板との隙間に
抜けるため、絶縁性フィルムへの圧力は発生せず、ショ
ート不良を防止することができる。
形成された開口付近にのみ限定して設けることにより、
導電材料に水分が存在して実装時の熱により気化して
も、気化した水分が絶縁性フィルムと補強板との隙間に
抜けるため、絶縁性フィルムへの圧力は発生せず、ショ
ート不良を防止することができる。
【図1】(a)は、本発明の実施形態1に係る半導体装
置を示す平面図、(b)は、同断面図である。
置を示す平面図、(b)は、同断面図である。
【図2】本発明の実施形態1に係る半導体装置の製造方
法を製造工程順に示す断面図である。
法を製造工程順に示す断面図である。
【図3】(a)は、本発明の実施形態2に係る半導体装
置を示す平面図、(b)は、同断面図である。
置を示す平面図、(b)は、同断面図である。
【図4】本発明の実施形態2に係る半導体装置の製造方
法を製造工程順に示す断面図である。
法を製造工程順に示す断面図である。
1 絶縁性フィルム 2 半導体チップ 3 リード 4 絶縁層 4a 絶縁層の開口 5 封止用樹脂 6 導電材料 7 補強板 8 半田ボール 9 放熱板
Claims (2)
- 【請求項1】 絶縁性フィルムと導電性補強板とを有す
るフィルムキャリア型半導体装置であって、 前記絶縁性フィルムは、電源供給用リードを有し、該電
源供給用リードに接続された半導体チップを支持するも
のであり、 前記絶縁性フィルム上に前記電源供給用リードを被覆す
るように設けられた絶縁層と前記導電性補強板とを、金
属材料を介して貼り付け、前記電源供給用リードを前記
絶縁層の開口を通して前記導電性補強板に電気的に接続
することにより、前記導電性補強板をグランドプレーン
とするマイクロストリップ構造としたことを特徴とする
半導体装置。 - 【請求項2】 絶縁性フィルムと導電性補強板とを有す
るフィルムキャリア型半導体装置であって、 前記絶縁性フィルムは、電源供給用リードを有し、該電
源供給用リードに接続された半導体チップを支持するも
のであり、 前記絶縁性フィルムと前記導電性補強板とを絶縁層を介
して貼り付け、前記電源供給用リードを前記絶縁層の開
口を通して前記導電性補強板に電気的に接続することに
より、前記導電性補強板をグランドプレーンとするマイ
クロストリップ構造とし、 前記導電性補強板と前記電源供給用リードとを導電材料
で接続し、前記導電材料を前記絶縁層の開口付近に限定
することによって、前記絶縁性フィルムと前記導電性補
強板との間に隙間を設けたものであることを特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04080599A JP3239874B2 (ja) | 1999-02-19 | 1999-02-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04080599A JP3239874B2 (ja) | 1999-02-19 | 1999-02-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000243870A JP2000243870A (ja) | 2000-09-08 |
JP3239874B2 true JP3239874B2 (ja) | 2001-12-17 |
Family
ID=12590866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04080599A Expired - Fee Related JP3239874B2 (ja) | 1999-02-19 | 1999-02-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3239874B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888240B2 (en) | 2001-04-30 | 2005-05-03 | Intel Corporation | High performance, low cost microelectronic circuit package with interposer |
US6894399B2 (en) | 2001-04-30 | 2005-05-17 | Intel Corporation | Microelectronic device having signal distribution functionality on an interfacial layer thereof |
US7071024B2 (en) | 2001-05-21 | 2006-07-04 | Intel Corporation | Method for packaging a microelectronic device using on-die bond pad expansion |
US7183658B2 (en) | 2001-09-05 | 2007-02-27 | Intel Corporation | Low cost microelectronic circuit package |
JP4145879B2 (ja) * | 2003-05-20 | 2008-09-03 | 富士通株式会社 | 半導体パッケージ |
-
1999
- 1999-02-19 JP JP04080599A patent/JP3239874B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000243870A (ja) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6020637A (en) | Ball grid array semiconductor package | |
US5889324A (en) | Package for a semiconductor device | |
US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
US7529093B2 (en) | Circuit device | |
JP2734463B2 (ja) | 半導体装置 | |
US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
US7501313B2 (en) | Method of making semiconductor BGA package having a segmented voltage plane | |
JPH09260552A (ja) | 半導体チップの実装構造 | |
JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
JP3239874B2 (ja) | 半導体装置 | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
JP2803656B2 (ja) | 半導体装置 | |
KR20020055687A (ko) | 반도체 패키지 | |
JP2685039B2 (ja) | 半導体装置 | |
JPH09246416A (ja) | 半導体装置 | |
JP3469168B2 (ja) | 配線基板及び半導体装置 | |
JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
JPH11163217A (ja) | 半導体装置 | |
JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
JPH1131713A (ja) | フィルムキャリアテープを用いたbga型半導体装置 | |
JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
JPH08255868A (ja) | 半導体装置およびその製造方法 | |
JP4023082B2 (ja) | 半導体装置およびその製造方法 | |
JP3910937B2 (ja) | 半導体装置 | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |