JP3336235B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3336235B2 JP3336235B2 JP23131897A JP23131897A JP3336235B2 JP 3336235 B2 JP3336235 B2 JP 3336235B2 JP 23131897 A JP23131897 A JP 23131897A JP 23131897 A JP23131897 A JP 23131897A JP 3336235 B2 JP3336235 B2 JP 3336235B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- anisotropic conductive
- conductor wiring
- metal
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】本発明は、情報通信機器、事
務用電子機器等に使用される半導体装置であって、半導
体集積回路部を保護し、かつ外部装置と半導体素子の電
気的接続を確保する半導体装置およびその製造方法に関
するものである。
務用電子機器等に使用される半導体装置であって、半導
体集積回路部を保護し、かつ外部装置と半導体素子の電
気的接続を確保する半導体装置およびその製造方法に関
するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、半導体
装置においても、小型化、多ピン化、高密度化の要求が
されている。その要求に答えるため、半導体装置の形態
として、狭リードピッチのＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）、あるいは電極をエリアアレイに配
置するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の開
発が進められている。
装置においても、小型化、多ピン化、高密度化の要求が
されている。その要求に答えるため、半導体装置の形態
として、狭リードピッチのＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）、あるいは電極をエリアアレイに配
置するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の開
発が進められている。
【０００３】以下、従来のＢＧＡと呼ばれる半導体装置
およびその製造方法について説明する。図１０は従来の
ＢＧＡと呼ばれる半導体装置の断面図である。図１０に
おいて、１は半導体素子、２は半導体素子上の電極パッ
ド、３は金ワイヤ、４は樹脂基板、５はスルーホール、
６は基板表面導体、７は基板裏面導体、８はレジスト、
９は接合材料、１０は半田ボール、１１は封止樹脂であ
る。
およびその製造方法について説明する。図１０は従来の
ＢＧＡと呼ばれる半導体装置の断面図である。図１０に
おいて、１は半導体素子、２は半導体素子上の電極パッ
ド、３は金ワイヤ、４は樹脂基板、５はスルーホール、
６は基板表面導体、７は基板裏面導体、８はレジスト、
９は接合材料、１０は半田ボール、１１は封止樹脂であ
る。
【０００４】次に従来の半導体装置の製造方法について
図１０を参照しながら説明する。
図１０を参照しながら説明する。
【０００５】まず半導体素子１を電極パッド２形成面を
上にして樹脂基板４上に接合する。このとき接合材料９
としてＡｇペーストや絶縁樹脂ペーストを用いる。
上にして樹脂基板４上に接合する。このとき接合材料９
としてＡｇペーストや絶縁樹脂ペーストを用いる。
【０００６】電極パッド２と基板表面導体６はワイヤー
ボンディングにて金ワイヤー３で電気的に接続される。
ボンディングにて金ワイヤー３で電気的に接続される。
【０００７】ここで基板表面導体６はスルーホール５を
介して基板裏面導体７に電気的に導通されている。
介して基板裏面導体７に電気的に導通されている。
【０００８】次に半導体素子１、金ワイヤー３、および
基板表面導体６を覆うように封止樹脂１１で封止する。
基板表面導体６を覆うように封止樹脂１１で封止する。
【０００９】樹脂基板４の裏面は開口部を有するレジス
ト８で覆われており、レジスト８の開口部を介して、基
板裏面導体７に半田ボール１０を加熱、溶融して接合す
る。
ト８で覆われており、レジスト８の開口部を介して、基
板裏面導体７に半田ボール１０を加熱、溶融して接合す
る。
【００１０】なお、図１０においては、基板裏面導体７
は、両側のもののみスルーホール５を介して基板表面導
体６と接続されているように示されているが、実際は基
板裏面導体７毎に、対応するスルーホール５、基板表面
導体６、金ワイヤー３および電極パッド２を有してお
り、各基板裏面導体７は対応する基板表面導体６と接続
されている。
は、両側のもののみスルーホール５を介して基板表面導
体６と接続されているように示されているが、実際は基
板裏面導体７毎に、対応するスルーホール５、基板表面
導体６、金ワイヤー３および電極パッド２を有してお
り、各基板裏面導体７は対応する基板表面導体６と接続
されている。
【００１１】
【発明が解決しようとする課題】しかしながら、前記従
来の構成では、樹脂基板上に半導体素子を接合するため
の接合領域と、基板表面導体と基板裏面導体を電気的に
導通させるためのスルーホールとを設ける必要があるた
め、半導体装置の外形が大きくなるという欠点を有して
いる。
来の構成では、樹脂基板上に半導体素子を接合するため
の接合領域と、基板表面導体と基板裏面導体を電気的に
導通させるためのスルーホールとを設ける必要があるた
め、半導体装置の外形が大きくなるという欠点を有して
いる。
【００１２】本発明は、このような従来の半導体装置の
外形が大きくなるという課題を考慮し、外形の小型化が
可能な半導体装置およびその製造方法を提供することを
目的とするものである。
外形が大きくなるという課題を考慮し、外形の小型化が
可能な半導体装置およびその製造方法を提供することを
目的とするものである。
【００１３】
【課題を解決するための手段】上述した課題を解決する
ため、請求項１の本発明は、一つの面上に電極パッドを
有する半導体素子と、前記電極パッド上にそれぞれ形成
された金属バンプと、前記電極パッドおよび前記金属バ
ンプを含めて前記一つの面を覆い、前記一つの面と垂直
な方向にのみ良好な導電性を有する異方導電性材料と、
前記異方導電性材料上に形成され、前記異方導電性材料
を介して前記金属バンプのいずれかと電気的に接続され
た導体配線部と、前記半導体素子と前記導体配線部との
間に設けた板状部材と、前記各導体配線部の前記異方導
電性材料と接続された面と反対側の面に形成された外部
電極と、少なくとも前記各外部電極の一部分が露出する
ように前記導体配線部を被覆保護する絶縁性保護膜とを
備えることを特徴とする半導体装置である。
ため、請求項１の本発明は、一つの面上に電極パッドを
有する半導体素子と、前記電極パッド上にそれぞれ形成
された金属バンプと、前記電極パッドおよび前記金属バ
ンプを含めて前記一つの面を覆い、前記一つの面と垂直
な方向にのみ良好な導電性を有する異方導電性材料と、
前記異方導電性材料上に形成され、前記異方導電性材料
を介して前記金属バンプのいずれかと電気的に接続され
た導体配線部と、前記半導体素子と前記導体配線部との
間に設けた板状部材と、前記各導体配線部の前記異方導
電性材料と接続された面と反対側の面に形成された外部
電極と、少なくとも前記各外部電極の一部分が露出する
ように前記導体配線部を被覆保護する絶縁性保護膜とを
備えることを特徴とする半導体装置である。
【００１４】また、請求項２の本発明は、半導体素子の
電極パッド上に金属バンプを形成する金属バンプ形成工
程と、前記金属バンプ形成工程の後、厚み方向にのみ良
好な導電性を有する異方導電性材料を前記半導体素子上
に前記金属バンプを含めて覆うように配置し、あらかじ
め板状基材の面上に貼り付けておいた金属箔を前記異方
導電性材料上に配置する異方導電性材料金属箔配置工程
と、前記異方導電性材料金属箔配置工程の後、前記異方
導電性材料を硬化する異方導電性材料硬化工程と、前記
異方導電性材料硬化工程の後、前記板状基材と前記金属
箔を分離する基材分離工程と、前記基材分離工程の後、
前記金属箔を利用して導体配線部を形成する導体配線部
形成工程と、前記導体配線部形成工程の後、各外部電極
用に一部を残して、前記導体配線部および前記異方導電
性材料を、絶縁性保護膜で覆う導体配線部被覆工程と、
前記導体配線部被覆工程の後、前記導体配線部の前記残
されている部分に前記外部電極を配置接続する外部電極
接続工程とを備えることを特徴とする半導体装置の製造
方法である。
電極パッド上に金属バンプを形成する金属バンプ形成工
程と、前記金属バンプ形成工程の後、厚み方向にのみ良
好な導電性を有する異方導電性材料を前記半導体素子上
に前記金属バンプを含めて覆うように配置し、あらかじ
め板状基材の面上に貼り付けておいた金属箔を前記異方
導電性材料上に配置する異方導電性材料金属箔配置工程
と、前記異方導電性材料金属箔配置工程の後、前記異方
導電性材料を硬化する異方導電性材料硬化工程と、前記
異方導電性材料硬化工程の後、前記板状基材と前記金属
箔を分離する基材分離工程と、前記基材分離工程の後、
前記金属箔を利用して導体配線部を形成する導体配線部
形成工程と、前記導体配線部形成工程の後、各外部電極
用に一部を残して、前記導体配線部および前記異方導電
性材料を、絶縁性保護膜で覆う導体配線部被覆工程と、
前記導体配線部被覆工程の後、前記導体配線部の前記残
されている部分に前記外部電極を配置接続する外部電極
接続工程とを備えることを特徴とする半導体装置の製造
方法である。
【００１５】さらに、請求項３の本発明は、半導体素子
の電極パッド上に金属バンプを形成する金属バンプ形成
工程と、前記金属バンプ形成工程の後、厚み方向にのみ
良好な導電性を有する異方導電性材料を前記半導体素子
上に前記金属バンプを含めて覆うように配置し、金属箔
を前記異方導電性材料上に配置する異方導電性材料金属
箔配置工程と、前記異方導電性材料金属箔配置工程の
後、前記異方導電性材料を硬化する異方導電性材料硬化
工程と、前記異方導電性材料硬化工程の後、前記金属箔
を利用して導体配線部を形成する導体配線部形成工程
と、前記導体配線部形成工程の後、前記導体配線部に外
部電極を配置接続する外部電極接続工程と、前記外部電
極接続工程の後、前記各外部電極の一部が露出するよう
に、前記導体配線部および前記異方導電性材料を、絶縁
性保護膜で覆う導体配線部被覆工程とを備えることを特
徴とする半導体装置の製造方法である。
の電極パッド上に金属バンプを形成する金属バンプ形成
工程と、前記金属バンプ形成工程の後、厚み方向にのみ
良好な導電性を有する異方導電性材料を前記半導体素子
上に前記金属バンプを含めて覆うように配置し、金属箔
を前記異方導電性材料上に配置する異方導電性材料金属
箔配置工程と、前記異方導電性材料金属箔配置工程の
後、前記異方導電性材料を硬化する異方導電性材料硬化
工程と、前記異方導電性材料硬化工程の後、前記金属箔
を利用して導体配線部を形成する導体配線部形成工程
と、前記導体配線部形成工程の後、前記導体配線部に外
部電極を配置接続する外部電極接続工程と、前記外部電
極接続工程の後、前記各外部電極の一部が露出するよう
に、前記導体配線部および前記異方導電性材料を、絶縁
性保護膜で覆う導体配線部被覆工程とを備えることを特
徴とする半導体装置の製造方法である。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１７】（第１の実施の形態）図１は本発明の第１
の実施の形態における半導体装置の一部を示す構成図、
図２は本発明の第１の実施の形態における半導体装置の
断面図である。なお、図２は図１０と比較しやすいよう
に、図１とは上下逆に示されている。また、本実施の形
態における半導体装置は、格子状に配置された多数の外
部電極を有するものであり、図１は、その４×４の格子
状配置を取り出して示したものであり、図２は、７列の
ものの断面を示したものである。
の実施の形態における半導体装置の一部を示す構成図、
図２は本発明の第１の実施の形態における半導体装置の
断面図である。なお、図２は図１０と比較しやすいよう
に、図１とは上下逆に示されている。また、本実施の形
態における半導体装置は、格子状に配置された多数の外
部電極を有するものであり、図１は、その４×４の格子
状配置を取り出して示したものであり、図２は、７列の
ものの断面を示したものである。
【００１８】図１および図２において、１は半導体素
子、２は電極パッドであり、これらは図１０で示した従
来のＢＧＡの構成と同じである。また、１２は金属バン
プ、１３は異方導電性ペースト、１４は導体配線部、１
５は絶縁性保護膜、１６は外部電極である。
子、２は電極パッドであり、これらは図１０で示した従
来のＢＧＡの構成と同じである。また、１２は金属バン
プ、１３は異方導電性ペースト、１４は導体配線部、１
５は絶縁性保護膜、１６は外部電極である。
【００１９】ここで、異方導電性ペースト１３は、樹脂
に金属粒子を混入して形成されたもので、厚み方向にの
み良好な導電性を有しているものであり、半導体素子１
の回路形成面を覆い保護するとともに、導体配線部１４
と金属バンプ１２とを電気的に接続している。また、導
体配線部１４は異方導電性ペースト１３上に直接形成さ
れており、導体配線部１４の金属バンプ１２との接合面
は異方導電性ペースト１３に覆われている。さらに、導
体配線部１４の異方導電性ペースト１３に接している面
と反対側の面で外部電極１６と接続されていない部分、
および異方導電性ペースト１３の上面で導体配線部１４
が形成されていない部分は、絶縁性保護膜１５で覆われ
保護されている。
に金属粒子を混入して形成されたもので、厚み方向にの
み良好な導電性を有しているものであり、半導体素子１
の回路形成面を覆い保護するとともに、導体配線部１４
と金属バンプ１２とを電気的に接続している。また、導
体配線部１４は異方導電性ペースト１３上に直接形成さ
れており、導体配線部１４の金属バンプ１２との接合面
は異方導電性ペースト１３に覆われている。さらに、導
体配線部１４の異方導電性ペースト１３に接している面
と反対側の面で外部電極１６と接続されていない部分、
および異方導電性ペースト１３の上面で導体配線部１４
が形成されていない部分は、絶縁性保護膜１５で覆われ
保護されている。
【００２０】なお、図２においては、導体配線部１４
は、両側のもののみが金属バンプ１２と直接接続されて
いるように示されているが、実際は導体配線部１４毎
に、対応する金属バンプ１２および電極パッド２を有し
ており、各導体配線部１４は対応する金属バンプ１２
と、異方導電性ペースト１３を介して接続されている。
は、両側のもののみが金属バンプ１２と直接接続されて
いるように示されているが、実際は導体配線部１４毎
に、対応する金属バンプ１２および電極パッド２を有し
ており、各導体配線部１４は対応する金属バンプ１２
と、異方導電性ペースト１３を介して接続されている。
【００２１】次に、本実施の形態における半導体装置の
製造方法について、図面を参照して説明する。図６、図
８および図９は、本発明の第１の実施の形態における半
導体装置の製造方法を示す工程図である。なお、半導体
装置の上下をひっくり返して製造を行う工程もあるが、
前後の工程との差異を明確に示すため、図６、図８およ
び図９においては、すべて外部電極が上方にくるように
表示している。
製造方法について、図面を参照して説明する。図６、図
８および図９は、本発明の第１の実施の形態における半
導体装置の製造方法を示す工程図である。なお、半導体
装置の上下をひっくり返して製造を行う工程もあるが、
前後の工程との差異を明確に示すため、図６、図８およ
び図９においては、すべて外部電極が上方にくるように
表示している。
【００２２】電極パッド２を備えた半導体素子１を、図
６（ａ）に示すように、ウェハ状態で用意する。つぎ
に、図６（ｂ）に示すように、電極パッド２上に金属バ
ンプ１２を形成する。金属バンプ１２にはスタッドバン
プ、メッキバンプ、半田バンプなどを用いる。
６（ａ）に示すように、ウェハ状態で用意する。つぎ
に、図６（ｂ）に示すように、電極パッド２上に金属バ
ンプ１２を形成する。金属バンプ１２にはスタッドバン
プ、メッキバンプ、半田バンプなどを用いる。
【００２３】つぎに、Ｃｕ箔１９をあらかじめ板状基材
２０に貼り付けたものを用意し、図６（ｃ）の上下を逆
にした状態になるように、Ｃｕ箔１９上に異方導電性ペ
ースト１３を配置し、半導体素子１を金属バンプ１２形
成面を下にして異方導電性ペースト１３上に配置する。
つぎに、Ｃｕ箔１９と半導体素子１とを圧着しながら、
異方導電性ペースト１３を加熱して、異方導電性ペース
ト１３を介して金属バンプ１２とＣｕ箔１９とを電気的
に接続するとともに、異方導電性ペースト１３を硬化さ
せた後、板状基材２０をＣｕ箔１９から剥離または除去
することによって、図６（ｄ）の上下を逆にした状態と
なる。
２０に貼り付けたものを用意し、図６（ｃ）の上下を逆
にした状態になるように、Ｃｕ箔１９上に異方導電性ペ
ースト１３を配置し、半導体素子１を金属バンプ１２形
成面を下にして異方導電性ペースト１３上に配置する。
つぎに、Ｃｕ箔１９と半導体素子１とを圧着しながら、
異方導電性ペースト１３を加熱して、異方導電性ペース
ト１３を介して金属バンプ１２とＣｕ箔１９とを電気的
に接続するとともに、異方導電性ペースト１３を硬化さ
せた後、板状基材２０をＣｕ箔１９から剥離または除去
することによって、図６（ｄ）の上下を逆にした状態と
なる。
【００２４】この図６（ｃ）、（ｄ）に示す工程におい
て、板状基材２０を用いずに、Ｃｕ箔１９上に異方導電
性ペースト１３を直接配置し、半導体素子１を金属バン
プ１２形成面を下にして異方導電性ペースト１３上に配
置して、Ｃｕ箔１９と半導体素子１とを圧着しながら、
異方導電性ペースト１３を加熱して、異方導電性ペース
ト１３を介して金属バンプ１２とＣｕ箔１９とを電気的
に接続するとともに、異方導電性ペースト１３を硬化さ
せることによって、図６（ｄ）の上下を逆にした状態を
得るとしても良い。
て、板状基材２０を用いずに、Ｃｕ箔１９上に異方導電
性ペースト１３を直接配置し、半導体素子１を金属バン
プ１２形成面を下にして異方導電性ペースト１３上に配
置して、Ｃｕ箔１９と半導体素子１とを圧着しながら、
異方導電性ペースト１３を加熱して、異方導電性ペース
ト１３を介して金属バンプ１２とＣｕ箔１９とを電気的
に接続するとともに、異方導電性ペースト１３を硬化さ
せることによって、図６（ｄ）の上下を逆にした状態を
得るとしても良い。
【００２５】また、同じく板状基材２０を用いずに、半
導体素子１の金属バンプ１２形成面を上にして、半導体
素子１上に異方導電性ペースト１３を直接配置し、Ｃｕ
箔１９を異方導電性ペースト１３上に配置して、Ｃｕ箔
１９と半導体素子１とを圧着しながら、異方導電性ペー
スト１３を加熱して、異方導電性ペースト１３を介して
金属バンプ１２とＣｕ箔１９とを電気的に接続するとと
もに、異方導電性ペースト１３を硬化させることによっ
て、図６（ｄ）の状態を得るとしても良い。
導体素子１の金属バンプ１２形成面を上にして、半導体
素子１上に異方導電性ペースト１３を直接配置し、Ｃｕ
箔１９を異方導電性ペースト１３上に配置して、Ｃｕ箔
１９と半導体素子１とを圧着しながら、異方導電性ペー
スト１３を加熱して、異方導電性ペースト１３を介して
金属バンプ１２とＣｕ箔１９とを電気的に接続するとと
もに、異方導電性ペースト１３を硬化させることによっ
て、図６（ｄ）の状態を得るとしても良い。
【００２６】つぎに、図６（ｄ）の状態のＣｕ箔１９を
利用して、図６（ｅ）に示すように導体配線部１４を形
成する。この形成の工程を図９を参照して説明する。図
９（ａ）は図６（ｄ）の状態のＣｕ箔１９付近を拡大し
て示したものである。図９（ｂ）に示すように、Ｃｕ箔
１９の異方導電性ペースト１３配置面の背面側にレジス
ト２１を塗布し、露光、現像することにより、レジスト
２１で凸型の配線パターンを形成する。その後、図９
（ｃ）に示すように、Ｃｕのみに選択性のあるエッチン
グ液により、レジスト２１に覆われている部分のＣｕ箔
１９のみを残すようにＣｕ箔１９をエッチングして、Ｃ
ｕ箔１９の配線パターンを形成する。その後、図９
（ｄ）に示すように、レジスト２１を溶剤により除去す
る。この後、図９（ｅ）に示すように、Ｃｕ箔１９上
に、たとえばＮｉ、Ａｕの順にメッキ２２を行い、Ｃｕ
箔１９とメッキ２２で構成される導体配線部１４を形成
する。
利用して、図６（ｅ）に示すように導体配線部１４を形
成する。この形成の工程を図９を参照して説明する。図
９（ａ）は図６（ｄ）の状態のＣｕ箔１９付近を拡大し
て示したものである。図９（ｂ）に示すように、Ｃｕ箔
１９の異方導電性ペースト１３配置面の背面側にレジス
ト２１を塗布し、露光、現像することにより、レジスト
２１で凸型の配線パターンを形成する。その後、図９
（ｃ）に示すように、Ｃｕのみに選択性のあるエッチン
グ液により、レジスト２１に覆われている部分のＣｕ箔
１９のみを残すようにＣｕ箔１９をエッチングして、Ｃ
ｕ箔１９の配線パターンを形成する。その後、図９
（ｄ）に示すように、レジスト２１を溶剤により除去す
る。この後、図９（ｅ）に示すように、Ｃｕ箔１９上
に、たとえばＮｉ、Ａｕの順にメッキ２２を行い、Ｃｕ
箔１９とメッキ２２で構成される導体配線部１４を形成
する。
【００２７】このとき、メッキ２２の構成はＡｌ、Ｃ
ｒ、Ｎｉ、Ａｕ、Ｐｄなどの単層のメッキでも良いし、
Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕなどの組み合わせ
による二層以上のメッキでも良い。
ｒ、Ｎｉ、Ａｕ、Ｐｄなどの単層のメッキでも良いし、
Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕなどの組み合わせ
による二層以上のメッキでも良い。
【００２８】つぎに、図６（ｆ）に示すように、外部電
極１６搭載部分のみを開口させるように、導体配線部１
４上および異方導電性ペースト１３上に絶縁性保護膜１
５を形成する。絶縁性保護膜１５には、ソルダーレジス
トや、封止樹脂を用いる。
極１６搭載部分のみを開口させるように、導体配線部１
４上および異方導電性ペースト１３上に絶縁性保護膜１
５を形成する。絶縁性保護膜１５には、ソルダーレジス
トや、封止樹脂を用いる。
【００２９】つぎに、図６（ｇ）に示すように、絶縁性
保護膜１５の開口部を介して外部電極１６を接続する。
外部電極１６としては、たとえば半田ボールを導体配線
部１４に搭載し、加熱、溶融することで半田ボールを導
体配線部１４に接続する。ここで、半田ボールの代わり
に、表面を半田で被覆したボール状電極を用いても良
い。
保護膜１５の開口部を介して外部電極１６を接続する。
外部電極１６としては、たとえば半田ボールを導体配線
部１４に搭載し、加熱、溶融することで半田ボールを導
体配線部１４に接続する。ここで、半田ボールの代わり
に、表面を半田で被覆したボール状電極を用いても良
い。
【００３０】最後に、図６（ｈ）に示すように、半導体
装置を個片に分割する。分割の方法としては、レーザー
カット、ダイシング、金型加工のいずれを用いても良
い。
装置を個片に分割する。分割の方法としては、レーザー
カット、ダイシング、金型加工のいずれを用いても良
い。
【００３１】なお、図９に示した工程の代わりに、図８
に示す次のような工程を用いても良い。図８（ａ）は図
６（ｄ）の状態のＣｕ箔１９付近を拡大して示したもの
である。図８（ｂ）に示すように、Ｃｕ箔１９の異方導
電性ペースト１３配置面の背面側にレジスト２１を塗布
し、露光、現像することにより、レジスト２１で凹型の
配線パターンを形成する。この後、図８（ｃ）に示すよ
うに、たとえばＮｉ、Ａｕの順にメッキ２２を行い、Ｃ
ｕ箔１９上にメッキ２２の配線パターンを形成する。そ
の後、図８（ｄ）に示すように、レジスト２１を溶剤に
より除去する。その後、図８（ｅ）に示すように、Ｃｕ
のみに選択性のあるエッチング液により、メッキ２２の
配線パターン下のＣｕ箔１９のみを残すようにＣｕ箔１
９をエッチングして、Ｃｕ箔１９とメッキ２２の導体配
線部１４を形成する。
に示す次のような工程を用いても良い。図８（ａ）は図
６（ｄ）の状態のＣｕ箔１９付近を拡大して示したもの
である。図８（ｂ）に示すように、Ｃｕ箔１９の異方導
電性ペースト１３配置面の背面側にレジスト２１を塗布
し、露光、現像することにより、レジスト２１で凹型の
配線パターンを形成する。この後、図８（ｃ）に示すよ
うに、たとえばＮｉ、Ａｕの順にメッキ２２を行い、Ｃ
ｕ箔１９上にメッキ２２の配線パターンを形成する。そ
の後、図８（ｄ）に示すように、レジスト２１を溶剤に
より除去する。その後、図８（ｅ）に示すように、Ｃｕ
のみに選択性のあるエッチング液により、メッキ２２の
配線パターン下のＣｕ箔１９のみを残すようにＣｕ箔１
９をエッチングして、Ｃｕ箔１９とメッキ２２の導体配
線部１４を形成する。
【００３２】このとき、メッキ２２の構成はＡｌ、Ｃ
ｒ、Ｎｉ、Ａｕ、Ｐｄなどの単層のメッキでも良いし、
Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕなどの組み合わせ
による二層以上のメッキでも良い。
ｒ、Ｎｉ、Ａｕ、Ｐｄなどの単層のメッキでも良いし、
Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕなどの組み合わせ
による二層以上のメッキでも良い。
【００３３】また、図６（ｆ）および（ｇ）に示した工
程の代わりに、外部電極１６を導体配線部１４に接続し
た後、各外部電極１６の一部が露出するように、導体配
線部１４上および異方導電性ペースト１３上に絶縁性保
護膜１５を形成するという工程を用いても良い。
程の代わりに、外部電極１６を導体配線部１４に接続し
た後、各外部電極１６の一部が露出するように、導体配
線部１４上および異方導電性ペースト１３上に絶縁性保
護膜１５を形成するという工程を用いても良い。
【００３４】（第２の実施の形態）次に、本発明の第２
の実施の形態について図面を参照して説明する。図３は
本発明の第２の実施の形態における半導体装置の断面図
である。
の実施の形態について図面を参照して説明する。図３は
本発明の第２の実施の形態における半導体装置の断面図
である。
【００３５】本実施の形態における半導体装置は、強度
アップおよび／または放熱性アップのために、半導体装
置の外形寸法の全長および全幅を、半導体素子１の外形
寸法の全長および全幅よりも大きくして、外部電極の数
を調整したものである。他の構成は、前述した第１の実
施の形態における半導体装置と同じであるため、説明は
省略する。
アップおよび／または放熱性アップのために、半導体装
置の外形寸法の全長および全幅を、半導体素子１の外形
寸法の全長および全幅よりも大きくして、外部電極の数
を調整したものである。他の構成は、前述した第１の実
施の形態における半導体装置と同じであるため、説明は
省略する。
【００３６】次に、本実施の形態における半導体装置の
製造方法について、図面を参照して説明する。図７は本
発明の第２の実施の形態における半導体装置の製造方法
を示す工程図である。なお、図６、図８および図９と同
様に、半導体装置の上下をひっくり返して製造を行う工
程もあるが、前後の工程との差異を明確に示すため、図
７においては、すべて外部電極が上方にくるように表示
している。
製造方法について、図面を参照して説明する。図７は本
発明の第２の実施の形態における半導体装置の製造方法
を示す工程図である。なお、図６、図８および図９と同
様に、半導体装置の上下をひっくり返して製造を行う工
程もあるが、前後の工程との差異を明確に示すため、図
７においては、すべて外部電極が上方にくるように表示
している。
【００３７】本実施の形態における半導体装置の製造方
法が、前記した本発明の第１の実施の形態の半導体装置
の製造方法と異なる点は、図７（ｂ）に示す、ウェハ状
態で、半導体素子１の電極パッド２上に金属バンプ１２
を形成する工程の後に、図７（ｃ）に示す、半導体素子
１を個片に分割するという工程を有することにある。分
割の方法としては、レーザーカットまたは、ダイシング
のいずれを用いても良い。また、半導体素子１の個片分
割は、電極パッド２上に金属バンプ１２を形成する前に
行っても良い。他の工程については、上述した第１の実
施の形態における半導体装置の製造方法と同様であるの
で、説明を省略する。
法が、前記した本発明の第１の実施の形態の半導体装置
の製造方法と異なる点は、図７（ｂ）に示す、ウェハ状
態で、半導体素子１の電極パッド２上に金属バンプ１２
を形成する工程の後に、図７（ｃ）に示す、半導体素子
１を個片に分割するという工程を有することにある。分
割の方法としては、レーザーカットまたは、ダイシング
のいずれを用いても良い。また、半導体素子１の個片分
割は、電極パッド２上に金属バンプ１２を形成する前に
行っても良い。他の工程については、上述した第１の実
施の形態における半導体装置の製造方法と同様であるの
で、説明を省略する。
【００３８】（第３の実施の形態）次に、本発明の第３
の実施の形態について図面を参照して説明する。図４は
本発明の第３の実施の形態における半導体装置の断面図
である。
の実施の形態について図面を参照して説明する。図４は
本発明の第３の実施の形態における半導体装置の断面図
である。
【００３９】本実施の形態における半導体装置は、強度
アップおよび／または平坦性アップのために、半導体素
子１と導体配線部１４との間に、板状部材１７を設けた
ものである。他の構成は、前述した第１の実施の形態に
おける半導体装置と同じであるため、説明は省略する。
アップおよび／または平坦性アップのために、半導体素
子１と導体配線部１４との間に、板状部材１７を設けた
ものである。他の構成は、前述した第１の実施の形態に
おける半導体装置と同じであるため、説明は省略する。
【００４０】また、本実施の形態における半導体装置の
製造方法については、金属バンプ２を形成する工程の
後、異方導電性ペースト１３を硬化する工程の前に、半
導体素子１と、導体配線部１４を形成する金属箔との間
に板状部材１７を配置する工程が追加される他は、第１
の実施の形態における半導体装置の製造方法と同様であ
るので、説明を省略する。
製造方法については、金属バンプ２を形成する工程の
後、異方導電性ペースト１３を硬化する工程の前に、半
導体素子１と、導体配線部１４を形成する金属箔との間
に板状部材１７を配置する工程が追加される他は、第１
の実施の形態における半導体装置の製造方法と同様であ
るので、説明を省略する。
【００４１】（第４の実施の形態）次に、本発明の第４
の実施の形態について図面を参照して説明する。図５は
本発明の第４の実施の形態における半導体装置の断面図
である。
の実施の形態について図面を参照して説明する。図５は
本発明の第４の実施の形態における半導体装置の断面図
である。
【００４２】本実施の形態における半導体装置は、強度
アップ、平坦性アップおよび／または放熱性アップのた
めに、半導体素子１の周辺に枠状部材１８を設けたもの
である。他の構成は、前述した第１の実施の形態におけ
る半導体装置と同じであるため、説明は省略する。
アップ、平坦性アップおよび／または放熱性アップのた
めに、半導体素子１の周辺に枠状部材１８を設けたもの
である。他の構成は、前述した第１の実施の形態におけ
る半導体装置と同じであるため、説明は省略する。
【００４３】また、本実施の形態における半導体装置の
製造方法については、異方導電性ペースト１３を硬化す
る工程の前に、半導体素子１の周辺に枠状部材１８を配
置する工程が追加される他は、第１の実施の形態におけ
る半導体装置の製造方法と同様であるので、説明を省略
する。
製造方法については、異方導電性ペースト１３を硬化す
る工程の前に、半導体素子１の周辺に枠状部材１８を配
置する工程が追加される他は、第１の実施の形態におけ
る半導体装置の製造方法と同様であるので、説明を省略
する。
【００４４】なお、本発明の異方導電性材料は、上述し
た第１〜第４の実施の形態においては、異方導電性ペー
ストであるとして説明したが、これに限らず、例えば、
異方導電性フィルムでも良く、要するに、厚み方向にの
み良好な導電性を有し、硬化することによってある程度
の強度を有する材料であれば良い。
た第１〜第４の実施の形態においては、異方導電性ペー
ストであるとして説明したが、これに限らず、例えば、
異方導電性フィルムでも良く、要するに、厚み方向にの
み良好な導電性を有し、硬化することによってある程度
の強度を有する材料であれば良い。
【００４５】また、本発明の金属箔は、上述した第１〜
第４の実施の形態においては、Ｃｕ箔であるとして説明
したが、これに限らず、Ｎｉ、Ｃｒ、Ｔｉ、Ａｕ、Ａｌ
などの単層の金属箔でも良いし、Ｃｕ、Ｎｉ、Ｃｒ、Ｔ
ｉ、Ａｕ、Ａｌ、Ｐｄなどの組み合わせによる二層以上
の金属箔でも良い。
第４の実施の形態においては、Ｃｕ箔であるとして説明
したが、これに限らず、Ｎｉ、Ｃｒ、Ｔｉ、Ａｕ、Ａｌ
などの単層の金属箔でも良いし、Ｃｕ、Ｎｉ、Ｃｒ、Ｔ
ｉ、Ａｕ、Ａｌ、Ｐｄなどの組み合わせによる二層以上
の金属箔でも良い。
【００４６】
【発明の効果】以上説明したところから明らかなよう
に、本発明は、基板を設ける必要がなく、接合領域とス
ルーホールを省くことができるため、外形の小型化が可
能な半導体装置およびその製造方法を提供することがで
きる。
に、本発明は、基板を設ける必要がなく、接合領域とス
ルーホールを省くことができるため、外形の小型化が可
能な半導体装置およびその製造方法を提供することがで
きる。
【図１】本発明の第１の実施の形態における半導体装置
の一部を示す構成図。
の一部を示す構成図。
【図２】本発明の第１の実施の形態における半導体装置
の断面図。
の断面図。
【図３】本発明の第２の実施の形態における半導体装置
の断面図。
の断面図。
【図４】本発明の第３の実施の形態における半導体装置
の断面図。
の断面図。
【図５】本発明の第４の実施の形態における半導体装置
の断面図。
の断面図。
【図６】本発明の第１の実施の形態における半導体装置
の製造方法を示す工程図。
の製造方法を示す工程図。
【図７】本発明の第２の実施の形態における半導体装置
の製造方法を示す工程図。
の製造方法を示す工程図。
【図８】本発明の第１の実施の形態および第２の実施の
形態における半導体装置の製造方法の導体配線部形成に
関する工程図。
形態における半導体装置の製造方法の導体配線部形成に
関する工程図。
【図９】本発明の第１の実施の形態および第２の実施の
形態における半導体装置の製造方法の導体配線部形成に
関する工程図。
形態における半導体装置の製造方法の導体配線部形成に
関する工程図。
【図１０】従来の半導体装置を示す断面図。
１ 半導体素子 ２ 電極パッド ３ 金ワイヤー ４ 樹脂基板 ５ スルーホール ６ 基板表面導体 ７ 基板裏面導体 ８ レジスト ９ 接合材料 １０ 半田ボール １１ 封止樹脂 １２ 金属バンプ １３ 異方導電性ペースト １４ 導体配線部 １５ 絶縁性保護膜 １６ 外部電極 １７ 板状部材 １８ 枠状部材 １９ Ｃｕ箔 ２０ 板状基材 ２１ レジスト ２２ メッキ
フロントページの続き (72)発明者 下石坂 望 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 原田 豊 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平８−330355（ＪＰ，Ａ) 特開 平８−70024（ＪＰ，Ａ) 特開 平９−246318（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12
Claims (5)
- 【請求項１】 一つの面上に電極パッドを有する半導体
素子と、前記電極パッド上にそれぞれ形成された金属バ
ンプと、前記電極パッドおよび前記金属バンプを含めて
前記一つの面を覆い、前記一つの面と垂直な方向にのみ
良好な導電性を有する異方導電性材料と、前記異方導電
性材料上に形成され、前記異方導電性材料を介して前記
金属バンプのいずれかと電気的に接続された導体配線部
と、前記半導体素子と前記導体配線部との間に設けた板
状部材と、前記各導体配線部の前記異方導電性材料と接
続された面と反対側の面に形成された外部電極と、少な
くとも前記各外部電極の一部分が露出するように前記導
体配線部を被覆保護する絶縁性保護膜とを備えることを
特徴とする半導体装置。 - 【請求項２】 半導体素子の電極パッド上に金属バンプ
を形成する金属バンプ形成工程と、前記金属バンプ形成
工程の後、厚み方向にのみ良好な導電性を有する異方導
電性材料を前記半導体素子上に前記金属バンプを含めて
覆うように配置し、金属箔を前記異方導電性材料上に配
置する異方導電性材料金属箔配置工程と、前記異方導電
性材料金属箔配置工程の後、前記異方導電性材料を硬化
する異方導電性材料硬化工程と、前記異方導電性材料硬
化工程の後、前記金属箔を利用して導体配線部を形成す
る導体配線部形成工程と、前記導体配線部形成工程の
後、各外部電極用に一部を残して、前記導体配線部およ
び前記異方導電性材料を、絶縁性保護膜で覆う導体配線
部被覆工程と、前記導体配線部被覆工程の後、前記導体
配線部の前記残されている部分に前記外部電極を配置接
続する外郎電極接続工程とを備えることを特徴とする半
導体装置の製造方法。 - 【請求項３】半導体素子の電極バッド上に金属バンプを
形成する金属バンプ形成工程と、前記金属バンプ形成工
程の後、厚み方向にのみ良好な導電性を有する異方導電
性材料を前記半導体素子上に前記金属バンプを含めて覆
うように配置し、金属箔を前記異方導電性材料上に配置
する異方導電性材料金属箔配置工程と、前記異方導電性
材料金属箔配置工程の後、前記異方導電性材料を硬化す
る異方導電性材料硬化工程と、前記異方導電性材料硬化
工程の後、前記金属箔を利用して導体配線部を形成する
導体配織部形成工程と、前記導体配線部形成工程の後、
前記導体配線部に外部電極を配置接続する外部電極接続
工程と、前記外部電極接続工程の後、前記各外部電極の
一部が露出するように、前記導体配線部および前記異方
導電性材料を、絶縁性保護膜で覆う導体配線部被覆工程
とを備えることを特徴とする半導体装置の製造方法。 - 【請求項４】半導体素子の電極パッド上に金属バンプを
形成する金属バンプ形成工程と、前記金属バンプ形成工
程の後、厚み方向にのみ良好な導電性を有する異方導電
性材料を前記半導体素子上に前記金属バンプを合めて覆
うように配置し、あらかじめ板状基材の面上に貼り付け
ておいた金属箔を前記異方導電性材料上に配置する、異
方導電性材料金属箔配置工程と、前記異方導電性材料金
属箔配置工程の後、前記異方導電性材料を硬化する異方
導電性材料硬化工程と、前記異方導電性材料硬化工程の
後、前記板状基材と前記金属箔を分離する基材分離工程
と、前記基材分離工程の後、前記金属箔を利用して導体
配線部を形成する導体配線部形成工程と、前記導体配線
部形成工程の後、各外部電極用に一部を残して、前記導
体配線部および前記異方導電性材料を、絶縁性保護膜で
覆う導体配線部被覆工程と、前記導体配線部被覆工程の
後、前記導体配線部の前記残されている部分に前記外部
電極を配置接続する外部電極接続工程とを備えることを
特徴とする半導体装置の製造方法。 - 【請求項５】半導体素子の電極バッド上に金属バンプを
形成する金属バンプ形成工程と、前記金属バンプ形成工
程の後、厚み方向にのみ良好な導電性を有する異方導電
性材料を前記半導体素子上に前記金属バンプを含めて覆
うように配置し、あらかじめ板状基材の面上に貼り付け
ておいた金属箔を前記異方導電性材料上に配置する異方
導電性材料金属箔配置工程と、前記異方導電性材料金属
箔配置工程の後、前記異方導電性材料を硬化する異方導
電性材料硬化工程と、前記異方導電性材料硬化工程の
後、前記板状基材と前記金属箔を分離する基材分離工程
と、前記基材分離工程の後、前記金属箔を利用して導体
配線部を形成する導体配線部形成工程と、前記導体配線
部形成工程の後、前記導体配線部に外部電極を配置接続
する外部電極接続工程と、前記外部電極接続工程の後、
前記各外部電極の一部が露出するように、前記導体配線
部および前記異方導電性材料を、絶縁性保護膜で覆う導
体配線部被覆工程とを備えることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23131897A JP3336235B2 (ja) | 1997-08-27 | 1997-08-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23131897A JP3336235B2 (ja) | 1997-08-27 | 1997-08-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174310A JPH1174310A (ja) | 1999-03-16 |
| JP3336235B2 true JP3336235B2 (ja) | 2002-10-21 |
Family
ID=16921763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23131897A Expired - Fee Related JP3336235B2 (ja) | 1997-08-27 | 1997-08-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3336235B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2008084959A (ja) | 2006-09-26 | 2008-04-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1997
- 1997-08-27 JP JP23131897A patent/JP3336235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174310A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2002270724A (ja) | 半導体装置およびその製造方法 | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JP3420706B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 | |
| US8253239B2 (en) | Multi-chip semiconductor connector | |
| US7459771B2 (en) | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP3115807B2 (ja) | 半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |