JPH11191602A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH11191602A
JPH11191602A JP9358858A JP35885897A JPH11191602A JP H11191602 A JPH11191602 A JP H11191602A JP 9358858 A JP9358858 A JP 9358858A JP 35885897 A JP35885897 A JP 35885897A JP H11191602 A JPH11191602 A JP H11191602A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
layer
insulating layer
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9358858A
Other languages
English (en)
Other versions
JP3031323B2 (ja
Inventor
Katsunobu Suzuki
克信 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9358858A priority Critical patent/JP3031323B2/ja
Priority to KR1019980058333A priority patent/KR100326834B1/ko
Priority to US09/220,772 priority patent/US6111311A/en
Publication of JPH11191602A publication Critical patent/JPH11191602A/ja
Application granted granted Critical
Publication of JP3031323B2 publication Critical patent/JP3031323B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを組み付ける金属板を確実に接
地電位にすると共に、耐湿性向上し、且つ、製造を容易
にした半導体装置を提供する。 【解決手段】 銅又はアルミニウムを主成分とする金属
板１に絶縁層２と金属箔層３とが形成された３層金属基
板上に半導体チップ５を組み付けるようにした半導体装
置において、前記３層金属基板上の絶縁層２と金属箔層
３とを除去して、前記金属板１が露出した露出面１０に
前記半導体チップ５を組み付けると共に、この露出面１
０と残された前記絶縁層２との間に前記金属板１と半導
体チップ５とを電気的に接続するためのボンディング領
域４を設けたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係わり、特に、半導体チップを組み付ける金
属板を確実に接地電位にすることを可能にした半導体装
置とその製造方法に関する。
【０００２】
【従来の技術】従来の高電気的特性を有する配線層１層
タイプのＢＧＡパッケージの半断面図を図４に示す。図
４はＬＳＩ Ｌｏｇｉｃ社が１９９６年のＩＥＥＥ主催
のＥｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎ
ｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅで発
表した論文「ＴＢＧＡ Ｂｏｎｄ Ｐｒｏｃｅｓｓ ｆ
ｏｒ Ｇｒｏｕｎｄ ａｎｄ Ｐｏｗｅｒ Ｐｌａｎｅ
Ｃｏｎｎｅｃｔｉｏｎｓ」の抜粋である。
【０００３】金属より形成されるヒートスプレッダー３
３上に接着剤を用いて電源電位のプレーン（電源プレー
ン３４）を張る。この電源プレーン３４上に所定のパタ
ーンを有するポリイミド３６を接着剤を用いて重ねる。
半導体チップ３１が搭載される場所にはヒートスプレッ
ダー３３が露出し、所定の深さの窪んだ形状を形成して
いる。この窪みに半導体チップ３１をマウント材３２を
用いて搭載する。半導体チップ３１の電極とヒートスプ
レッダー３３及び電源プレーン３４及びその他の信号配
線は銅箔より形成されるパターン３５を用いてＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）接
続によって行われる。このようなＴＢＡ接続を用いたＢ
ＧＡタイプのパッケージでは製品の品種毎にＴＡＢテー
プを作製しなければならないという問題点と金属板にＴ
ＡＢテープを貼る、もしくはＴＡＢ接続された半導体チ
ップに金属板を貼るという工程を必要とするため、コス
トが上がる原因にもなっていた。
【０００４】次に第２の従来技術を説明する。図５はＭ
ｏｔｏｒｏｌａ社の米国特許第５，１５３，３８５を部
分切欠図に示したものである。金属板より形成されるヒ
ートスプレッダー３８上に、半導体チップ４２を搭載す
るエリアを抜いた有機基板３９を張り付けている。この
有機基板３９の全面には銅箔からなる接地電位プレーン
４０が設けられ、その上に所定の配線パターン４１を有
する有機基板４３を張り付けている。そして、半導体チ
ップ４２の接地電極４４より接地電位プレーン４０に、
又、信号電極４５より有機基板４３上の信号配線パター
ン４１にそれぞれワイヤーボンディングを行ない電気的
接続を行うようになっている。配線パターン４１は有機
基板４３を介して接地電位プレーン４０に対して所定の
インピーダンスを有する。
【０００５】しかし、上記した半導体装置では、ヒート
スプレッダー３８上に、有機基板３９、４３を貼り合わ
せる構造であるから、高価になってしまう。また、ヒー
トスプレッダー３８は接地電位プレーン４０を介して半
導体チップ４２に接続されるから、ヒートスプレッダー
３８を接地電位にし、且つ、半導体チップ４２を接地電
位にすることは困難である。更に、基板の張り合わせに
より形成されるため接合面よりの水分の侵入が多く、耐
湿性の面で信頼性にかけるという問題もあった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、半導体チップを組
み付ける金属板を確実に接地電位にすると共に、耐湿性
向上させ、且つ、製造を容易にした新規な半導体装置と
その製造方法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、金属板上に絶縁層と金属箔層と
が形成された３層金属基板に半導体チップを組み付ける
ようにした半導体装置において、前記３層金属基板上の
絶縁層と金属箔層とを除去して、前記金属板が露出した
露出面に前記半導体チップを組み付けると共に、この露
出面と残された前記絶縁層との間に前記金属板と半導体
チップとを電気的に接続するためのボンディング領域を
設けたことを特徴とするものであり、又、第２態様は、
前記ボンディング領域は前記金属板と絶縁層との接着面
より所定の寸法下がって形成されていることを特徴とす
るものであり、又、第３態様は、前記ボンディング領域
は溝状に形成されていることを特徴とするものであり、
又、第４態様は、前記露出面の中央部は凹状に形成さ
れ、この凹状に形成された凹状部分に前記半導体チップ
を組み付けると共に、この凹状部分と前記接着面の内側
端部との間に前記ボンディング領域を設けたことを特徴
とするものであり、又、第５態様は、前記ボンディング
領域は前記凹状部分と前記接着面の内側端部との間に形
成された段部であることを特徴とするものである。
【０００８】又、本発明に係る半導体装置の製造方法の
第１態様は、金属板上に絶縁層と金属箔層とが形成され
た３層金属基板に半導体チップを組み付けるようにした
半導体装置の製造方法において、前記３層金属基板上の
絶縁層と金属箔層とを除去し、前記半導体チップを組み
付けるためのマウント領域を形成する工程と、前記マウ
ント領域と残された前記絶縁層との間に、前記金属板と
半導体チップとを電気的に接続するためのボンディング
領域を形成し、前記半導体チップを組み付けるマウント
領域を形成する工程と、前記マウント領域に前記半導体
チップを組み付ける工程と、を含むことを特徴とするも
のであり、又、第２態様は、ボンディング領域を形成す
る工程は、前記マウント領域の外周部に形成した溝状の
部分をプレス加工で形成する工程であることを特徴とす
るものであり、又、第３態様は、ボンディング領域を形
成する工程は、前記マウント領域の中央部を凹状に形成
すると共に、この凹状に形成された凹状部分と前記マウ
ント領域の外周部分との間に段部をプレス加工で形成す
る工程であることを特徴とするものである。
【０００９】
【発明の実施の形態】本発明に係る半導体装置は、金属
板上に絶縁層と金属箔層とが形成された３層金属基板に
半導体チップを組み付けるようにした半導体装置におい
て、前記３層金属基板上の絶縁層と金属箔層とを除去し
て、前記金属板が露出した露出面に前記半導体チップを
組み付けると共に、この露出面と残された前記絶縁層と
の間に前記金属板と半導体チップとを電気的に接続する
ためのボンディング領域を設けたものである。
【００１０】このように構成した本発明の半導体では、
金属板１は半田ボール７の裏面に位置するチェック端子
８を除いてグランド電位になる。この構造により金属箔
層３で形成される配線パターンはグランド電位の金属板
１に対して所定のインピーダンスを有することができ、
電気的特性を向上させることができる。また、上記のよ
うにグランドボンディングエリア４と配線層を形成する
金属箔層３の間に段差ｔを設けることにより金線６によ
る多段ボンディングを可能にする。
【００１１】これにより、金属板を低インピーダンスに
することができ、シールド性が向上するなど、電気特性
が向上する。又、本発明に係る半導体装置の製造方法
は、金属板上に絶縁層と金属箔層とが形成された３層金
属基板に半導体チップを組み付けるようにした半導体装
置の製造方法において、前記３層金属基板上の絶縁層と
金属箔層とを除去し、前記半導体チップを組み付けるマ
ウント領域を形成する工程と、前記マウント領域と残さ
れた前記絶縁層との間に、前記金属板と半導体チップと
を電気的に接続するためのボンディング領域をプレス加
工で形成する工程と、前記マウント領域に前記半導体チ
ップを組み付ける工程と、を含むものである。
【００１２】
【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。
図１は、本発明に係わる半導体装置の具体的の構造を示
す半断面図、図２は要部の斜視図であって、図には、銅
又はアルミニウムを主成分とする金属板１上に絶縁層２
と金属箔層３とが形成された３層金属基板に半導体チッ
プ５を組み付けるようにした半導体装置において、前記
３層金属基板上の絶縁層２と金属箔層３とを除去して、
前記金属板１が露出した露出面１０に前記半導体チップ
５を組み付けると共に、この露出面１０と残された前記
絶縁層２との間に前記金属板１と半導体チップ５とを電
気的に接続するためのボンディング領域４を設けた半導
体装置が示され、又、前記ボンディング領域４は前記金
属板１と絶縁層２との接着面１ａより所定の寸法だけ下
がって形成されていることを特徴とする半導体装置が示
され、又、前記露出面１０の中央部（半導体チップのマ
ウント領域）１１は凹状に形成され、この凹状に形成さ
れた凹状部分に前記半導体チップ５を組み付けると共
に、この凹状部分と前記接着面１ａの内側端部１ｂとの
間に、前記ボンディング領域４を設けたことを特徴とす
る半導体装置が示され、又、前記ボンディング領域４は
前記凹状部分と前記接着面１ａの内側端部１ｂとの間に
形成された段部１２であることを特徴とする半導体装置
が示されている。
【００１３】次に、本発明を図２を参照してより詳細に
説明する。本具体例のパッケージ構造では、約０．２０
（０．２０〜０．５０）ｍｍ厚のＣｕ基板１３の表面上
に、約５０（２５〜６０）μｍ厚の有機系絶縁体である
ポリイミド層１４が設けられる。更に、その上に約２０
（１８〜３５）μｍ厚の銅箔より形成された配線パター
ン１５が形成される。半導体チップ１６を搭載する所定
位置の金属箔層及びポリイミド層は除去されＣｕ基板１
３が露出する。露出したＣｕ基板１３は配線パターン１
５側から見て、凹形状に形成される。凹状に形成された
Ｃｕ基板１３の上部とポリイミド層１４の内側端部の間
に５０μｍ〜１００μｍの段差ｔを設ける。この段差ｔ
により形成された段部２３にはボンディング可能な約
０．５（０．２〜０．５）ｍｍ幅の平坦部（以下グラン
ドボンディングエリア）１７が設けられる。このグラン
ドボンディングエリア１７は半導体チップ１６の接地用
電極２０と金線１８ｅによって接続される。この場合、
複数の金線を用いて、異なる複数個所と半導体チップ１
６とが接続される。また、信号用電極２１と配線パター
ン１５も同様に金線１８ａにより接続される。このた
め、Ｃｕ基板１３は接地電位になり、配線パターン１５
はポリイミド層１４を介して所定のインピーダンス（例
えば５０オーム）を有するマイクロ・ストリップライン
構造を形成する。また、上記のようにグランドボンディ
ングエリア１７と配線パターン１５の間に段差ｔを設け
ることにより金線１８ａ、１８ｅによる多段ボンディン
グを可能にし、多ピン化にも対応できる。
【００１４】次に、本発明の他の具体例について、図３
を用いて説明する。銅またはアルミニウムを主成分とす
る金属板２２上に、有機絶縁層２３、更に金属箔層２４
が形成された３層金属板を基材とする配線層１層からな
るＢＧＡ型半導体装置用パッケージに於いて、半導体チ
ップ２５を搭載する所定の位置の金属箔層２４及び有機
系絶縁層２３を除去し金属板１を露出させる。この露出
した金属板２２に対して半導体チップ２５の外端と有機
絶縁層２３の間の金属板２２上にボンディング可能な平
坦部を有する溝（グランドボンディングエリア）２６を
設ける。
【００１５】このグランドボンディングエリア２６は半
導体チップ２５のグランド用電極と金線２７によって接
続される。これにより金属板２２はグランド電位にな
る。更に、詳しく説明すると、この例のパッケージ構造
では、約０．２０（０．２０〜０．５０）ｍｍ厚のＣｕ
のような金属板２２の表面上に、約５０（２５〜６０）
μｍ厚のポリイミドのような有機絶縁層２３が設けられ
る。更にその上に約２０（１８〜３５）μｍ層の配線パ
ターンとして形成される金属箔層２４が存在する。半導
体チップ２５を搭載する所定位置の金属箔層２４及び有
機絶縁層２３を所定の広さに除去し金属板２２を露出さ
せる。
【００１６】露出した金属板２２の半導体チップ２５の
外周と有機絶縁層２３の間に５０μｍ〜１００μｍの段
差ｔを有する溝２６を設ける。この溝２６にはボンディ
ング可能な約０．５（０．２〜０．５）ｍｍ幅の平坦部
（以下グランドボンディングエリア）３５が設けられ
る。グランドボンディングエリア３５は半導体チップ２
５の接地用電極２９と金線２７によって接続される。ま
た、信号用電極３０と配線パターン状の金属箔層２４も
同様に金線２８により接続される。したがって、金属板
２２は接地電位になり、金属箔２４よりなる配線パター
ンは有機絶縁層２３を介して所定のインピーダンス（例
えば５０オーム）を有するマイクロ・ストリップライン
を形成することができる。これにより配線一層構造のＢ
ＧＡパッケージの電気的特性を向上させることができ
る。また、上記のようにグランドボンディングエリア３
５と金属箔層２４との間に段差ｔを設けることにより多
段ボンディングを可能にし、多ピン化、金線の低ループ
化にも対応できる。
【００１７】
【発明の効果】本発明は上述のように構成したので、金
属板を接地電位にし、配線パターンをストリップライン
構造にすることができ、配線層を１層しかもたない半導
体パッケージにおいても、その電気的特性を向上させる
ことができる。又、金線による配線パターンへの接続面
とグランドボンディングエリアへの接続面に段差がある
ために多段ボンディングを可能にした。この多段ボンデ
ィングにより金線のループの高さも低くすることができ
る。グランドボンディングエリアはプレス金型成形など
によって本来の金属板を押しつぶすことにより形成され
る為、パッケージの剛性を上昇させる効果も有する。
【００１８】更にファインピッチの場合、隣接する金線
どうしのショート事故がなくなるという効果もある。
【図面の簡単な説明】
【図１】本発明の具体例を示す断面図である。
【図２】本発明の具体例を示す断面図である。
【図３】本発明の他の具体例を示す断面図である。
【図４】従来技術の断面図である。
【図５】従来技術の他の構造を示す斜視図である。
【符号の説明】
２２ 金属板 １ａ 接着面 ２、２３ 有機絶縁層 ４、１７、３５ グランドボンディングエリア ３、２４ 金属箔層 ５、１６、２５ 半導体チップ ６、１８ａ、１８ｅ、２７、２８ 金線 ９ 封止樹脂 １０ 露出面 １３ Ｃｕ基板 １４ ポリイミド層 １５ 配線パターン ２６ 溝 １２、２３ 段部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 金属板上に絶縁層と金属箔層とが形成さ
    れた３層金属基板に半導体チップを組み付けるようにし
    た半導体装置において、前記３層金属基板上の絶縁層と
    金属箔層とを除去して、前記金属板が露出した露出面に
    前記半導体チップを組み付けると共に、この露出面と残
    された前記絶縁層との間に前記金属板と半導体チップと
    を電気的に接続するためのボンディング領域を設けたこ
    とを特徴とする半導体装置。
  2. 【請求項２】 前記ボンディング領域は前記金属板と絶
    縁層との接着面より所定の寸法下がって形成されている
    ことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記ボンディング領域は溝状に形成され
    ていることを特徴とする請求項１又は２記載の半導体装
    置。
  4. 【請求項４】 前記露出面の中央部は凹状に形成され、
    この凹状に形成された凹状部分に前記半導体チップを組
    み付けると共に、この凹状部分と前記接着面の内側端部
    との間に前記ボンディング領域を設けたことを特徴とす
    る請求項１又は２記載の半導体装置。
  5. 【請求項５】 前記ボンディング領域は前記凹状部分と
    前記接着面の内側端部との間に形成された段部であるこ
    とを特徴とする請求項１、２又は４のいづれかに記載の
    半導体装置。
  6. 【請求項６】 金属板上に絶縁層と金属箔層とが形成さ
    れた３層金属基板に半導体チップを組み付けるようにし
    た半導体装置の製造方法において、前記３層金属基板上
    の絶縁層と金属箔層とを除去し、前記半導体チップを組
    み付けるマウント領域を形成する工程と、前記マウント
    領域と残された前記絶縁層との間に、前記金属板と半導
    体チップとを電気的に接続するためのボンディング領域
    を形成する工程と、前記マウント領域に前記半導体チッ
    プを組み付ける工程と、を含むことを特徴とする半導体
    装置の製造方法。
  7. 【請求項７】 ボンディング領域を形成する工程は、前
    記マウント領域の外周部に形成した溝状の部分をプレス
    加工で形成する工程であることを特徴とする請求項６記
    載の半導体装置の製造方法。
  8. 【請求項８】 ボンディング領域を形成する工程は、前
    記マウント領域の中央部を凹状に形成すると共に、この
    凹状に形成された凹状部分と前記マウント領域の外周部
    分との間に段部をプレス加工で形成する工程であること
    を特徴とする請求項６記載の半導体装置の製造方法。
JP9358858A 1997-12-26 1997-12-26 半導体装置とその製造方法 Expired - Fee Related JP3031323B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9358858A JP3031323B2 (ja) 1997-12-26 1997-12-26 半導体装置とその製造方法
KR1019980058333A KR100326834B1 (ko) 1997-12-26 1998-12-24 와이어본딩반도체장치및반도체패키지
US09/220,772 US6111311A (en) 1997-12-26 1998-12-28 Semiconductor device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9358858A JP3031323B2 (ja) 1997-12-26 1997-12-26 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH11191602A true JPH11191602A (ja) 1999-07-13
JP3031323B2 JP3031323B2 (ja) 2000-04-10

Family

ID=18461468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9358858A Expired - Fee Related JP3031323B2 (ja) 1997-12-26 1997-12-26 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US6111311A (ja)
JP (1) JP3031323B2 (ja)
KR (1) KR100326834B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091401A2 (en) * 1999-10-01 2001-04-11 Shinko Electric Industries Co. Ltd. Semiconductor device package and process for production
JP2009502045A (ja) * 2005-07-18 2009-01-22 クゥアルコム・インコーポレイテッド 集積回路の実装

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
US6297550B1 (en) * 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
US6166464A (en) * 1998-08-24 2000-12-26 International Rectifier Corp. Power module
JP4464527B2 (ja) * 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP2003298204A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 部品の実装構造
US20060202224A1 (en) * 2005-03-08 2006-09-14 Julian Lee Substrate structure for light-emitting diode module
JP2010182911A (ja) * 2009-02-06 2010-08-19 Renesas Electronics Corp 半導体装置の製造方法及びワイヤボンダ
CN103762208B (zh) * 2014-01-28 2016-08-10 扬智科技股份有限公司 半导体结构
US10559547B2 (en) * 2017-06-28 2020-02-11 Murata Manufacturing Co., Ltd. Semiconductor chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283336A (ja) * 1994-04-05 1995-10-27 Toppan Printing Co Ltd チップキャリア
JPH09307019A (ja) * 1996-05-13 1997-11-28 Nippon Micron Kk 半導体パッケージの製造方法及び半導体パッケージ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186670A (ja) * 1989-01-13 1990-07-20 Nec Eng Ltd 半導体集積回路
JPH03203355A (ja) * 1989-12-29 1991-09-05 Nec Corp 紫外線消去型半導体装置
JP2978533B2 (ja) * 1990-06-15 1999-11-15 株式会社日立製作所 半導体集積回路装置
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
JP2725694B2 (ja) * 1994-09-27 1998-03-11 日本電気株式会社 半導体装置用パッケージ
US5701032A (en) * 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
US5672909A (en) * 1995-02-07 1997-09-30 Amkor Electronics, Inc. Interdigitated wirebond programmable fixed voltage planes
JP2716005B2 (ja) * 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5721454A (en) * 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
JPH1041436A (ja) * 1996-07-24 1998-02-13 Nippon Micron Kk 半導体パッケージの製造方法
JP3912445B2 (ja) * 1997-11-05 2007-05-09 日立電線株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283336A (ja) * 1994-04-05 1995-10-27 Toppan Printing Co Ltd チップキャリア
JPH09307019A (ja) * 1996-05-13 1997-11-28 Nippon Micron Kk 半導体パッケージの製造方法及び半導体パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091401A2 (en) * 1999-10-01 2001-04-11 Shinko Electric Industries Co. Ltd. Semiconductor device package and process for production
EP1091401A3 (en) * 1999-10-01 2003-07-02 Shinko Electric Industries Co. Ltd. Semiconductor device package and process for production
KR100721839B1 (ko) * 1999-10-01 2007-05-28 신꼬오덴기 고교 가부시키가이샤 캐리어 기판의 제조 방법 및 반도체 장치의 제조 방법
JP2009502045A (ja) * 2005-07-18 2009-01-22 クゥアルコム・インコーポレイテッド 集積回路の実装
JP4847525B2 (ja) * 2005-07-18 2011-12-28 クゥアルコム・インコーポレイテッド 集積回路の実装

Also Published As

Publication number Publication date
US6111311A (en) 2000-08-29
KR19990063447A (ko) 1999-07-26
JP3031323B2 (ja) 2000-04-10
KR100326834B1 (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
JP3031323B2 (ja) 半導体装置とその製造方法
JPH079953B2 (ja) 半導体装置の製造方法
JP2803656B2 (ja) 半導体装置
JP2784209B2 (ja) 半導体装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH0517709B2 (ja)
JPH11163217A (ja) 半導体装置
JP3398556B2 (ja) 半導体装置の製造方法
JP3336235B2 (ja) 半導体装置およびその製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP2763234B2 (ja) 半導体装置
JP3251810B2 (ja) 集積回路装置の実装方法
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPH05211274A (ja) リードフレーム及び半導体装置
JP2766361B2 (ja) 半導体装置
JP2822446B2 (ja) 混成集積回路装置
JP2883065B2 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置
JPH04119653A (ja) 集積回路素子
JPS59152656A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees