JP3645701B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3645701B2 JP3645701B2 JP36393497A JP36393497A JP3645701B2 JP 3645701 B2 JP3645701 B2 JP 3645701B2 JP 36393497 A JP36393497 A JP 36393497A JP 36393497 A JP36393497 A JP 36393497A JP 3645701 B2 JP3645701 B2 JP 3645701B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor device
- lead
- connection terminal
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、電源回路及び接地回路の共通回路を備え、しかも、導体リードの内側端部を半導体素子に連結する際に、ワイヤ・ボンディング等の手段を用いないで、直接導体リードと半導体素子の電極パッドとを接続する所謂インナーリード・ボンディングタイプの半導体装置の導体回路パターンの構成に関する。
【0002】
【従来の技術】
近年、電子機器の高性能化、小型・薄型化が強く要望され、この要望に対応するために、半導体装置の小型・薄型化及び多端子化が行われ、そのため外部接続端子をファン・アウトタイプのエリア・アレイ状に配置したBGA(ボールグリッド・アレイ)型の半導体装置が開発されている。
上記のように半導体装置の小型化及び多端子化に伴い、回路や回線に、浮遊容量、寄生容量、アースの共通インピーダンス等の影響により、隣接回路に信号が漏れるクロストーク現象や、I/Oスイッチングノイズが発生し電気特性を低下させるという問題があった。これを解消するために、電源、接地の導体回路層を従来の回路パターン層に積層した多層構造の半導体装置が提案されている。
【0003】
また、半導体素子の主面に配置された少なくとも一つの電源及び接地用電極パッドを含む多数の電極パッドと、内側端部を有する複数の導体リード及び電源、接地の導体回路層との接続は、通常は金線やアルミ線を用いたワイヤ・ボンディング法で接続されているが、製造された半導体装置の厚みが厚くなるという欠点がある。そこで、半導体素子をフェイス・ダウン方式で、前記複数の導体リードの内側端部を直接半導体素子のそれぞれ対応する電極パッドに接続するインナーリード・ボンディング法やフリップ・チップ・ボンディング法が提案されている。
【0004】
【発明が解決しようとする課題】
しかしながら、前記多層構造の半導体装置にあっては、複数の導体リードを有する導体回路パターン層とは別に電源用共通導体回路基板及び接地用共通導体回路基板を形成し、該共通基板と前記導体回路パターン層の所定の導体リードとを接続タブを介して溶接等で積層する必要があり、製造された半導体装置の厚みが厚くなると共に、製造工程が複雑化し製造コストを増加させるなどの問題があった。
【0005】
さらに、前記インナーリード・ボンディング法やフリップ・チップ・ボンディング法においては、半導体素子の電極パッドと、導体リードの内側端部との接続が平面状に直接接続を行う方式となっているので、半導体装置の各電極パッドの配列の設計自由度がワイヤ・ボンディング法に比較して低いという問題があった。即ち、ワイヤ・ボンディング法においては、各電極パッド部と前記導体リードの内側端部及び前記電源並びに接地共通基板とをボンディング・ワイヤを介して立体的に接続することができるので、電源、接地の導体層を従来の導体回路パターン層に積層した多層構造を採用することによって、半導体素子の電極パッドの配置に比較的容易に対応することができるが、前記インナーリード・ボンディング法やフリップ・チップ・ボンディング法においては、各電極パッドと前記導体リードの内側端部との接続が平面的であり、立体的に接続するには、前記多数の導体リードと前記電源及び接地用導体回路層をインナービアホールを介して接続する必要があり、前記インナービアホールを形成する製造コストが増加すると共に、半導体素子の電極パッドの配置設計の自由度が極めて低いという問題がある。
特に、半導体素子や半導体装置を搭載する外部配線基板においては、この好ましい電源や接地パッドの位置が求められる場合があり、この場合に、半導体装置の導体回路パターン内でこれを行おうとすると、半導体素子や外部配線基板の電源や接地パッドの位置が制約されるという問題がある。
本発明は、かかる事情に鑑みてなされたもので、前記積層構造の半導体装置と同等の機能を有し、電源回路及び接地回路と前記半導体素子の電極パッドとの接続が容易で、しかも所要箇所から前記電源回路及び接地回路を形成することのできる半導体装置用導体回路パターンを提供することを目的とする。
さらに、本発明の他の目的とするところは、半導体装置の小型・薄型化の要求に対応することにある。
【0006】
【課題を解決するための手段】
前記目的に沿う請求項1記載の半導体装置は、中央位置に配置されて、その表面に少なくとも1つの電源用パッドを含む複数の電極パッドを有する半導体素子と、該半導体素子の前記各電極パッドにそれぞれ接続される導体リード、及び複数の該導体リードを囲む外枠を備えた導体回路パターンとを有する半導体装置において、前記導体回路パターンは、前記複数の導体リードの内側端部によって囲まれる領域に、電源回路の側になる導体板を有し、しかも前記導体リードの少なくとも一つが延長して該導体板に連結し、前記外枠が接地回路の側となって、しかも、該外枠が前記導体リードの少なくとも1つと一体的に連結され、更に、前記各導体リード間には、一端部が前記外枠に一体的に接続された接地用補助リードが設けられ、該接地用補助リードの内側先部が前記各導体リードより短くなっている。
請求項2記載の半導体装置は、請求項1記載の半導体装置において、前記導体板は四角形となって、その隅部又は各辺が導体リードを兼用する吊りリードによって支持されている。
請求項3記載の半導体装置は、請求項1及び2のいずれか1項に記載の半導体装置において、前記導体リードの一部又は全部には外部接続端子を取付ける接続端子ランドが設けられている。
そして、請求項4記載の半導体装置は、請求項3記載の半導体装置において、前記導体回路パターンの裏面側は、第1の絶縁材層を介してスティフナーに接合されていると共に、該スティフナーの中央窪みに前記半導体素子が搭載され、前記導体回路パターンの表面側は、前記各導体リードに設けられている接続端子ランド及び中央の素子接続部分を除いて第2の絶縁材層で被覆され、更に、前記それぞれの接続端子ランドには、端子ボール又はバンプからなる前記外部接続端子が設けられ、前記半導体素子、前記導体板、及び露出した中央側の導体リードは樹脂封止されている。
【0007】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図1は本発明の第1の実施の形態に係る半導体装置の一部省略平面図、図2は同半導体装置の断面図、図3はプレス加工によって処理した同半導体装置の導体回路パターンの部分拡大図、図4は第2の実施の形態に係る半導体装置の一部省略平面図、図5は第3の実施の形態に係る半導体装置の導体回路パターンの平面図、図6は製造過程にあるこれらの半導体装置の平面図である。
【0008】
図1〜図3に示すように、本発明の第1の実施の形態に係る半導体装置10は、良導体からなるスティフナー11と、スティフナー11の中央の窪み部分に設けられた半導体素子12と、半導体素子12を中央にして放射状に導体リード13を、その内側中央には導体板14を、外側には外枠15を有する導体回路パターン16と、各導体リード13の接続端子ランド17に設けられた外部接続端子の一例である端子ボール(球状端子)18と、導体回路パターン16の所定部分を覆う第2の絶縁材層の一例であるカバーレジスト19とを有している。以下、これらについて詳しく説明する。
【0009】
前記スティフナー11は表面に耐蝕性金属の一例であるニッケルめっきがなされ、熱的、電気的な良導体の一例である銅板からなって、中央は窪んで素子搭載部20が形成されている。そして、この素子搭載部20には、その回路形成面(主面)側に電源用及び接地用電極パッドを設けた半導体素子12の回路形成面の反対側(フェースダウン)が接着剤21を介して接合されている。
前記導体回路パターン16は、内側には開口部22が形成された第1の絶縁材層の一例であるポリイミドテープ23上に、その周囲に共通接地回路を形成する外枠15を、その内側に複数の導体リード13を、更にその内側には導体板14を備えている。前記導体板14は四角形状となって、周辺部に複数の電極パッド12aが設けられている半導体素子12の中央部分に配置され、4つの隅部(角部)を導体リードを兼用する吊りリード24〜27によって支持されている。なお、吊りリードによってこの導体板を支持する位置は、導体板の隅部に限らず、各辺であってもよい。従って、導体板14の周囲4辺の外側に半導体素子12の電極パッド12aが隙間を有して配置されている。
【0010】
前記ポリイミドテープ23の開口部22は、半導体素子12の大きさより大きくなっている(なお、前記電極パッドが露出するように、その形成領域の大きさより大きくスリット状に形成されたものでもよい)。そして、各導体リード13の内側先部が開口部22から内側に突出し、中央に搭載された半導体素子12の各電極パッド12aまで延長されている。また、各導体リード13が丁度半導体素子12の各電極パッド12a上に当接するように、半導体素子12を搭載する素子搭載部20の深さが決定されて、各電極パッド12aにそれぞれ導体リード13の先部が接続されている。そして、一部の導体リード13の内側先部は電極パッド12aに接続された後、更に延長して中央の導体板14に接続されている。ここで、導体板14を電源側とすると、この半導体素子12の電源供給を、この導体板14を介して行うことができる。
【0011】
また、電源を供給する電極パッド12aに連結される導体リード以外の導体リード13の中間部分には、接続端子ランド17が形成されて、この部分に端子ボール18を設けることができるようになっている。この端子ボール18は、ガラス又はプラスチックの球の表面に金属めっきをしたものでもよいし、半田ボールその他の金属のボールを使用してもよい。
前記導体板14の角部に接続されている吊りリード25、27はその端部に別の接続端子ランド28、29が設けられ、この部分に外部接続端子の一例である端子ボール18が取付けられている。また、導体板14の他の角部に接続されている吊りリード24、26は最初の状態にあっては、外枠15に連結される接続端子ランド30、31に連結されているが、めっき処理後、吊りリード24、26の途中部分がエッチング加工(プレス加工でもよい)によって切断されている。なお、外枠15に電気的に接続される接続端子ランド30、31には、外枠15の外部接続端子となる端子ボール18が設けられている。
【0012】
一方、導体リード13と外枠15は導体回路パターンを最初に形成した場合には連結されて、導体リード13の接続端子ランド17及び導体リード13が電極パッド12aと接合する部分の貴金属めっきが行われ、めっき処理を終えた後、接地回路を形成する導体リード13を除いて外枠15とは分離されている。この導体リード13と外枠15との分離処理はこの実施の形態においては、エッチングによって行われているがプレス加工によって分離することも可能である。この様子を図3に示すが、外枠15とこれに接続されていた導体リード13との間にプレス加工による貫通孔32を形成して、外枠15と導体リード13とを分離している。このようにプレス加工によって、外枠15と導体リード13の一部を分離すると、この部分にカバーレジスト19の接着剤が進入し、貫通孔がアンカーホールの役目を果たしてより確実に導体回路パターン16及びカバーレジスト19を接合することができる。
導体回路パターン16の外枠15はこの実施の形態においては接地回路を形成し、半導体素子12の接地用の電極パッドに導体リード13の一部を使用して連結されている。
【0013】
以上の構成となった導体回路パターン16は、接着剤21を介してスティフナー11に接合されている。なお、導体板14の裏面側はポリイミドテープを除去して半導体素子12との間には隙間を設け、この隙間に封止樹脂を充填するようにしてもよいし、場合によっては、導体板14の裏面側のポリイミドテープを残して別の接着剤を介して半導体素子12の表面側に隙間なく接合するようにしてもよい。
この導体回路パターン16の表面は、導体リード13の内側部分すなわち中央の素子接続部分、及び接続端子ランド17、28〜31の部分を除いてカバーレジスト19で覆われている。
そして、半導体素子12、露出した導体リード13の内側部分、及び導体板14の表裏面は、エラストマ等の封止樹脂33によって覆われている。ここで、封止樹脂33の底面より、接続端子ランド17、28〜31の部分に設けられた端子ボール18の方が下方に突出し、回路基板上にこの半導体装置10を載せて容易に端子ボール18と回路基板の所定の端子との接合ができるようになっている。
【0014】
以上のように、半導体素子12の中央部に電源回路を構成する導体板14を配置し、接地回路を構成する外枠15を導体リード13の外側に設けることによって、半導体素子12の電源端子及び接地端子をそれぞれ構成する電極パッド12aへの導体リード13の接続が容易にできる。これによって導体回路パターン16及びプリント配線基板の回路設計の自由度が向上する。場合によっては複数箇所に独立に構成された電源回路又は接地回路の電極パッドに従来のワイヤ・ボンディング法と同様に容易に接合することができる。そして、半導体素子12に密接して導体板14が設けられているので、これによって、半導体素子12の放熱も促進する。
【0015】
続いて、図4に示す本発明の第2の実施の形態に係る半導体装置40について説明するが、前記実施の形態に係る半導体装置10と同一の構成要素については同一の番号を付してその説明を省略する(以下の実施の形態においても同様)。
即ち、この実施の形態に係る半導体装置40においては、導体板14の吊りリード41〜44の中間部分に、接続端子ランド45〜48が設けられている。そして、この導体回路パターン49の製造時には、四角形の外枠15の四隅に吊りリード41〜44はそれぞれ接続されていたが、外枠15と各導体リード13とをエッチング処理によって切断するときに、合わせて分離されている。分離された吊りリード41〜44に形成されている接続端子ランド45〜48には、他の接続端子ランド17と同様に端子ボール18が設けられている。
この実施の形態においても、外枠15は接地回路(例えば、−端子)を、内側の導体板14は電源回路(例えば、+端子)を構成して、全体の配線が行われている。
【0016】
図5には、本発明の第3の実施の形態に係る半導体装置の一部省略平面図を示すが、図に示すように、中央の素子搭載部周囲の外枠55が接地側となって、各導体リード13の間に伸びる接地用補助リード56を備えている。この接地用補助リード56の内側先部は、各導体リード13より短くなっている。
中央の導体板14の4隅に設けられている吊りリード57の端部には、接続用端子ランド58が設けられている。また、外枠55の角部内側には、接地用接続端子ランド59がそれぞれ設けられている。そして、前記導体板14の中央には、アンダーフィル充填用の貫通孔60が設けられている。このように導体回路パターンを用いた半導体装置においては、回路や回線に、浮遊容量、寄生容量、アースの共通インピーダンス等の影響により、隣接回路に信号が漏れるクロストーク現象や、I/Oスイッチングノイズが発生し電気特性を低下させるという問題をある程度解消できる。
【0017】
以上の第1〜第3の実施の形態に係る半導体装置10等は、図6に示すように、複数個(この実施の形態においては4個)が同一のスティフナー材61に設けられ、最終工程でプレス処理によって分離されて、個々の半導体装置が形成される。図6において、62はパイロット孔、63は抜き落とし部を示す。
【0018】
前記実施の形態において、外部接続端子として端子ボールを使用したが、接続端子ランドの上に設けられるバンプであっても本発明は適用される。
また、前記実施の形態においては、クワッド型の半導体装置について説明したが、デュアル型の半導体装置であっても本発明は適用される。
そして、前記導体板の表面に接続端子ランドを形成し、その部分に端子ボールやバンプを設けることも可能である。
【0019】
【発明の効果】
請求項1〜4記載の半導体装置においては、導体回路パターンは、半導体素子の複数の電極パッドによって囲まれる領域に、電源回路の側となる導体板を有し、しかも導体リードの少なくとも一つが延長して導体板に連結しているので、この導体板を利用して、電源回路側の配線の設計の自由度が向上する。
また、外枠を接地回路の側としているので、これによって、接地回路の導体リードの配置が容易となり、ユーザー側の希望する位置に、電源回路と接地回路の外部接続端子を設けることが可能となる。
そして、各導体リード間には、一端部が外枠、導体板に一体的に接続された接地用補助リードが設けられているので、半導体装置のクロストーク現象やI/Oスイッチングノイズの発生を防ぎ、電気的特性を向上させることができる。
請求項2記載の半導体装置においては、導体板は四角形となって、その隅部又は各辺が導体リードを兼用する吊りリードによって支持されているので、導体回路が簡略化される。
請求項3記載の半導体装置においては、導体リードの一部又は全部には外部接続端子を取付ける接続端子ランドが設けられているので、この部分に端子ボールやバンプを設けることによって、外部の回路、例えばプリント基板との接合が極めて容易となる。
そして、請求項4記載の半導体装置においては、全体がスティフナーで補強され、裏面側には、回路基板との接合が容易にできる端子ボール又はバンプを備えているので、薄型で、しかも十分な強度を有するコンパクトな半導体装置が提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の一部省略平面図である。
【図2】同半導体装置の断面図である。
【図3】プレス加工によって処理した同半導体装置の導体回路パターンの部分拡大図である。
【図4】本発明の第2の実施の形態に係る半導体装置の一部省略平面図である。
【図5】本発明の第3の実施の形態に係る半導体装置の一部省略平面図である。
【図6】製造過程にあるこれらの半導体装置の平面図である。
【符号の説明】
10:半導体装置、11:スティフナー、12:半導体素子、12a:電極パッド、13:導体リード、14:導体板、15:外枠、16:導体回路パターン、17:接続端子ランド、18:端子ボール(外部接続端子)、19:カバーレジスト(第2の絶縁材層)、20:素子搭載部、21:接着剤、22:開口部、23:ポリイミドテープ(第1の絶縁材層)、24:吊りリード、25:吊りリード、26:吊りリード、27:吊りリード、28:接続端子ランド、29:接続端子ランド、30:接続端子ランド、31:接続端子ランド、32:貫通孔、33:封止樹脂、40:半導体装置、41:吊りリード、42:吊りリード、43:吊りリード、44:吊りリード、45:接続端子ランド、46:接続端子ランド、47:接続端子ランド、48:接続端子ランド、49:導体回路パターン、55:外枠、56:接地用補助リード、57:吊りリード、58:接続用端子ランド、59:接地用接続端子ランド、60:貫通孔、61:スティフナー材、62:パイロット孔、63:抜き落とし部
Claims (4)
- 中央位置に配置されて、その表面に少なくとも1つの電源用パッドを含む複数の電極パッドを有する半導体素子と、
該半導体素子の前記各電極パッドにそれぞれ接続される導体リード、及び複数の該導体リードを囲む外枠を備えた導体回路パターンとを有する半導体装置において、
前記導体回路パターンは、前記複数の導体リードの内側端部によって囲まれる領域に、電源回路の側になる導体板を有し、しかも前記導体リードの少なくとも一つが延長して該導体板に連結し、前記外枠が接地回路の側となって、しかも、該外枠が前記導体リードの少なくとも1つと一体的に連結され、更に、前記各導体リード間には、一端部が前記外枠に一体的に接続された接地用補助リードが設けられ、該接地用補助リードの内側先部が前記各導体リードより短くなっていることを特徴とする半導体装置。 - 前記導体板は四角形となって、その隅部又は各辺が導体リードを兼用する吊りリードによって支持されている請求項1記載の半導体装置。
- 前記導体リードの一部又は全部には外部接続端子を取付ける接続端子ランドが設けられている請求項1及び2のいずれか1項に記載の半導体装置。
- 前記導体回路パターンの裏面側は、第1の絶縁材層を介してスティフナーに接合されていると共に、該スティフナーの中央窪みに前記半導体素子が搭載され、前記導体回路パターンの表面側は、前記各導体リードに設けられている接続端子ランド及び中央の素子接続部分を除いて第2の絶縁材層で被覆され、更に、前記それぞれの接続端子ランドには、端子ボール又はバンプからなる前記外部接続端子が設けられ、前記半導体素子、前記導体板、及び露出した中央側の導体リードは樹脂封止されている請求項3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36393497A JP3645701B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36393497A JP3645701B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11177012A JPH11177012A (ja) | 1999-07-02 |
JP3645701B2 true JP3645701B2 (ja) | 2005-05-11 |
Family
ID=18480559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36393497A Expired - Fee Related JP3645701B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3645701B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022145094A1 (ja) * | 2020-12-28 | 2022-07-07 | 日立Astemo株式会社 | 電子制御装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0246076A (ja) * | 1988-08-08 | 1990-02-15 | Pioneer Electron Corp | ビデオ信号処理装置 |
JPH06252333A (ja) * | 1993-02-22 | 1994-09-09 | Hitachi Constr Mach Co Ltd | 半導体装置及びその製造方法 |
TW271496B (ja) * | 1994-06-09 | 1996-03-01 | Samsung Electronics Co Ltd | |
JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
WO1996015555A1 (en) * | 1994-11-10 | 1996-05-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
JP3475310B2 (ja) * | 1995-04-28 | 2003-12-08 | 大日本印刷株式会社 | リードフレーム、リードフレーム部材および半導体装置 |
JPH098206A (ja) * | 1995-06-19 | 1997-01-10 | Dainippon Printing Co Ltd | リードフレームおよびbgaタイプの樹脂封止型半導体装置 |
JPH0922962A (ja) * | 1995-07-06 | 1997-01-21 | Fuji Kiko Denshi Kk | キャビティ・ダウン・ボール・グリッド・アレイ |
-
1997
- 1997-12-16 JP JP36393497A patent/JP3645701B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11177012A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6731009B1 (en) | Multi-die assembly | |
JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
US20180012831A1 (en) | Semiconductor device | |
US6184133B1 (en) | Method of forming an assembly board with insulator filled through holes | |
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
US20010017411A1 (en) | Semiconductor chip and semiconductor device having the chip | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JPH07169872A (ja) | 半導体装置及びその製造方法 | |
US20080230892A1 (en) | Chip package module | |
US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
JP3063846B2 (ja) | 半導体装置 | |
US6340839B1 (en) | Hybrid integrated circuit | |
US20080230886A1 (en) | Stacked package module | |
JP2001156251A (ja) | 半導体装置 | |
JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
JP3877095B2 (ja) | 半導体装置 | |
JP3645701B2 (ja) | 半導体装置 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
JPH09266266A (ja) | 半導体装置およびその製造方法並びに半導体装置のキャップ | |
JPH10321670A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |