JP2763234B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2763234B2
JP2763234B2 JP4164971A JP16497192A JP2763234B2 JP 2763234 B2 JP2763234 B2 JP 2763234B2 JP 4164971 A JP4164971 A JP 4164971A JP 16497192 A JP16497192 A JP 16497192A JP 2763234 B2 JP2763234 B2 JP 2763234B2
Authority
JP
Japan
Prior art keywords
lead
package
semiconductor
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4164971A
Other languages
English (en)
Other versions
JPH065657A (ja
Inventor
浩由樹 小園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4164971A priority Critical patent/JP2763234B2/ja
Publication of JPH065657A publication Critical patent/JPH065657A/ja
Priority to US08/309,550 priority patent/US5434450A/en
Application granted granted Critical
Publication of JP2763234B2 publication Critical patent/JP2763234B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は高周波用の半導体装置
に係り、特にピン数の多いＰＧＡ（Pin GridArray）パ
ッケージに関する。
【０００２】
【従来の技術】図３の（ａ）は半導体チップを従来のＰ
ＧＡを使ってパッケージした半導体装置の斜視図であ
る。図３の（ｂ）は上記半導体チップの搭載部分を拡大
して示す平面図である。図において、30はセラミック製
のボディーであり、31はボディーの周囲に形成されたリ
ードピンである。ボディー30の中心部に半導体積載部32
があり、積載部の周囲にはボディー内に配線されリード
ピン31と接続している導線33の端部が露出している。導
線33は多数のリードピン31に配線可能なようにボディー
30の中を２層に多層配線されている。34は片面に金メッ
キの施された金属製の半導体積載板であり、メッキされ
ていない面が導電性接着剤により上記半導体積載部32に
接着されている。35は半導体チップであり、上記半導体
積載板34のメッキ面上に導電性接着剤により接着されて
いる。36はボンディングワイヤであり、上記導線33と半
導体積載板34の金メッキ面の周縁部とを接続、および導
線33と半導体チップ35上の図示していない電極とを接続
している。したがって、半導体チップ35の裏面に設けら
れた電極は上記金メッキ面を介してリードピン31に接続
される。
【０００３】
【発明が解決しようとする課題】上記半導体チップ35が
高周波で動作するものであると、隣り合うリードピン31
間を通る電気信号にそれぞれのリードピンと接続してい
る導線33相互の容量結合によるクロストークノイズが発
生しやすくなる。そこで、電気信号用のリードピン31相
互間にシールドとして電源電位供給用のリードピン31を
設けることによりクロストークノイズを抑えている。こ
のため、電源電位供給用のリードピン31が重複して存在
し、リードピン31は必要とされる電気信号の数のほぼ倍
の数を用意しなければならない。したがって、今後半導
体チップが高機能化して電気信号の数が増えた場合、リ
ードピンは電気信号用の他に電源電位供給用のものも増
やす必要があり、半導体チップを封止するパッケージが
大きくなるという問題がある。
【０００４】この発明は上記のような事情を考慮してな
されたものであり、その目的は高周波用の半導体チップ
の電気信号の数が増えた場合でも、電気信号の増加数に
合わせて電源電位供給用のリードを増やす必要のない半
導体装置を提供することである。
【０００５】この発明による半導体装置は、絶縁性の基
体と、前記基体中に形成され、電源電位が印加されるリ
ードと、前記基体中の前記リード上に離隔して配置さ
れ、前記リードと絶縁された導線と、前記基体上に配置
され、前記導線と電気的に接続されたリードピンと、前
記リードにＴＡＢテープにより接続され、前記導線にＴ
ＡＢテープ及びボンディングワイヤの少なくとも一方に
より接続された少なくとも１つの半導体チップとを具備
したことを特徴とする。また、この発明によるＰＧＡパ
ッケージ型の半導体装置は、絶縁性の下部パッケージ
と、前記下部パッケージ上に設けられ、電源電位が印加
されるリードと、前記下部パッケージ上に前記リードを
挟んで固着され、中央部に半導体チップの搭載部が設け
られた上部パッケージと、前記上部パッケージ中の前記
リード上に離隔して配置され、前記リードと絶縁された
導線と、前記上部パッケージの表面上における前記搭載
部の周辺に配置され、前記導線と電気的に接続されたリ
ードピンと、前記上部パッケージにおける前記半導体チ
ップの搭載部に設けられ、前記リードにＴＡＢテープに
より接続され、前記導線にＴＡＢテープ及びボンディン
グワイヤの少なくとも一方により接続された少なくとも
１つの半導体チップとを具備したことを特徴とする。
【０００６】
【作用】上記リードを電源電位供給用とすることで、リ
ード部の上に配線される導線が上記リードによりシール
ドされる。
【０００７】
【実施例】以下図面を参照して、この発明を実施例によ
り説明する。
【０００８】図１はこの発明の一実施例に係るＰＧＡパ
ッケージによる半導体装置の組み立て前の斜視図であ
り、図２の（ａ）は組み立て後の斜視図である。図２の
（ｂ）は図２の（ａ）の半導体チップ搭載部を拡大した
平面図である。図において、10はセラミック製の下部ボ
ディーであり、11は下部ボディーの上に形成されたリー
ドである。下部ボディー10の中央部は半導体積載部12と
するため、リード11の内側端部は半導体積載部12を囲む
ように形成されている。リード11のアウターリードはＬ
字状に上方に曲げられ、下部ボディー10の上面から以下
に説明する上部ボディー13の厚さ分高い所で下部ボディ
ーから離れるようにＬ字状に曲げれれている。
【０００９】13はセラミック製の上部ボディーであり、
ボディーの中には従来のＰＧＡパッケージと同様に導線
14が２層配線されている。上部ボディー13の中央部は開
孔され、開孔部15の縁の断面は２段の階段状になってお
り、それぞれの段には上記導線14が露出している。開孔
部15の大きさは下部ボディー10上に上部ボディー13を載
せた際にリード11の内側端部上にバンプが形成できる程
度に開孔部15内にリード11が露出するようにしてある。
16は上部ボディー13の主平面と直角に形成されたリード
ピンであり、開孔部15の周囲に３重に形成されている。
上記リードピン16と導線14とは上部ボディー13の中で接
続している。
【００１０】17は片面に金メッキの施された金属製の半
導体積載板であり、熱伝導率の高い材料が用いられてい
る。18はアレイ系半導体チップであり、19は半導体チッ
プである。なお、半導体積載板17はアレイ系半導体チッ
プ18よりも大きくしてある。20はフィルム状回路基板で
あり、上記開孔部15に入る大きさであり、半導体チップ
18と19が入る部分は切り取られている。21はフィルム状
回路基板20の上に形成された導線であり、導線の両端部
は回路基板20の外側に出ている。
【００１１】次に、上記図１の状態から半導体装置を組
み立てる方法を説明する。まず、下部ボディー10のリー
ド11形成面と上部ボディー13のリードピン16が形成され
ていない面とを絶縁性接着剤により接着し、上部と下部
ボディーを一体化してボディー22にする。そして、半導
体積載部12上に半導体積載板17をメッキされていない面
を下にして接着する。さらに、半導体積載部12上に半導
体チップ19を接着する。そして、半導体積載板17のメッ
キ面上に導電性接着剤を使ってアレイ系半導体チップ18
を接着する。そして、半導体チップ18，19上の電極と上
記リード11の内側端部と上記開孔部15の下段に露出して
いる導線14と半導体積載板17のメッキ面の上にバンプを
形成する。そして、バンプ上にフィルム状回路基板20上
に形成した導線21の端部を熱圧着させるＴＡＢ（Tape A
utomated Bonding）を行う。これにより、半導体チップ
18と19相互の接続、半導体チップ18，19それぞれと上記
下段に露出している導線14との接続、および半導体チッ
プ18，19それぞれとリード11とが接続される。また、半
導体積載板17のメッキ面とリード11とも接続されるの
で、アレイ系半導体チップ18の裏面に設けられた電極と
リード11とが接続される。さらに、アレイ系半導体チッ
プ18上の残りの電極をボンディングワイヤ23により開孔
部15の上段に露出している導線14に接続する。最後に、
図示していない金属製の蓋で開孔部15を封止する。
【００１２】上記ＴＡＢは一度に多くの接続ができるの
で、ワイヤボンディングに比べて、接続の工数を減らす
ことができる。したがって、スループットが向上し、さ
らに接続ミスが減少するために歩留まりが向上すること
で製品価格の低減が可能となる。
【００１３】また、ＴＡＢに用いるリードはフィルム状
回路基板に固定されており、ボンディングワイヤのよう
に相互に接触する恐れがないので半導体チップ同士の接
続が容易に行える。このため、半導体積載部に複数の半
導体チップを積載させることができる。したがって、ア
レイ系半導体チップを含めた複数の半導体チップによる
マルチ・チップの半導体装置が可能となり、半導体装置
に持たせる機能を実現させる電気回路の設計上の自由度
が向上する。しかしながら、ＴＡＢに用いるリードは薄
いために、段差があるところの接続を行うとリードが破
断する恐れがある。そこで、上記実施例では開孔部14の
縁の上段に露出している導線14とアレイ系半導体チップ
18上の電極との接続はボンディングワイヤ23で行ってい
る。
【００１４】また、ボディーを上部と下部に分けて作る
のでボディー下部に形成するリードの設計変更が容易に
できるため、半導体装置をマルチ・チップ化する自由度
がいっそう広がる。
【００１５】上記実施例半導体装置では高周波で動作す
る半導体チップを搭載したときには、リードピンに通る
電気信号に発生するクロストーク防止のため、下部ボデ
ィーに形成したリードを電源電位供給用にしてシールド
として作用させる。このリードは上部ボディーを構成す
るセラミックを絶縁物としてリードピンに接続された導
線の下を通っているため、リードピンを通る電気信号の
クロストークを低減させることができる。したがって、
従来は電気信号用のリードピンの間に電源電位を与えシ
ールド用として用いていたリードピンを電気信号用とし
て使うことができる。この結果、リードピンを削減する
ことができるのでパッケージを小型化することが可能に
なる。また、実施例半導体装置では搭載する半導体チッ
プの数を増やしたり、半導体チップを高機能化させて電
気信号が増加した場合、電気信号用のリードピンを増や
すだけで、シールド用のリードピンを増やす必要がな
い。
【００１６】
【発明の効果】以上説明したように、この発明によれば
高周波用の半導体チップの電気信号の数が増えた場合で
も、電気信号の増加数に合わせて電源電位供給用のリー
ドを増やす必要のない半導体装置を提供することができ
る。
【図面の簡単な説明】
【図１】この発明の一実施例に係る半導体装置の組み立
て前の斜視図。
【図２】この発明の一実施例に係る半導体装置の組み立
て後の斜視図と半導体チップ搭載部の平面図。
【図３】従来の半導体装置の斜視図と半導体チップ搭載
部の平面図。
【符号の説明】
10…下部ボディー、11，21…リード、13…上部ボディ
ー、14…導線、16…リードピン、17…半導体積載板、18
…アレイ系半導体チップ、19…半導体チップ、20…フィ
ルム状回路基板、22…ボディー、23…ボンディングワイ
ヤ。

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁性の基体と、 前記基体中に形成され、電源電位が印加される リード
    と、前記基体中の前記リード上に離隔して配置され、前記リ
    ードと絶縁された 導線と、前記基体上に配置され、前記導線と電気的に接続された
    リードピンと、前記リードにＴＡＢテープにより接続され、前記導線に
    ＴＡＢテープ及びボンディングワイヤの少なくとも一方
    により接続された少なくとも１つの 半導体チップとを具
    備したことを特徴とする半導体装置。
  2. 【請求項２】 前記少なくとも１つの半導体チップは、
    複数の半導体チップを備え、前記複数の半導体チップ間
    はＴＡＢテープにより接続されることを特徴とする請求
    項１に記載の半導体装置。
  3. 【請求項３】 前記複数の半導体チップの少なくとも１
    つは、アレイ系半導体チップであることを特徴とする請
    求項２に記載の半導体装置。
  4. 【請求項４】 前記基体は、セラミックで形成されるこ
    とを特徴とする請求項１乃至３のいずれか１つに記載の
    半導体装置。
  5. 【請求項５】 絶縁性の下部パッケージと、 前記下部パッケージ上に設けられ、電源電位が印加され
    るリードと、 前記下部パッケージ上に前記リードを挟んで固着され、
    中央部に半導体チップの搭載部が設けられた上部パッケ
    ージと、 前記上部パッケージ中の前記リード上に離隔して配置さ
    れ、前記リードと絶縁された導線と、 前記上部パッケージの表面上における前記搭載部の周辺
    に配置され、前記導線と電気的に接続されたリードピン
    と、 前記上部パッケージにおける前記半導体チップの搭載部
    に設けられ、前記リードにＴＡＢテープにより接続さ
    れ、前記導線にＴＡＢテープ及びボンディングワイヤの
    少なくとも一方により接続された少なくとも１つの半導
    体チップと を具備したことを特徴とするＰＧＡパッケー
    ジ型の半導体装置。
  6. 【請求項６】 前記少なくとも１つの半導体チップは、
    複数の半導体チップを備え、前記複数の半導体チップ
    は、ＴＡＢテープにより接続されることを特徴とする請
    求項５に記載のＰＧＡパッケージ型の半導体装置。
  7. 【請求項７】 前記複数の半導体チップの少なくとも１
    つは、アレイ系半導体チップであることを特徴とする請
    求項６に記載のＰＧＡパッケージ型の半導体装置。
  8. 【請求項８】 前記下部パッケージ及び前記上部パッケ
    ージはそれぞれ、セラミックで形成されることを特徴と
    する請求項５乃至７のいずれか１つに記載のＰＧＡパッ
    ケージ型の半導体装置。
  9. 【請求項９】 前記導線は、前記上部パッケージ内に互
    いに絶縁して積層形成されることを特徴とする請求項５
    乃至８のいずれか１つに記載のＰＧＡパッケージ型の半
    導体装置。
JP4164971A 1992-06-23 1992-06-23 半導体装置 Expired - Fee Related JP2763234B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4164971A JP2763234B2 (ja) 1992-06-23 1992-06-23 半導体装置
US08/309,550 US5434450A (en) 1992-06-23 1994-09-20 PGA package type semiconductor device having leads to be supplied with power source potential

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4164971A JP2763234B2 (ja) 1992-06-23 1992-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH065657A JPH065657A (ja) 1994-01-14
JP2763234B2 true JP2763234B2 (ja) 1998-06-11

Family

ID=15803365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4164971A Expired - Fee Related JP2763234B2 (ja) 1992-06-23 1992-06-23 半導体装置

Country Status (2)

Country Link
US (1) US5434450A (ja)
JP (1) JP2763234B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950069A (en) * 1997-02-27 1999-09-07 Texas Instruments Incorporated Quencher clamping operation using an electromagnet
US6668242B1 (en) * 1998-09-25 2003-12-23 Infineon Technologies North America Corp. Emulator chip package that plugs directly into the target system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875138A (en) * 1986-10-20 1989-10-17 United Technologies Corporation Variable pitch IC bond pad arrangement
US4837184A (en) * 1988-01-04 1989-06-06 Motorola Inc. Process of making an electronic device package with peripheral carrier structure of low-cost plastic

Also Published As

Publication number Publication date
JPH065657A (ja) 1994-01-14
US5434450A (en) 1995-07-18

Similar Documents

Publication Publication Date Title
US6054754A (en) Multi-capacitance lead frame decoupling device
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
TW436997B (en) Ball grid array semiconductor package and method for making the same
US5739588A (en) Semiconductor device
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
KR940007649B1 (ko) 반도체 패키지
US6448659B1 (en) Stacked die design with supporting O-ring
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
JPS6324647A (ja) 半導体パッケ−ジ
JP2000294723A (ja) 積層型半導体装置およびその製造方法
JPH1074795A (ja) 半導体装置およびその製造方法
JPH11191602A (ja) 半導体装置とその製造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPS622628A (ja) 半導体装置
JP2763234B2 (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JPH07273275A (ja) 半導体装置
JP2784209B2 (ja) 半導体装置
JP2001291821A (ja) 半導体装置およびその製造方法
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JP2992408B2 (ja) Ｉｃパッケージとその実装構造
JPH0982877A (ja) 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees