JPH0982877A - 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材 - Google Patents

樹脂封止型半導体装置及びそれに用いられるリードフレーム部材

Info

Publication number
JPH0982877A
JPH0982877A JP7263636A JP26363695A JPH0982877A JP H0982877 A JPH0982877 A JP H0982877A JP 7263636 A JP7263636 A JP 7263636A JP 26363695 A JP26363695 A JP 26363695A JP H0982877 A JPH0982877 A JP H0982877A
Authority
JP
Japan
Prior art keywords
insulating layer
metal plane
lead frame
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7263636A
Other languages
English (en)
Inventor
Tomonori Matsuura
友紀 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP7263636A priority Critical patent/JPH0982877A/ja
Publication of JPH0982877A publication Critical patent/JPH0982877A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 半導体素子の高速処理化及び高い熱放散性に
対応できる樹脂封止型のパッケージと、それに用いられ
るリードフレーム部材を提供する。 【解決手段】 封止用樹脂から露出した金属プレーンを
有する樹脂封止型半導体装置であって、インナーリード
とアウターリードとを持ち、ダイパッドを持たない単層
リードフレームと、半導体素子を搭載し、電源またはグ
ランドとなる金属プレーンと、第一絶縁層と、第二絶縁
層とを有し、上から単層リードフレーム、第一絶縁層、
金属プレーン、第二絶縁層の順に積層されており、半導
体素子は金属プレーン上に搭載され、第二絶縁層の開口
部に半田等からなるボール形状の外部端子を金属プレー
ンに連結して、一部が外部に突出するように設けている

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,高い熱放散性をもつ樹
脂封止型半導体装置とそれに用いられるリードフレーム
部材に関する。
【0002】
【従来の技術】従来より、樹脂封止型の半導体装置(プ
ラスチックパッケージ半導体装置)は、一般に、図5
(a)に示されるような構造であり、半導体装置510
は、半導体素子511をリードフレームに搭載し、半導
体素子511の電極パッド516とリードフレームのイ
ンナーリード513の先端部とをワイヤ(金線)517
で接続し、樹脂515により封止したものである。そし
て、上記樹脂封止型の半導体装置の組立部材として用い
られているリードフレーム(単層リードフレームと言
う)は、一般に図5(b)に示すように、半導体素子を
搭載するためのダイパッド522と、ダイパッドの周囲
に設けられ、半導体素子と結線を行うためのインナーリ
ード523と、該インナーリード523に連結して一体
となった外部回路との結線を行うためのアウターリード
524と、樹脂を封止する際のダムとなるダムバー52
5、リードフレーム520を支えるフレーム(枠)部5
26等を備えていた。このような単層リードフレーム
は、通常、コバール、42合金(52%ニッケル−鉄合
金)、銅系合金等の導電性に優れ、且つ強度が大きい金
属をフォトリソグラフィ技術を用いたエッチング加工方
法やスタンピング加工方法等により、加工されていた。
【0003】しかし、図5(a)に示す樹脂封止型の半
導体装置の場合は、消費電力の大きい半導体素子への熱
対応や、高速動作をする半導体素子への対応が採られた
構造ではない為、一般には、高速で消費電力の大きい半
導体素子であるマイクロプロセッサやゲートアレイは、
セラミック製のPGA(ピン・グリッドアレイ)に搭載
されていたが、PGAは高価であり、価格競争の激しい
商品に用いることは難しくなってきた。
【0004】一方、半導体素子の高速処理化に対応でき
るパッケージとして、図4に示すような、樹脂封止型パ
ッケージで、特開昭63−246851号に開示されて
いるような多層構造のリードフレーム部材を用いたもの
が提案されるようになってきた。尚、ここではリードフ
レーム部材とは、図4に示す金属プレーン(電源層)4
10、絶縁層430、金属プレーン(グランド層)42
1を併せたものを言っている。図4に示すリードフレー
ム部材は、電源層(金属プレーン)410、グランド層
(金属プレーン)420を絶縁層430を介して積層し
た構造としたもので、このように多層化することによ
り、信号線間のクロストークノイズが低減され、インダ
クタンスや線間容量が減少し、その結果として優れた高
周波特性が得られ高速の素子をパッケージングすること
ができる。しかしながら、このような、高速化に対応で
きる多層化した構造のリードフレーム部材を用いたパッ
ケージの場合も、熱放散性はセラミック製のPGAと比
べると大きく劣り、消費電力の大きい半導体素子の搭載
には対応できず、問題となっていた。また、この多層化
した構造のリードフレーム部材を用い、パッケージを作
製する場合には、パッケージの外部端子であるアウター
リードと電源層(金属プレーン)、グランド層(金属プ
レーン)とが電気的に接続する必要があり、接続はスポ
ット溶接可能な抵抗溶接法にて行われていた。このた
め、リードフレーム部材の製造コストが上がるばかりで
なく、製造プロセスも複雑となっていた。また、リード
フレームのリードピンの何本かが、電源層との接続用、
グランド層との接続用に使用され、この分だけ信号ピン
の数が減ってしまうという問題もあった。
【0005】
【発明が解決しようとする課題】上記のように、セラミ
ック製のPGAに代わり、樹脂封止型のパッケージで、
半導体素子の高速処理化に対応でき、且つ、高い熱放散
性に対応できて消費電力の大きい半導体素子の搭載が可
能なものが求められていた。本発明は、このような状況
のもと、半導体素子の高速処理化に対応でき、且つ、高
い熱放散性に対応できて消費電力の大きい半導体素子を
搭載可能な樹脂封止型のパッケージを提供しようとする
ものである。同時にそれに用いられるリードフレーム部
材を提供しようとするものである。
【0006】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、封止用樹脂から露出した金属プレーンを有す
る樹脂封止型半導体装置であって、少なくとも、半導体
素子の端子部と電気的接続を行うためのインナーリード
と、該インナーリードと一体的に連結し外部回路と電気
的接続を行うためのアウターリードとを持ち、半導体素
子を搭載するためのダイパッドを持たない単層リードフ
レームと、半導体素子を搭載し、電源層またはグランド
層となる前記金属プレーンと、第一絶縁層と、第二絶縁
層とを有し、上から単層リードフレーム、第一絶縁層、
金属プレーン、第二絶縁層の順に積層されており、第一
絶縁層は、少なくとも金属プレーンの半導体素子搭載領
域を含み、単層リードフレームのインナーリード先端部
に対応する領域にかからない開口部を設けており、第二
絶縁層は金属プレーンの金属面を外部に露出させるため
の開口部を設けており、半導体素子は金属プレーン上に
端子(バンプ)を上にして搭載され、単層リードフレー
ムのインナーリード部とワイヤにて電気的に結線され、
且つ、半導体素子の電源端子、グランド端子のうちの一
方の端子は金属プレーンとワイヤにて電気的に結線され
ており、第二絶縁層の開口部に半田等からなるボール形
状の外部端子を金属プレーンに連結して、少なくとも一
部が外部に突出するように設けていることを特徴とする
ものである。そして、上記のボール形状の外部端子が格
子状に配列されて設けられていることを特徴とするもの
である。また、本発明のリードフレーム部材は、封止用
樹脂から露出した金属プレーンを有する樹脂封止型半導
体装置用リードフレーム部材であって、少なくとも、半
導体素子の端子部と電気的接続を行うためのインナーリ
ードと、該インナーリードと一体的に連結し外部回路と
電気的接続を行うためのアウターリードとを持ち、半導
体素子を搭載するためのダイパッドを持たない単層リー
ドフレームと、半導体素子を搭載し、電源またはグラン
ドとなる金属プレーンと、第一絶縁層と、第二絶縁層と
を有し、上から単層リードフレーム、第一絶縁層、金属
プレーン、第二絶縁層の順に積層されており、第一絶縁
層は、少なくとも金属プレーンの半導体素子搭載領域を
含み、単層リードフレームのインナーリード先端部に対
応する領域にかからない開口部を設けており、第二絶縁
層は金属プレーンの金属面を外部に露出させる開口部を
設けていることを特徴とするものである。そして、上記
の第二絶縁層の開口部が格子状に配列されて設けられて
いることを特徴とするものである。
【0007】
【作用】本発明の樹脂封止型半導体装置は、上記のよう
な構成にすることにより、半導体素子の高速処理化に対
応でき、且つ、高い熱放散性に対応できて消費電力の大
きい半導体素子の搭載が可能な樹脂封止型のパッケージ
の提供を可能にしている。詳しくは、封止用樹脂から露
出させて金属プレーンを設け、該金属プレーンと連結し
た半田等からなる外部端子を設けていることより、半導
体素子から熱が、該金属プレート、外部端子を介して基
板側に放熱し易い構造としている。そして、第一絶縁層
を介して、単層リードフレームと金属プレーンとが積層
されていることにより、信号線間のクロストークノイズ
が低減され、インダクタンスや線間容量が減少し、その
結果として優れた高周波特性が得られるものとしてい
る。また、金属プレーンを電源ないしグランドとし、こ
れに連結した外部端子を半田等からなる外部端子を設け
ていることより、単層リードフレームのリードピンはこ
れ以外に使用することができ、図4に示す従来の多層化
されたリードフレーム部材を用いた場合のパッケージに
比べ信号ピンを多くとることを可能としている。また、
このような構造とすることにより、図4に示す従来の多
層化されたリードフレーム部材を用いたパッケージ作製
に必要であった抵抗溶接法による接続を必要としないも
ので、製造コストや製造を簡単化している。本発明のリ
ードフレーム部材は、本発明の樹脂封止型半導体装置の
作製を可能とするものである。
【0008】
【実施例】本発明の樹脂封止型半導体装置の実施例を挙
げ図にそって説明する。図1は、実施例の樹脂封止型半
導体装置の概略断面図である。図1中、100は樹脂封
止型半導体装置、110は半導体素子、111は端子
(バンプ)、120、120Aはワイヤ、130は単層
リードフレーム、131はインナーリード、132はア
ウターリード、140は第一絶縁層、150は金属プレ
ーン、151は金属プレーンの一面、160は第二絶縁
層、170は封止用樹脂、180は外部端子である。図
1に示すように、本実施例の樹脂封止型半導体装置10
0は、金属プレーンの一面151側に、単層リードフレ
ーム130のインナーリード131を第一絶縁層を介し
て固定され、インナーリード111先端間に、半導体素
子110を端子(バンプ)111を上にして搭載してい
るもので、金属プレーン150は封止用樹脂から露出
し、その外部を第二絶縁層160により覆われており、
且つ、該金属プレーン150に連結し、第二絶縁層の開
口部に半田からなるボール形状の外部端子を、その一部
が外部に突出するように設けている。そして、本実施例
においては、半導体素子110の電源用端子は金属プレ
ート150とワイヤ120Aにより接続されており、半
導体素子110の信号端子ないしグランド端子111は
ワイヤ120により接続されている。
【0009】単層リードフレーム130のとしては、厚
さ0.15mmのCu合金をフォトエッチング加工にて
作製したものを使用した。電源層となる金属プレーン1
50としては厚さ1.6mmのCu合金をスタンピング
加工にて作製したものを用いた。第二絶縁層160は、
半田からなる外部端子180を金属プレーン160に連
結させて形成するために、外部端子180形成部には開
口を設けている。本実施例では、外部端子180が格子
状に形成するため、この開口も格子状に形成してある。
感光性フィルムを金属プレート150の原材料にラミネ
ートした後、開口部を形成して、現像処理、キュア等を
経た後、金属プレート150の原材料とともにスタンピ
ング切断加工されたものである。尚、感光性フィルム材
はパイラッフス(デュポン社製 品番PC1000シリ
ーズ)である。第一絶縁層140は巴川製紙株式会社製
のポリイミド樹脂(型番UX−1W)からなるもので、
両面にエポキシ系接着層が形成してあり、これにより、
インナーリード111と金属プレーンとを絶縁状態で積
層するものであり、少なくとも金属プレーンの半導体素
子搭載領域を含み、単層リードフレームのインナーリー
ド先端部に対応する領域にかからないように開口されて
いる。尚、本実施例においては、金属プレーン150を
電源層としたが、場合によっては、グランド層とし、イ
ンナーリードの一部を電源用ピンとしても良い。
【0010】このように、第一絶縁層を介して、単層リ
ードフレームと金属プレーンとが積層されていることに
より、信号線間のクロストークノイズが低減され、イン
ダクタンスや線間容量が減少し、その結果として優れた
高周波特性が得られるものとしており、金属プレーン1
50を封止用樹脂170より露出させ、金属プレーン1
50に連結した半田からなる外部端子180を設けてい
ることより、実装時には、金属プレーン150、外部端
子180を介して基板側に熱が放散し易いものとしてい
る。
【0011】本実施例の樹脂封止型半導体装置100の
製造の製造方法の1例を簡単に説明する。先ず、上から
順に、外形加工された単層リードフレーム130、第一
絶縁層140、金属プレーン150、第二絶縁層160
を積層して一体化し、図2に示すようなリードフレーム
部材を作製した後に、半導体素子110を端子(バン
プ)111を上にして、このリードフレーム部材の第一
絶縁層140の開口141部位置の金属プレーン150
上に搭載する。次いで、半導体素子110の入出力(信
号)端子ないしグランド端子(111)と単層リードフ
レーム130のインナーリード先端131とをワイヤ1
20で電気的に結線し、半導体素子110の電源用端子
と金属プレーン150とをワイヤ120Aで電気的に結
線する。次いで、金属プレーン150が樹脂から露出す
るようにトランスファーモールドし、この後、ダムバー
部の切除やアウターリードのフォーミングを行う。この
後、第二絶縁層160の開口部に、半田からなる金属プ
レーンと連結した外部端子180をその一部が外部に突
出するように形成して、本実施例の樹脂封止型半導体装
置を完成する。尚、上記の手順は、必要に応じて、変え
ても良い。
【0012】次に、本発明のリードフレーム部材の実施
例を挙げ図にそって説明する。図2は、実施例のリード
フレーム部材の展開図であり、上記実施例の樹脂封止型
半導体装置の作製に用いられたリードフレーム部材であ
る。本実施例のリードフレーム部材は、図2に示すよう
に、単層リードフレーム130、第一絶縁層140、金
属プレーン150、第二絶縁層160をこの順に積層し
たものである。第一絶縁層140は、前記のように、巴
川製紙株式会社製のポリイミド樹脂(型番UX−1W)
からなるもので、両面にエポキシ系接着層が形成してあ
り、単層リードフレーム130と金属プレーン150と
を接着して積層できるものとしており、少なくとも金属
プレーン150の半導体素子搭載領域を含み、単層リー
ドフレーム130のインナーリード131先端部に対応
する領域にかからない開口部141を設けている。第二
絶縁層160は、外部端子180形成部に開口部161
を設けている。
【0013】本実施例リードフレーム部材は、一般に
は、先ず、金属プレーン150と第二絶縁層160とを
積層し、この後、単層リードフレーム110と金属プレ
ーン150とを、両面にエポキシ系接着層が形成してあ
る第一絶縁層にて接着固定して作製するものであるが、
金属プレーン150と外部端子用の開口を持つ第二絶縁
層160とを積層する工程の1例を、以下、図3に基づ
いて説明する。図3中、210は金属プレーンの原材料
である銅合金、220は感光性フィルム、220Aは製
版された感光性フィルム、230はパターン版であり、
前記の通り150は金属プレーンで、160は第二絶縁
層、161は外部端子用開口、162は外層絶縁層であ
る。先ず、金属プレーン150をスタンピング加工にて
作製するための原材料である厚さ1.6mmのCu合金
210(図3(a))に、外層絶縁層となる感光性フィ
ルム220をラミネートする。(図3(b))次いで、
パターン版230を用いて感光性フィルム220の所定
の領域を露光し(図3(c))、この後感光性フィルム
220を現像し、キュアすることにより、外部端子用開
口161、外層絶縁層162を複数備えたものを形成す
る。(図3(d))この後、金属プレーンの原材料であ
る銅合金210と製版された感光性フィルム220Aと
を、一緒にした状態で所定の位置でスタンピングにより
切断することにより、所定の形状の外部端子用開口16
1と外層絶縁層162とをもつ第二絶縁層160と、金
属プレーン150とからな積層体を得る。(図3
(e))
【0014】金属プレーン150と外部端子用の開口を
持つ第二絶縁層160とを積層する方法としては、上記
の他に、上記の感光性フィルムに代えスクリーン印刷法
により第二絶縁層部を形成する方法や、開口を設けた接
着剤付きフィルムを貼り合わせる方法や、接着剤フィル
ムを貼り合わせた後にレーザにて開口を設ける方法等が
ある。
【0015】
【発明の効果】本発明の樹脂封止型半導体装置は、上記
のように、半導体素子の高速処理化に対応でき、且つ、
高い熱放散性に対応できて消費電力の大きい半導体素子
を搭載可能な樹脂封止型のパッケージを提供を可能とす
るもので、同時にそれに用いられるリードフレーム部材
の提供を可能としている。また、金属プレーンを電源な
いしグランドとし、これに連結した外部端子を半田等か
らなる外部端子を設けていることより、単層リードフレ
ームのリードピンは、これ以外に使用することができ
る。この為、同じ単層リードフレームを用いたとして、
従来の図4に示す多層化されたリードフレーム部材を用
いたパッケージに比べると、信号ピンを多くとることを
可能としている。また、本発明のリードフレーム部材
は、従来の図4に示す多層化されたリードドフレーム部
材のように、抵抗溶接法による接続を必要としないもの
で、その製造コストや製造を簡単化している。
【図面の簡単な説明】
【図1】実施例の樹脂封止型半導体装置の断面図
【図2】実施例のリードフレーム部材の展開図
【図3】実施例のリードフレーム部材の製造方法を説明
するための図
【図4】従来の多層化されたリードフレーム部材
【図5】従来の樹脂封止型半導体装置の断面図および単
層リードフレームの平面図
【符号の説明】
100 樹脂封止型半導体装置 110 半導体素子 111 端子(バンプ) 120、120A ワイヤ 130 単層リードフレーム 131 インナーリード 132 アウターリード 133 ダムバー 134 フレーム(枠)部 140 第一絶縁層 150 金属プレーン 151 金属プレーンの一面 160 第二絶縁層 161 外部端子用開口 162 外層絶縁層 170 封止用樹脂 180 外部端子 210 金属プレーンの原材料であ
る銅合金 220 感光性フィルム 220A 製版された感光性フィルム 230 パターン版 410 金属プレーン(グランド) 420 金属プレーン(電源) 421 電源ピン用タブ 430 絶縁層 440 信号ピン 441 電源ピン 510 半導体装置 511 半導体素子 512 ダイパッド部 513 インナーリード 514 アウターリード 515 樹脂 520 単層リードフレーム 522 ダイパッド部 523 インナーリード 524 アウターリード 525 ダムバー 526 フレーム(枠)部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/12 H01L 23/12 L

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 封止用樹脂から露出した金属プレーンを
    有する樹脂封止型半導体装置であって、少なくとも、半
    導体素子の端子部と電気的接続を行うためのインナーリ
    ードと、該インナーリードと一体的に連結し外部回路と
    電気的接続を行うためのアウターリードとを持ち、半導
    体素子を搭載するためのダイパッドを持たない単層リー
    ドフレームと、半導体素子を搭載し、電源層またはグラ
    ンド層となる前記金属プレーンと、第一絶縁層と、第二
    絶縁層とを有し、上から単層リードフレーム、第一絶縁
    層、金属プレーン、第二絶縁層の順に積層されており、
    第一絶縁層は、少なくとも金属プレーンの半導体素子搭
    載領域を含み、単層リードフレームのインナーリード先
    端部に対応する領域にかからない開口部を設けており、
    第二絶縁層は金属プレーンの金属面を外部に露出させる
    ための開口部を設けており、半導体素子は金属プレーン
    上に端子を上にして搭載され、単層リードフレームのイ
    ンナーリード部とワイヤにて電気的に結線され、且つ、
    半導体素子の電源端子、グランド端子のうちの一方の端
    子は金属プレーンとワイヤにて電気的に結線されてお
    り、第二絶縁層の開口部に半田等からなるボール形状の
    外部端子を金属プレーンに連結して、少なくとも一部が
    外部に突出するように設けていることを特徴とする樹脂
    封止型半導体装置。
  2. 【請求項2】 請求項1記載のボール形状の外部端子が
    格子状に配列されて設けられていることを特徴とする樹
    脂封止型半導体装置。
  3. 【請求項3】 封止用樹脂から露出した金属プレーンを
    有する樹脂封止型半導体装置用リードフレーム部材であ
    って、少なくとも、半導体素子の端子部と電気的接続を
    行うためのインナーリードと、該インナーリードと一体
    的に連結し外部回路と電気的接続を行うためのアウター
    リードとを持ち、半導体素子を搭載するためのダイパッ
    ドを持たない単層リードフレームと、半導体素子を搭載
    し、電源またはグランドとなる金属プレーンと、第一絶
    縁層と、第二絶縁層とを有し、上から単層リードフレー
    ム、第一絶縁層、金属プレーン、第二絶縁層の順に積層
    されており、第一絶縁層は、少なくとも金属プレーンの
    半導体素子搭載領域を含み、単層リードフレームのイン
    ナーリード先端部に対応する領域にかからない開口部を
    設けており、第二絶縁層は金属プレーンの金属面を外部
    に露出させる開口部を設けていることを特徴とするリー
    ドフレーム部材。
  4. 【請求項4】 請求項3記載の第二絶縁層の開口部が格
    子状に配列されて設けられていることを特徴とするリー
    ドフレーム部材。
JP7263636A 1995-09-19 1995-09-19 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材 Withdrawn JPH0982877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7263636A JPH0982877A (ja) 1995-09-19 1995-09-19 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7263636A JPH0982877A (ja) 1995-09-19 1995-09-19 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材

Publications (1)

Publication Number Publication Date
JPH0982877A true JPH0982877A (ja) 1997-03-28

Family

ID=17392254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7263636A Withdrawn JPH0982877A (ja) 1995-09-19 1995-09-19 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材

Country Status (1)

Country Link
JP (1) JPH0982877A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105128A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited 半導体パッケージ
CN104973560A (zh) * 2014-04-04 2015-10-14 阿尔卑斯电气株式会社 电子部件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105128A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited 半導体パッケージ
US7279778B2 (en) 2003-05-20 2007-10-09 Fujitsu Limited Semiconductor package having a high-speed signal input/output terminal
CN104973560A (zh) * 2014-04-04 2015-10-14 阿尔卑斯电气株式会社 电子部件

Similar Documents

Publication Publication Date Title
US5646831A (en) Electrically enhanced power quad flat pack arrangement
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US6228683B1 (en) High density leaded ball-grid array package
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
US4974057A (en) Semiconductor device package with circuit board and resin
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
JP2002222889A (ja) 半導体装置及びその製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JPH06283650A (ja) 半導体装置
JP4075204B2 (ja) 積層型半導体装置
JP3063846B2 (ja) 半導体装置
US7253506B2 (en) Micro lead frame package
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH0982877A (ja) 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JPH1093013A (ja) 半導体装置
JPH11186449A (ja) 半導体装置およびその製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP3495566B2 (ja) 半導体装置
JP3408375B2 (ja) 半導体装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP2822990B2 (ja) Csp型半導体装置
JP2568057B2 (ja) 集積回路装置
JPH08181168A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203