JP2001291821A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001291821A
JP2001291821A JP2000106035A JP2000106035A JP2001291821A JP 2001291821 A JP2001291821 A JP 2001291821A JP 2000106035 A JP2000106035 A JP 2000106035A JP 2000106035 A JP2000106035 A JP 2000106035A JP 2001291821 A JP2001291821 A JP 2001291821A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating substrate
laminate
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000106035A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000106035A priority Critical patent/JP2001291821A/ja
Publication of JP2001291821A publication Critical patent/JP2001291821A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 １チップ構造の場合、多機能の半導体装置に
対応できず、今後の多様化する半導体装置部品への対
応、搭載装置での部品点数の低減とそれによる電子機器
の小型化、軽量化に対応できない。 【解決手段】 絶縁性基板８に対してバンプ電極９によ
り接続された第１の半導体素子１０と、その上部に第２
の半導体素子１２と第３の半導体素子１３とによる第１
の積層体と、さらに第４の半導体素子１４と第５の半導
体素子１５とによる第２の積層体とを有し、第１の積層
体、第２の積層体と絶縁性基板８上面の電極とが各々金
属細線で接続され、絶縁性基板８の上面の外囲が封止樹
脂２０で封止された半導体装置であり、積層体を各々三
次元で積層実装した構造により、多機能かつ高密度を実
現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
を１パッケージ内に有した多機能の半導体装置およびそ
の製造方法に関するものであり、特に３チップ以上の多
機能積層型の半導体装置およびその製造方法に関するも
のである。
【０００２】
【従来の技術】従来の半導体装置としては、半導体素子
としてマイコンチップを用いて、支持体である半導体用
キャリア上面にフリップチップ実装により接合し、間隙
を封止樹脂で充填封止することにより高密度化した半導
体装置を実現していた。
【０００３】以下、図面を参照して従来の半導体装置の
構造を説明する。図１４は、従来の半導体装置を示す断
面図である。
【０００４】図１４に示すように、表面の電極パッド
（図示せず）に突起電極としてバンプ電極１の形成され
た半導体素子（マイコンチップなど）２が、その主面側
を下にして、支持体であるセラミックを絶縁基体とした
多層回路基板よりなる半導体用キャリア３に接合されて
いる。また半導体素子２上に形成されたバンプ電極１と
半導体用キャリア３上の複数の電極４とが半田あるい
は、導電性接着剤５により接合されている。そして、接
合された半導体素子２と半導体用キャリア３との隙間に
は絶縁性のエポキシ系の封止樹脂６が充填被覆されてい
る。
【０００５】なお、半導体用キャリア３は、その裏面に
外部端子７を有し、電極４と外部端子７とは半導体用キ
ャリア３内に形成されたビア（図示せず）により内部接
続された多層配線基板である。
【０００６】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の構造では、１チップ構造であり、近年要
望される多機能の半導体装置に対応できないものであ
る。すなわち、１パッケージ１チップの構造であるた
め、１つの機能しか果たせず、今後の多様化する半導体
装置部品への対応、搭載装置での部品点数の低減とそれ
による電子機器の小型化、軽量化に対応できないという
課題があった。
【０００７】本発明は、前記従来の課題を解決するもの
で、複数の機能を１パッケージで実現するために、複数
の半導体素子が三次元で実装され、高密度実装化された
半導体装置およびその製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置は、絶縁性基板に対して電気的に
接続された第１の半導体素子と、少なくとも、前記第１
の半導体素子の上部に接着された第２の半導体素子と第
３の半導体素子とによる第１の積層体と、前記第１の積
層体の前記第３の半導体素子の上部に接着された第４の
半導体素子と第５の半導体素子とによる第２の積層体
と、前記第１の積層体と前記絶縁性基板とを接続した第
１の金属細線と、前記第２の積層体と前記絶縁性基板と
を接続した第２の金属細線と、前記第１の積層体、第２
の積層体の外囲を被覆した封止樹脂とよりなる半導体装
置である。
【０００９】具体的には、絶縁性基板と第１の半導体素
子との間隙には封止樹脂とは別に形成された樹脂が介在
している半導体装置である。
【００１０】また、第１の積層体を構成している第２の
半導体素子と第３の半導体素子との間隙には封止樹脂と
は別に形成された樹脂が介在している半導体装置であ
る。
【００１１】また、第２の積層体を構成している第４の
半導体素子と第５の半導体素子との間隙には封止樹脂と
は別に形成された樹脂が介在している半導体装置であ
る。
【００１２】また、第１の金属細線は第２の金属細線よ
りも絶縁基板の内側で接続されている半導体装置であ
る。
【００１３】また、第１の構成体は、第３の半導体素子
の主面がバンプ電極を介して第２の半導体素子の主面に
接続された構成体である半導体装置である。
【００１４】また、第２の構成体は、第５の半導体素子
の主面がバンプ電極を介して第４の半導体素子の主面に
接続された構成体である半導体装置である。
【００１５】また、絶縁性基板は、回路構成された半導
体用キャリアであって、その上面に複数の電極と配線パ
ターンを有するとともに、前記電極と電気的に接続され
た外部電極をその底面に有している半導体装置である。
【００１６】また、第１の積層体と絶縁性基板とを接続
した第１の金属細線は、前記第１の積層体の第２の半導
体素子と絶縁性基板とを接続している半導体装置であ
る。
【００１７】また、第２の積層体と絶縁性基板とを接続
した第２の金属細線は、前記第２の積層体の第４の半導
体素子と絶縁性基板とを接続している半導体装置であ
る。
【００１８】また、第２の積層体の第５の半導体素子の
上部には、さらに、第６の半導体素子と第７の半導体素
子とによる第３の積層体が接着されている半導体装置で
ある。
【００１９】本発明の半導体装置の製造方法は、第１の
半導体素子の上面の電極に対してバンプ電極を形成し、
前記第１の半導体素子をそのバンプ電極を介して絶縁性
基板に接続する工程と、第２の半導体素子の上面の電極
に対して、第３の半導体素子の上面の電極に形成された
バンプ電極を接続して、第１の積層体を形成する工程
と、第４の半導体素子の上面の電極に対して、第５の半
導体素子の上面の電極に形成されたバンプ電極を接続し
て、第２の積層体を形成する工程と、絶縁性基板に接続
した前記第１の半導体素子の上部に前記形成した第１の
積層体を接着する工程と、前記第１の積層体の上部に前
記形成した第２の積層体を接着する工程と、前記第１の
積層体と前記絶縁性基板とを第１の金属細線で電気的に
接続する工程と、前記第２の積層体と前記絶縁性基板と
を第２の金属細線で電気的に接続する工程と、前記第１
の積層体、第２の積層体が実装された絶縁性基板の上面
を封止樹脂でそれらを被覆するように封止する工程とよ
りなる半導体装置の製造方法である。
【００２０】具体的には、第１の半導体素子の上面の電
極に対してバンプ電極を形成し、前記第１の半導体素子
をそのバンプ電極を介して絶縁性基板に接続する工程で
は、第１の半導体素子と絶縁性基板との間隙に樹脂を介
在させる半導体装置の製造方法である。
【００２１】また、第２の半導体素子の上面の電極に対
して、第３の半導体素子の上面の電極に形成されたバン
プ電極を接続して、第１の積層体を形成する工程では、
第２の半導体素子と第３の半導体素子との間隙に樹脂を
介在させる半導体装置の製造方法である。
【００２２】また、第４の半導体素子の上面の電極に対
して、第５の半導体素子の上面の電極に形成されたバン
プ電極を接続して、第２の積層体を形成する工程では、
第４の半導体素子と第５の半導体素子との間隙に樹脂を
介在させる半導体装置の製造方法である。
【００２３】また、第１の積層体の上部に第２の積層体
を接着する工程の後に、さらに第６の半導体素子の上面
の電極に対して、バンプ電極により第７の半導体素子が
接続された第３の積層体を接着する工程を有し、第２の
積層体と絶縁性基板とを第２の金属細線で電気的に接続
する工程の後に、第３の積層体と絶縁性基板とを第３の
金属細線で電気的に接続する工程を有している半導体装
置の製造方法である。
【００２４】前記構成の通り、本発明の半導体装置は、
特に第１の半導体素子の上部に対して、ＣＯＣ（Ｃｈｉ
ｐ Ｏｎ Ｃｈｉｐ）構造により２つの半導体素子が１
ペアで構成された積層体を接着し、積層体を各々三次元
で積層実装された構造を有し、５チップ以上の多チップ
構造による多機能を実現し、高密度実装型の半導体装置
である。
【００２５】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について図面を参照しながら
説明する。
【００２６】図１は本実施形態の半導体装置を示す図で
あり、図１（ａ）は断面図であり、図１（ｂ）は開封状
態の平面図である。
【００２７】図示するように、本実施形態の半導体装置
は、絶縁性基板８に対してフェースダウンで金（Ａｕ）
やハンダよりなるバンプ電極９により電気的に接続され
た第１の半導体素子１０と、第１の半導体素子１０の上
部にダイポンドペースト、接着シート等の接着部材１１
により接着された第２の半導体素子１２と第３の半導体
素子１３とによる第１の積層体と、第１の積層体の第３
の半導体素子１３の上部にダイポンドペースト、接着シ
ート等の接着部材１１により接着された第４の半導体素
子１４と第５の半導体素子１５とによる第２の積層体
と、第１の積層体の第２の半導体素子１２の電極と絶縁
性基板８上面の電極１６とを電気的に接続した第１の金
属細線１７と、第２の積層体の第４の半導体素子１４の
電極と絶縁性基板８上面の電極１８とを電気的に接続し
た第２の金属細線１９と、絶縁性基板８の上面であっ
て、第１の積層体、第２の積層体の外囲を被覆したエポ
キシ系の絶縁性の封止樹脂２０とよりなる半導体装置で
ある。また第１の金属細線１７は第２の金属細線１９よ
りも絶縁性基板８面内の内側で接続されているものであ
る。したがって、絶縁性基板８の上面に設けられた電極
において、電極１６は電極１８よりも内側に配列されて
いるものである。
【００２８】そして本実施形態の半導体装置は、絶縁性
基板８と第１の半導体素子１０、第２の半導体素子１２
と第３の半導体素子１３、第４の半導体素子１４と第５
の半導体素子１５の各間隙は、封止樹脂２０とは別形成
で介在した樹脂２１を有しているものである。この素子
間の樹脂２１により、封止樹脂２０による最終封止での
未充填ボイドの発生を防止し、高密度実装での信頼性を
得ることができる。
【００２９】また第１の積層体を構成している第２の半
導体素子１２と第３の半導体素子１３とは、バンプ電極
９により互いに主面どうしが接続されるＣＯＣ構造を有
しており、同様に第２の積層体を構成している第４の半
導体素子１４と第５の半導体素子１５とは、バンプ電極
９により互いに主面どうしが接続されるＣＯＣ構造を有
している。なお、本実施形態では、半導体素子と半導体
素子との間はバンプ電極９を介して接続した構造として
いるが、バンプ電極９を介さず素子間を電気的に接続し
てもよい。この場合、素子間に樹脂２１を介さなくとも
よい。
【００３０】本実施形態において、例えば、第１の半導
体素子１０はロジックチップ、第２の半導体素子１２は
アナログ高周波チップ、第３の半導体素子１３はメモリ
チップ、第４の半導体素子１４はマイコンチップ、第５
の半導体素子１５は電圧変換チップであり、第１〜第５
の半導体素子により多機能のチップ積層体を構成してい
る。
【００３１】また、絶縁性基板８は、回路構成された半
導体用キャリアであって、上面に複数の電極１６，１８
と配線パターン（図示せず）を有するとともに、電極１
６，１８の各々と基板内部のビア、スルーホール等の内
部配線で電気的に接続された外部電極２２を底面に有し
ているものである。
【００３２】さらに本実施形態では、応用構造として、
第２の積層体の第５の半導体素子１５の上部には、さら
に、同様なＣＯＣ構造で第６の半導体素子と第７の半導
体素子とによる第３の積層体を接着することも可能であ
り、絶縁性基板８との金属細線による電気的な接続を行
うことにより、さらに高密度多機能性を高めることがで
きる。
【００３３】したがって本実施形態の半導体装置は、複
数の半導体素子が積層されて、回路構成された基板に実
装されたものであり、１パッケージで多機能の半導体装
置である。
【００３４】本実施形態の半導体装置の特徴としては、
第１の半導体素子１０の上部に対して、ＣＯＣ構造によ
り２つの半導体素子が１ペアで構成された積層体が接着
され、積層体を各々三次元で積層実装された構造を有
し、５チップ以上の多チップ構造による多機能を実現
し、高密度実装型の半導体装置である。
【００３５】なお、本実施形態では搭載している半導体
素子の厚みとしては、通常の厚みとして概ね２００［μ
ｍ］前後の厚みのものを採用しているが、５０［μｍ］
厚の薄厚の半導体素子を用いることもでき、薄型の半導
体装置を実現できる。また絶縁性基板８としては、樹脂
基板、セラミック基板、テープ基板等、回路構成され、
外部との信号接続が可能な基板であればよい。
【００３６】次に本実施形態の半導体装置の製造方法に
ついて図面を参照しながら説明する。
【００３７】図２〜図１３は本実施形態の半導体装置の
製造方法を示す工程ごとの断面図である。
【００３８】まず図２に示すように、第３の半導体素子
１３の主面の電極上にバンプ電極９を形成する。ここで
形成するバンプ電極９は、メッキバンプ、ワイヤーボン
ド法を用いたボールバンプなどいずれのバンプ電極でも
よく、材質も金（Ａｕ）、ハンダでもよい。また高さは
５０［μｍ］程度の数１０［μｍ］でよい。
【００３９】次に図３に示すように、別に用意した第２
の半導体素子１２の上面の電極に対して、第３の半導体
素子１３の上面の電極に形成されたバンプ電極９を接続
するとともに、第２の半導体素子１２と第３の半導体素
子１３との間隙に樹脂２１を介在させて両者を接続し、
第１の積層体２３を形成する。両者の間隙への樹脂の介
在は、第２の半導体素子１２上面に樹脂を形成した後、
第３の半導体素子１３をそのバンプ電極９を下側にして
フリップチップ実装する方法、また第２の半導体素子１
２と第３の半導体素子１３とを接続した後に樹脂を注入
する方法、いずれでもよいが、樹脂の未充填ボイドを防
止する。
【００４０】次に図４に示すように、第１の半導体素子
１０の主面の電極上にバンプ電極９を形成する。ここで
形成するバンプ電極９は、同様にメッキバンプ、ワイヤ
ーボンド法を用いたボールバンプなどいずれのバンプ電
極でもよく、材質も金（Ａｕ）、ハンダでもよい。また
高さは５０［μｍ］程度の数１０［μｍ］でよい。
【００４１】次に図５に示すように、回路構成され、上
面に複数の電極と配線パターンを有するとともに、電極
の各々と基板内部のビア、スルーホール等の内部配線で
電気的に接続された外部電極２２を底面に有している絶
縁性基板８の電極に対して、第１の半導体素子１０をフ
ェースダウンによりバンプ電極９で接続する。この場合
も、前記同様に、第１の半導体素子１０と絶縁性基板８
との間隙に樹脂２１を介在させて両者を接続する。
【００４２】次に図６，図７に示すように、絶縁性基板
８に実装された第１の半導体素子１０の底面に対して、
前工程で形成した第１の積層体２３の第２の半導体素子
１２の底面を接着部材１１で接着する。この段階で３チ
ップが三次元で積層実装された構造を得る。
【００４３】次に図８に示すように、同様にして、第５
の半導体素子１５の主面の電極上にバンプ電極９を形成
する。ここで形成するバンプ電極９は、メッキバンプ、
ワイヤーボンド法を用いたボールバンプなどいずれのバ
ンプ電極でもよく、材質も金（Ａｕ）、ハンダでもよ
い。また高さは５０［μｍ］程度の数１０［μｍ］でよ
い。
【００４４】次に図９に示すように、別に用意した第４
の半導体素子１４の上面の電極に対して、第５の半導体
素子１５の上面の電極に形成されたバンプ電極９を接続
するとともに、第４の半導体素子１４と第５の半導体素
子１５との間隙に樹脂２１を介在させて両者を接続し、
第２の積層体２４を形成する。両者の間隙への樹脂２１
の介在は、第４の半導体素子１４上面に樹脂を形成した
後、第５の半導体素子１５をそのバンプ電極９を下側に
してフリップチップ実装する方法、また第４の半導体素
子１４と第５の半導体素子１５とを接続した後に樹脂を
注入する方法、いずれでもよいが、樹脂の未充填ボイド
を防止する。
【００４５】次に図１０に示すように、絶縁性基板８に
実装された第１の積層体の第３の半導体素子１３の底面
に対して、前工程で形成した第２の積層体２４の第４の
半導体素子１４の底面を接着部材１１で接着する。この
段階で５チップが三次元で積層実装された構造を得る。
【００４６】次に図１１に示すように、第１の積層体を
構成している第２の半導体素子１２と絶縁性基板８の上
面の電極とを金属細線１７で電気的に接続する。
【００４７】次に図１２に示すように、第２の積層体を
構成している第４の半導体素子１４と絶縁性基板８の上
面の電極とを金属細線１９で電気的に接続する。
【００４８】ここで本実施形態では、第１の金属細線１
７は第２の金属細線１９よりも絶縁基板８の内側で接続
されるため、金属細線どうしの接触を防止し、また金属
細線接続の効率を向上させ、高密度実装を実現すること
ができる。
【００４９】そして図１３に示すように、第１の半導体
素子１０、第１の積層体、第２の積層体が実装された絶
縁性基板８の上面を封止樹脂２０でそれらを被覆するよ
うに封止することにより、図１に示したような１パッケ
ージ多機能型の高密度半導体装置を得るものである。
【００５０】そして本実施形態では、さらに第１の積層
体の第３の半導体素子３の上部に第２の積層体２４を接
着する工程の後に、さらに第６の半導体素子の上面の電
極に対して、バンプ電極により第７の半導体素子が接続
された第３の積層体を接着する工程を有してもよく、半
導体素子の面積の選定によって、複数段で積層できるも
のである。勿論、適宜、各積層体と絶縁性基板とを金属
細線で電気的に接続する工程を付加するものである。
【００５１】また本実施形態では、半導体素子の厚みを
薄厚としているが、目的とする厚みで構成できる。また
各半導体素子の厚みをすべて同一厚みとする必要はな
く、半導体素子の機能、実装強度、信頼性に応じて適
宜、厚みは設定できるものである。
【００５２】なお、第１の積層体、第２の積層体を形成
する場合、半導体ウェハー基板状態で形成することもで
きる。
【００５３】以上、本実施形態の半導体装置は、第１の
半導体素子の上部に対して、少なくとも第２の半導体素
子と第３の半導体素子、および第４の半導体素子と第５
の半導体素子とが各々ＣＯＣ構造で実装され、それらの
積層体が一体で三次元積層された構造を有し、多チップ
構造による多機能を実現し、高密度実装型の半導体装置
である。
【００５４】なお、本実施形態の説明では、半導体素子
を回路構成されたキャリア基板等の絶縁性基板に実装し
たタイプの半導体装置に対して適用した例を示したが、
第１の半導体素子がリードフレームに搭載され、電気的
接続後、外囲を封止樹脂で封止したＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置のパッケー
ジ部、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ
ｅｄ Ｐａｃｋａｇｅ）型の半導体装置のパッケージ部
に対しても適用することにより、高密度積層型の半導体
装置の効果を得るものである。
【００５５】
【発明の効果】以上説明したように、本発明の半導体装
置は、少なくとも、第１の半導体装置の上部に対して、
第２の半導体素子と第３の半導体素子、および第４の半
導体素子と第５の半導体素子とが各々ＣＯＣ構造で実装
され、それらの積層体が一体で三次元積層された構造を
有し、多チップ構造による多機能を実現し、高密度実装
型の半導体装置を実現できるものである。また搭載する
半導体素子を薄厚にすることにより、小型化に加えて、
薄厚で多機能を実現できるものである。
【００５６】さらに半導体装置の製造方法においては、
半導体ウェハー状態、または積層体を形成した後での一
括の実装が可能であり、製造効率を高めることができる
ものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図７】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図９】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図１０】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１１】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１２】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１３】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１４】従来の半導体装置を示す断面図
【符号の説明】
１ バンプ ２ 半導体素子 ３ 半導体用キャリア ４ 電極 ５ 導電性接着剤 ６ 封止樹脂 ７ 外部端子 ８ 絶縁性基板 ９ バンプ電極 １０ 第１の半導体素子 １１ 接着部材 １２ 第２の半導体素子 １３ 第３の半導体素子 １４ 第４の半導体素子 １５ 第５の半導体素子 １６ 電極 １７ 第１の金属細線 １８ 電極 １９ 第２の金属細線 ２０ 封止樹脂 ２１ 樹脂 ２２ 外部電極 ２３ 第１の積層体 ２４ 第２の積層体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 23/52

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板に対して電気的に接続された
    第１の半導体素子と、少なくとも、前記第１の半導体素
    子の上部に接着された第２の半導体素子と第３の半導体
    素子とによる第１の積層体と、前記第１の積層体の前記
    第３の半導体素子の上部に接着された第４の半導体素子
    と第５の半導体素子とによる第２の積層体と、前記第１
    の積層体と前記絶縁性基板とを接続した第１の金属細線
    と、前記第２の積層体と前記絶縁性基板とを接続した第
    ２の金属細線と、前記第１の積層体、第２の積層体の外
    囲を被覆した封止樹脂とよりなることを特徴とする半導
    体装置。
  2. 【請求項２】 絶縁性基板と第１の半導体素子との間隙
    には封止樹脂とは別に形成された樹脂が介在しているこ
    とを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 第１の積層体を構成している第２の半導
    体素子と第３の半導体素子との間隙には封止樹脂とは別
    に形成された樹脂が介在していることを特徴とする請求
    項１に記載の半導体装置。
  4. 【請求項４】 第２の積層体を構成している第４の半導
    体素子と第５の半導体素子との間隙には封止樹脂とは別
    に形成された樹脂が介在していることを特徴とする請求
    項１に記載の半導体装置。
  5. 【請求項５】 第１の金属細線は第２の金属細線よりも
    絶縁基板の内側で接続されていることを特徴とする請求
    項１に記載の半導体装置。
  6. 【請求項６】 第１の構成体は、第３の半導体素子の主
    面がバンプ電極を介して第２の半導体素子の主面に接続
    された構成体であることを特徴とする請求項１に記載の
    半導体装置。
  7. 【請求項７】 第２の構成体は、第５の半導体素子の主
    面がバンプ電極を介して第４の半導体素子の主面に接続
    された構成体であることを特徴とする請求項１に記載の
    半導体装置。
  8. 【請求項８】 絶縁性基板は、回路構成された半導体用
    キャリアであって、その上面に複数の電極と配線パター
    ンを有するとともに、前記電極と電気的に接続された外
    部電極をその底面に有していることを特徴とする請求項
    １に記載の半導体装置。
  9. 【請求項９】 第１の積層体と絶縁性基板とを接続した
    第１の金属細線は、前記第１の積層体の第２の半導体素
    子と絶縁性基板とを接続していることを特徴とする請求
    項１に記載の半導体装置。
  10. 【請求項１０】 第２の積層体と絶縁性基板とを接続し
    た第２の金属細線は、前記第２の積層体の第４の半導体
    素子と絶縁性基板とを接続していることを特徴とする請
    求項１に記載の半導体装置。
  11. 【請求項１１】 第２の積層体の第５の半導体素子の上
    部には、さらに、第６の半導体素子と第７の半導体素子
    とによる第３の積層体が接着されていることを特徴とす
    る請求項１に記載の半導体装置。
  12. 【請求項１２】 第１の半導体素子の上面の電極に対し
    てバンプ電極を形成し、前記第１の半導体素子をそのバ
    ンプ電極を介して絶縁性基板に接続する工程と、第２の
    半導体素子の上面の電極に対して、第３の半導体素子の
    上面の電極に形成されたバンプ電極を接続して、第１の
    積層体を形成する工程と、第４の半導体素子の上面の電
    極に対して、第５の半導体素子の上面の電極に形成され
    たバンプ電極を接続して、第２の積層体を形成する工程
    と、絶縁性基板に接続した前記第１の半導体素子の上部
    に前記形成した第１の積層体を接着する工程と、前記第
    １の積層体の上部に前記形成した第２の積層体を接着す
    る工程と、前記第１の積層体と前記絶縁性基板とを第１
    の金属細線で電気的に接続する工程と、前記第２の積層
    体と前記絶縁性基板とを第２の金属細線で電気的に接続
    する工程と、前記第１の積層体、第２の積層体が実装さ
    れた絶縁性基板の上面を封止樹脂でそれらを被覆するよ
    うに封止する工程とよりなることを特徴とする半導体装
    置の製造方法。
  13. 【請求項１３】 第１の半導体素子の上面の電極に対し
    てバンプ電極を形成し、前記第１の半導体素子をそのバ
    ンプ電極を介して絶縁性基板に接続する工程では、第１
    の半導体素子と絶縁性基板との間隙に樹脂を介在させる
    ことを特徴とする請求項１２に記載の半導体装置の製造
    方法。
  14. 【請求項１４】 第２の半導体素子の上面の電極に対し
    て、第３の半導体素子の上面の電極に形成されたバンプ
    電極を接続して、第１の積層体を形成する工程では、第
    ２の半導体素子と第３の半導体素子との間隙に樹脂を介
    在させることを特徴とする請求項１２に記載の半導体装
    置の製造方法。
  15. 【請求項１５】 第４の半導体素子の上面の電極に対し
    て、第５の半導体素子の上面の電極に形成されたバンプ
    電極を接続して、第２の積層体を形成する工程では、第
    ４の半導体素子と第５の半導体素子との間隙に樹脂を介
    在させることを特徴とする請求項１２に記載の半導体装
    置の製造方法。
  16. 【請求項１６】 第１の積層体の上部に第２の積層体を
    接着する工程の後に、さらに第６の半導体素子の上面の
    電極に対して、バンプ電極により第７の半導体素子が接
    続された第３の積層体を接着する工程を有し、第２の積
    層体と絶縁性基板とを第２の金属細線で電気的に接続す
    る工程の後に、第３の積層体と絶縁性基板とを第３の金
    属細線で電気的に接続する工程を有していることを特徴
    とする請求項１２に記載の半導体装置の製造方法。
JP2000106035A 2000-04-07 2000-04-07 半導体装置およびその製造方法 Pending JP2001291821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000106035A JP2001291821A (ja) 2000-04-07 2000-04-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000106035A JP2001291821A (ja) 2000-04-07 2000-04-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001291821A true JP2001291821A (ja) 2001-10-19

Family

ID=18619279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106035A Pending JP2001291821A (ja) 2000-04-07 2000-04-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001291821A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2873853A1 (fr) * 2004-07-27 2006-02-03 St Microelectronics Sa Dispositif electronique comprenant plusieurs plaquettes de circuits empilees et procede de realisation d'un tel dispositif
JP2008500734A (ja) * 2004-05-24 2008-01-10 ハネウェル・インターナショナル・インコーポレーテッド 集積回路を積重ねる方法およびシステム
US7504717B2 (en) 2003-01-22 2009-03-17 Renesas Technology Corp. Semiconductor device
US8274142B2 (en) 2008-11-11 2012-09-25 Seiko Epson Corporation Semiconductor device having stacked multiple substrates and method for producing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504717B2 (en) 2003-01-22 2009-03-17 Renesas Technology Corp. Semiconductor device
US7732906B2 (en) 2003-01-22 2010-06-08 Renesas Technology Corp. Semiconductor device
JP2008500734A (ja) * 2004-05-24 2008-01-10 ハネウェル・インターナショナル・インコーポレーテッド 集積回路を積重ねる方法およびシステム
JP4717067B2 (ja) * 2004-05-24 2011-07-06 ハネウェル・インターナショナル・インコーポレーテッド 集積回路を積重ねる方法およびシステム
FR2873853A1 (fr) * 2004-07-27 2006-02-03 St Microelectronics Sa Dispositif electronique comprenant plusieurs plaquettes de circuits empilees et procede de realisation d'un tel dispositif
US8274142B2 (en) 2008-11-11 2012-09-25 Seiko Epson Corporation Semiconductor device having stacked multiple substrates and method for producing same

Similar Documents

Publication Publication Date Title
JP3765952B2 (ja) 半導体装置
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
TWI237354B (en) Stacked package structure
TWI278947B (en) A multi-chip package, a semiconductor device used therein and manufacturing method thereof
JP2002222889A (ja) 半導体装置及びその製造方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2002016182A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP2001127246A (ja) 半導体装置
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
JP2003078105A (ja) スタックチップモジュール
JP2001223326A (ja) 半導体装置
KR100621547B1 (ko) 멀티칩 패키지
JP2007318954A (ja) 超小型ｄｃ−ｄｃコンバータモジュール
JP2003318360A (ja) 半導体装置およびその製造方法
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
JP2000228468A (ja) 半導体チップ及び半導体装置
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
JP2001291821A (ja) 半導体装置およびその製造方法
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2001291818A (ja) 半導体装置およびその製造方法
JP2004079923A (ja) 半導体装置及びその製造方法
JP2001015677A (ja) 半導体装置
JPS63136642A (ja) 二層式半導体集積回路
JP3850712B2 (ja) 積層型半導体装置
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215