JP2004079923A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004079923A JP2004079923A JP2002241304A JP2002241304A JP2004079923A JP 2004079923 A JP2004079923 A JP 2004079923A JP 2002241304 A JP2002241304 A JP 2002241304A JP 2002241304 A JP2002241304 A JP 2002241304A JP 2004079923 A JP2004079923 A JP 2004079923A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor device
- terminal
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】製造時に半導体チップが受ける衝撃を従来よりも低減することができる半導体装置及びその製造方法を提供すること。
【解決手段】絶縁性基材２０と、絶縁性基材２０上に形成された導体パターンと２１、導体パターン２１上に設けられた第１半導体チップ２５と、第１半導体チップ２５の上から一部が張り出る第２半導体チップ２８とを備え、第２半導体チップ２８の電極２９が上記張り出た部位に設けられ、該電極２９と導体パターン２１とが金属バンプ（第１端子）３０を介して電気的に接続されたことを特徴とする半導体装置による。
【選択図】 図４
【解決手段】絶縁性基材２０と、絶縁性基材２０上に形成された導体パターンと２１、導体パターン２１上に設けられた第１半導体チップ２５と、第１半導体チップ２５の上から一部が張り出る第２半導体チップ２８とを備え、第２半導体チップ２８の電極２９が上記張り出た部位に設けられ、該電極２９と導体パターン２１とが金属バンプ（第１端子）３０を介して電気的に接続されたことを特徴とする半導体装置による。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳細には、半導体チップを複数積層してなるスタックＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）タイプの半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化や薄型化の要求に伴い、半導体チップを複数個積み重ねるスタックＭＣＭでは、その半導体チップの薄チップ化の流れが顕著になっている。そのような従来例に係るスタックＭＣＭ（以下、半導体装置と言う）の断面図を図１に示す。
【０００３】
図１に示すように、この半導体装置は、コア基材４の両面に電極パッド３、１２とボンディングパッド５とを有してなる配線基板１を備える。この配線基板１上には、下段半導体チップ６がフェイスダウンの状態で固着され、その電極１３がＡｕ（金）スタッドバンプ７を介して電極パッド１２と電気的に接続される。
【０００４】
更に、この下段半導体チップ６上には、下段半導体チップ６よりも平面サイズの大きい上段半導体チップ８が接着剤（不図示）によりフェイスアップの状態で接着される。
【０００５】
このように、下段よりも大きなチップを上段に使用するのは、配線基板１の配線引き回しを容易にしたいという要請や、上下のチップの設計上の制約によるものであり、この種の半導体装置に特徴的なものである。
【０００６】
そのようなチップサイズの違いにより、上段半導体チップ８には下段半導体チップ６から張り出すオーバーハング部が生じるが、そのオーバーハング部に電極９が設けられる。その電極９は、ボンディングワイヤ１０を介して、配線基板１のボンディングパッド５と電気的に接続される。
【０００７】
このような下段半導体チップ６及び上段半導体チップ８は、パッケージの薄型化の要請からいずれも薄型化（約１００μｍ以下）され、モールド樹脂１１により樹脂封止される。そして、はんだバンプ２が、外部接続端子として配線基板１の電極パッド３上に接合される。
【０００８】
【発明が解決しようとする課題】
ところで、上述の半導体装置を製造する際には、上段半導体チップ８の電極９に対してワイヤボンディングを行うのであるが、その電極９がオーバーハング部に設けられており、しかも薄チップ化により上段半導体チップ９の抗析力が低下しているので、オーバーハング部がワイヤボンディング時の衝撃に耐えられなくなり、図２に示すように、上段半導体チップ８にクラックが生じたり、或いはチップ割れが発生してしまう。
【０００９】
また、チップ割れが起こらなくても、ワイヤボンディング時にオーバーハング部がたわむことで、ボンディングを所望に行うことができず、ボンディングの不具合が生じてしまう。
【００１０】
このような不都合を解消すべく、上段半導体チップ８のサイズを下段半導体チップ６のサイズに近づけ、上段半導体チップ８のオーバーハング量（張り出し量）を少なくすることも考えられるが、これではスタックするチップの組み合わせに著しい制限を設けることになり、好ましくない。
【００１１】
本発明は係る従来例の問題点に鑑みて創作されたものであり、製造時に半導体チップが受ける衝撃を従来よりも低減することができる半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題は、絶縁性基材と、前記絶縁性基材上に形成された導体パターンと、前記導体パターン上に設けられた第１半導体チップと、前記第１半導体チップの上から一部が張り出る第２半導体チップとを備え、前記第２半導体チップの電極が前記張り出た部位に設けられ、該電極と前記導体パターンとが第１端子を介して電気的に接続されたことを特徴とする半導体装置によって解決する。
【００１３】
次に、本発明の作用について説明する。
【００１４】
本発明によれば、第２半導体チップの張り出し部と、絶縁性基材上の導体パターンとの間に第１端子が設けられた構造となり、その第１端子が支えとなるので、製造時に、第２半導体チップの張り出し部がたわむことが無く、第２半導体チップにクラックやチップ割れが生じ難くなる。
【００１５】
また、接着層を介して第２半導体チップを第１半導体チップ上に接着することで、第１半導体チップと第２半導体チップとの積層体の機械的強度が強固になる。
【００１６】
なお、第２半導体チップの上に、更に第３半導体チップを積層してもよい。その場合は、第３半導体チップの一部を第２半導体チップの上から張り出させ、その張り出した部位に電極を設け、その電極と絶縁性基材上の導体パターンとを第２端子を介して電気的に接続することで、上記と同様の利点が得られる。
【００１７】
そして、金属バンプを複数段重ねて第２端子とすることで、高さの比較的高い第２端子が実現される。
【００１８】
【発明の実施の形態】
（１）第１実施形態
次に、本発明の第１の実施の形態に係る半導体装置について、その製造工程を追いながら説明する。
【００１９】
まず、図３（ａ）に示す断面構造を得るまでの工程について説明する。
【００２０】
絶縁性基材２０の片面に厚さが約２０μｍの銅膜を有してなる銅張基材（厚さ約２００μｍ）にスルーホール２０ａを形成し、そのスルーホール２０ａ内と絶縁性基材２０のもう片方の面に銅めっき膜を厚さ約２０μｍ程度に形成する。なお、絶縁性基材２０は、例えばポリイミド樹脂やエポキシ樹脂等よりなり、リジッドな基材であってもよいし、或いはフレキシブルな基材であってもよい。
【００２１】
そして、その絶縁性基材２０の両面の銅めっき膜をウエットエッチングによりパターニングして導体パターン２１、２３とし、更にこの導体パターン２１、２３上にソルダレジスト３７を形成する。そのソルダレジスト３７の所定部位には開口３７ａが形成されており、そこから導体パターン２１、２３の表面が露出することになる。また、導体パターン２１、２３は、スルーホール２０ａ内の銅めっき膜を介して電気的に接続されることになる。
【００２２】
以上により配線基板２４が完成する。その配線基板２４は、所謂インターポーザとして使用される。
【００２３】
次に、図３（ｂ）に示すように、第１半導体チップ２５の電極２６上に、例えばＡｕスタッドバンプ等の金属バンプ２７をボールボンディング方式等により形成し、それを導体パターン２１に電気的に接合させる。接合の方法としては、例えば、導体パターン２１と金属バンプ２７とを加熱、加圧し、それらに超音波振動を付加する方法がある。これにより、第１半導体チップ２５が導体パターン２１上に固着されることになる。
【００２４】
なお、第１半導体チップ２５は、出来上がりのパッケージの厚さを薄くすべく、約１００μｍ以下に薄厚化されている。
【００２５】
次に、図３（ｃ）に示す断面構造を得るまでの工程について説明する。
【００２６】
まず、第１半導体チップ２５よりも平面サイズが大きい第２半導体チップ２８を用意し、その電極２９上にＡｕスタッドバンプ等の金属バンプ（第１端子）３０をボールボンディング方式等により形成する。なお、第２半導体チップ２８は、出来上がりパッケージを薄型化すべく、約１００μｍ以下に薄厚化されている。また、金属バンプ３０の高さは、Ａｕボールの大きさや圧着条件等をコントロールすることにより適正化することができ、本実施形態では約１５０μｍ程度とする。
【００２７】
次いで、ペースト材の塗布やテープ材の貼り付けにより第１半導体チップ２５上に接着層３１を設けた後、第１半導体チップ２５上に第２半導体チップ２８をフェイスダウンの状態で重ねる。重ねる際には、第２半導体チップ２８の電極２９が第１半導体チップ２５の上から張り出し、その電極２９上の金属バンプ３０が導体パターン２１に当接するようにする（同図のオーバーハング部を参照）。
【００２８】
この状態で、超音波振動を付加しながら金属バンプ３０を導体パターン２１に圧着し、それらを約２００℃に加熱することにより、金属バンプ３０を導体パターン２１に電気的に接合させる。これと同時に、第２半導体チップ２８が、接着層３１により第１チップ２５上に接着されるので、第１、第２半導体チップ２５、２８の積層体の機械的強度がより強固になる。
【００２９】
本実施形態においては、ワイヤボンディング法を使用せずに第２半導体チップ２８を導体パターン２１に電気的に接続するので、第２半導体チップ２８にワイヤボンディングの衝撃が加わることがない。
【００３０】
しかも、金属バンプ３０が支えとなるため、第２半導体チップ２８のオーバーハング部がたわむことが無く、第２半導体チップ２８を導体パターン２１に良好に電気的に接続することができるうえ、第２半導体チップ２８にクラックやチップ割れが生じることが無い。
【００３１】
このような利点は、第２半導体チップ２８のオーバーハング量を小さくしなくても得られるため、各半導体チップ２５、２８同士の組み合わせに制限を与えることも無い。
【００３２】
この後は、図４に示すように、第１、第２半導体チップ２５、２８を保護すべく、トランスファモールドによりそれらをモールド樹脂３２で覆う。そして、ソルダレジスト３７の開口３７ａから露出する導体パターン２３上に外部接続端子３８としてはんだバンプを接合し、本実施形態に係る半導体パッケージ（半導体装置）を完成させる。外部接続端子３８としてはんだバンプを使用するので、この半導体パッケージはＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプのものである．
（２）第２実施形態
第１実施形態では、半導体チップのスタック数（積層数）は２段であったが、スタック数はこれに限定されず、図５（ａ）に示すような３段であってもよい。
【００３３】
図５（ａ）の構造を得るには、上述の方法で半導体チップを２段スタックした後、第２半導体チップ２８よりも平面サイズの大きい第３半導体チップ３３を第２半導体チップ２８上に重ねる。この第３半導体チップ３３も、第１、第２半導体チップ２５、２８と同様に、約１００μｍ以下に薄厚化されている。
【００３４】
そして、その第３半導体チップ３３の電極３４は、第２半導体チップ２８の上から張り出し、その上には、例えばボールボンディング方式を二回行うことにより、Ａｕスタッドバンプ３５ａ、３５ｂを二段重ねてなる金属バンプ（第２端子）３５を予め形成しておく。なお、各スタッドバンプ３５ａ、３５ｂの高さは１２０〜１３０μｍであり、それにより金属バンプ３５の高さは約２５０μｍ程度と比較的高くなる。
【００３５】
そして、金属バンプ３５が導体パターン２１に当接した状態で、超音波振動を付加しながら金属バンプ３５を導体パターン２１に圧着し、それらを約２００℃に加熱することにより、金属バンプ３５を導体パターン２１に電気的に接合させる。
【００３６】
このとき、第２半導体チップ２８上に予め接着層３９を設けておくことで、その接着層３９により第３半導体チップ３３が第２半導体チップ２８上に強固に固着される。そのような接着層３９は、記述の接着層３１と同様の方法で形成され得る。
【００３７】
このように半導体チップを３段重ねる場合でも、第１実施形態と同じ理由により、第３半導体チップ３３にクラックやチップ割れが生じず、また、第３半導体チップ３３を導体パターン２１に電気的に良好に接続することができる。
【００３８】
しかも、本実施形態では、Ａｕスタッドバンプ３５ａ、３５ｂを２段重ねることで、高さが約２５０μｍと比較的高い金属バンプ３５を形成することも可能となる。なお、Ａｕバンプの段数は２段に限定されず、３段以上のＡｕバンプで金属バンプ３５を構成してもよい。
【００３９】
その後、図４（ｂ）に示すように、第１実施形態と同様にしてモールド樹脂３２をモールディングし、更に外部接続端子３８としてはんだバンプを導体パターン２３に接合することで、本実施形態に係る半導体パッケージが完成する。
【００４０】
以上、本発明の実施の形態について詳細に説明したが、本発明はこれに限定されない。例えば、上記では、各半導体チップ２５、２８、３３として薄厚化されたものを使用したが、薄厚化されていない半導体チップにも本発明を適用することができる。また、パッケージの最終形態はＢＧＡタイプに限定されず、外部接続端子３８として導電性のピンを使用するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体パッケージにも本発明を適用し得る。
【００４１】
以下に、本発明の特徴を付記する。
【００４２】
（付記１） 絶縁性基材と、
前記絶縁性基材上に形成された導体パターンと、
前記導体パターン上に設けられた第１半導体チップと、
前記第１半導体チップの上から一部が張り出る第２半導体チップとを備え、
前記第２半導体チップの電極が前記張り出た部位に設けられ、該電極と前記導体パターンとが第１端子を介して電気的に接続されたことを特徴とする半導体装置。
【００４３】
（付記２） 前記第２半導体チップの平面サイズは、前記第１半導体チップの平面サイズよりも大きいことを特徴とする付記１に記載の半導体装置。
【００４４】
（付記３） 前記第２半導体チップが接着層を介して前記第１半導体チップ上に接着されたことを特徴とする付記１又は付記２に記載の半導体装置。
【００４５】
（付記４） 前記第１端子は金属バンプであることを特徴とする付記１乃至付記３に記載の半導体装置。
【００４６】
（付記５） 前記第２半導体チップの上から一部が張り出る第３半導体チップを備え、該第３半導体チップの電極が、前記張り出た部位に設けられ、第２端子を介して前記導体パターンと電気的に接続されたことを特徴とする付記１乃至付記４のいずれかに記載の半導体装置。
【００４７】
（付記６） 前記第２端子は、金属バンプを複数段重ねた構造であることを特徴とする付記５に記載の半導体装置。
【００４８】
（付記７） 絶縁性基材上に導体パターンを形成する工程と、
第１半導体チップを前記導体パターンの上に固着する工程と、
第２半導体チップの電極上に端子を形成する工程と、
前記第２半導体チップを前記第１半導体チップの上に重ね、前記端子と前記導体パターンとを電気的に接合する工程と、
を有することを特徴とする半導体装置の製造方法。
【００４９】
（付記８） 前記端子として金属バンプを使用することを特徴とする付記７に記載の半導体装置の製造方法。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、第２半導体チップの張り出し部に設けられた電極と、絶縁性基材上の導体パターンとの間に、第１端子を設けてそれらを電気的に接続するようにしたので、第１端子が支えとなり、第２半導体チップの張り出し部が製造時にたわむことが無く、第２半導体チップにクラックやチップ割れが生じるのを防ぐことができる。
【００５１】
そして、この利点は、第２半導体チップの張り出し量に制限を設けずに得られるため、第１、第２半導体チップの組み合わせ方が広がり、より広範な品種のチップ構成のスタックＭＣＭを提供することができる。
【００５２】
また、接着層を介して第１、第２半導体チップ同士を接着することで、第１、第２半導体チップの積層体の機械的強度を強固にすることができる。
【００５３】
なお、第３半導体チップを第２半導体チップの上に設け、その第３半導体チップの張り出し部と、絶縁性基材上の導体層との間に第２端子を設けても、上記と同様の利点を得ることができる。
【００５４】
そして、金属バンプを複数段重ねて第２端子とすることで、高さが比較的高い第２端子を実現することができる。
【図面の簡単な説明】
【図１】従来例に係る半導体装置の断面図である。
【図２】従来例に係る半導体装置の拡大断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法について示す断面図（その１）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法について示す断面図（その２）である。
【図５】本発明の第２の実施の形態に係る半導体装置の断面図である。
【符号の説明】
１、２４…配線基板、２…はんだバンプ、３、１２…電極パッド、４…コア基材、５…ボンディングパッド、６…下段半導体チップ、８…上段半導体チップ、９、１３、２６、２９、３４…電極、１０…ボンディングワイヤ、１１…モールド樹脂、２０…絶縁性基材、２０ａ…スルーホール、２１、２３…導体パターン、２５…第１半導体チップ、２７、３０、３５…金属バンプ、２８…第２半導体チップ、３１．３９…接着層、３２…モールド樹脂、３３…第３半導体チップ、３５ａ、３５ｂ…Ａｕスタッドバンプ、３７…ソルダレジスト、３７ａ…開口、３８…外部接続端子。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳細には、半導体チップを複数積層してなるスタックＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）タイプの半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化や薄型化の要求に伴い、半導体チップを複数個積み重ねるスタックＭＣＭでは、その半導体チップの薄チップ化の流れが顕著になっている。そのような従来例に係るスタックＭＣＭ（以下、半導体装置と言う）の断面図を図１に示す。
【０００３】
図１に示すように、この半導体装置は、コア基材４の両面に電極パッド３、１２とボンディングパッド５とを有してなる配線基板１を備える。この配線基板１上には、下段半導体チップ６がフェイスダウンの状態で固着され、その電極１３がＡｕ（金）スタッドバンプ７を介して電極パッド１２と電気的に接続される。
【０００４】
更に、この下段半導体チップ６上には、下段半導体チップ６よりも平面サイズの大きい上段半導体チップ８が接着剤（不図示）によりフェイスアップの状態で接着される。
【０００５】
このように、下段よりも大きなチップを上段に使用するのは、配線基板１の配線引き回しを容易にしたいという要請や、上下のチップの設計上の制約によるものであり、この種の半導体装置に特徴的なものである。
【０００６】
そのようなチップサイズの違いにより、上段半導体チップ８には下段半導体チップ６から張り出すオーバーハング部が生じるが、そのオーバーハング部に電極９が設けられる。その電極９は、ボンディングワイヤ１０を介して、配線基板１のボンディングパッド５と電気的に接続される。
【０００７】
このような下段半導体チップ６及び上段半導体チップ８は、パッケージの薄型化の要請からいずれも薄型化（約１００μｍ以下）され、モールド樹脂１１により樹脂封止される。そして、はんだバンプ２が、外部接続端子として配線基板１の電極パッド３上に接合される。
【０００８】
【発明が解決しようとする課題】
ところで、上述の半導体装置を製造する際には、上段半導体チップ８の電極９に対してワイヤボンディングを行うのであるが、その電極９がオーバーハング部に設けられており、しかも薄チップ化により上段半導体チップ９の抗析力が低下しているので、オーバーハング部がワイヤボンディング時の衝撃に耐えられなくなり、図２に示すように、上段半導体チップ８にクラックが生じたり、或いはチップ割れが発生してしまう。
【０００９】
また、チップ割れが起こらなくても、ワイヤボンディング時にオーバーハング部がたわむことで、ボンディングを所望に行うことができず、ボンディングの不具合が生じてしまう。
【００１０】
このような不都合を解消すべく、上段半導体チップ８のサイズを下段半導体チップ６のサイズに近づけ、上段半導体チップ８のオーバーハング量（張り出し量）を少なくすることも考えられるが、これではスタックするチップの組み合わせに著しい制限を設けることになり、好ましくない。
【００１１】
本発明は係る従来例の問題点に鑑みて創作されたものであり、製造時に半導体チップが受ける衝撃を従来よりも低減することができる半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題は、絶縁性基材と、前記絶縁性基材上に形成された導体パターンと、前記導体パターン上に設けられた第１半導体チップと、前記第１半導体チップの上から一部が張り出る第２半導体チップとを備え、前記第２半導体チップの電極が前記張り出た部位に設けられ、該電極と前記導体パターンとが第１端子を介して電気的に接続されたことを特徴とする半導体装置によって解決する。
【００１３】
次に、本発明の作用について説明する。
【００１４】
本発明によれば、第２半導体チップの張り出し部と、絶縁性基材上の導体パターンとの間に第１端子が設けられた構造となり、その第１端子が支えとなるので、製造時に、第２半導体チップの張り出し部がたわむことが無く、第２半導体チップにクラックやチップ割れが生じ難くなる。
【００１５】
また、接着層を介して第２半導体チップを第１半導体チップ上に接着することで、第１半導体チップと第２半導体チップとの積層体の機械的強度が強固になる。
【００１６】
なお、第２半導体チップの上に、更に第３半導体チップを積層してもよい。その場合は、第３半導体チップの一部を第２半導体チップの上から張り出させ、その張り出した部位に電極を設け、その電極と絶縁性基材上の導体パターンとを第２端子を介して電気的に接続することで、上記と同様の利点が得られる。
【００１７】
そして、金属バンプを複数段重ねて第２端子とすることで、高さの比較的高い第２端子が実現される。
【００１８】
【発明の実施の形態】
（１）第１実施形態
次に、本発明の第１の実施の形態に係る半導体装置について、その製造工程を追いながら説明する。
【００１９】
まず、図３（ａ）に示す断面構造を得るまでの工程について説明する。
【００２０】
絶縁性基材２０の片面に厚さが約２０μｍの銅膜を有してなる銅張基材（厚さ約２００μｍ）にスルーホール２０ａを形成し、そのスルーホール２０ａ内と絶縁性基材２０のもう片方の面に銅めっき膜を厚さ約２０μｍ程度に形成する。なお、絶縁性基材２０は、例えばポリイミド樹脂やエポキシ樹脂等よりなり、リジッドな基材であってもよいし、或いはフレキシブルな基材であってもよい。
【００２１】
そして、その絶縁性基材２０の両面の銅めっき膜をウエットエッチングによりパターニングして導体パターン２１、２３とし、更にこの導体パターン２１、２３上にソルダレジスト３７を形成する。そのソルダレジスト３７の所定部位には開口３７ａが形成されており、そこから導体パターン２１、２３の表面が露出することになる。また、導体パターン２１、２３は、スルーホール２０ａ内の銅めっき膜を介して電気的に接続されることになる。
【００２２】
以上により配線基板２４が完成する。その配線基板２４は、所謂インターポーザとして使用される。
【００２３】
次に、図３（ｂ）に示すように、第１半導体チップ２５の電極２６上に、例えばＡｕスタッドバンプ等の金属バンプ２７をボールボンディング方式等により形成し、それを導体パターン２１に電気的に接合させる。接合の方法としては、例えば、導体パターン２１と金属バンプ２７とを加熱、加圧し、それらに超音波振動を付加する方法がある。これにより、第１半導体チップ２５が導体パターン２１上に固着されることになる。
【００２４】
なお、第１半導体チップ２５は、出来上がりのパッケージの厚さを薄くすべく、約１００μｍ以下に薄厚化されている。
【００２５】
次に、図３（ｃ）に示す断面構造を得るまでの工程について説明する。
【００２６】
まず、第１半導体チップ２５よりも平面サイズが大きい第２半導体チップ２８を用意し、その電極２９上にＡｕスタッドバンプ等の金属バンプ（第１端子）３０をボールボンディング方式等により形成する。なお、第２半導体チップ２８は、出来上がりパッケージを薄型化すべく、約１００μｍ以下に薄厚化されている。また、金属バンプ３０の高さは、Ａｕボールの大きさや圧着条件等をコントロールすることにより適正化することができ、本実施形態では約１５０μｍ程度とする。
【００２７】
次いで、ペースト材の塗布やテープ材の貼り付けにより第１半導体チップ２５上に接着層３１を設けた後、第１半導体チップ２５上に第２半導体チップ２８をフェイスダウンの状態で重ねる。重ねる際には、第２半導体チップ２８の電極２９が第１半導体チップ２５の上から張り出し、その電極２９上の金属バンプ３０が導体パターン２１に当接するようにする（同図のオーバーハング部を参照）。
【００２８】
この状態で、超音波振動を付加しながら金属バンプ３０を導体パターン２１に圧着し、それらを約２００℃に加熱することにより、金属バンプ３０を導体パターン２１に電気的に接合させる。これと同時に、第２半導体チップ２８が、接着層３１により第１チップ２５上に接着されるので、第１、第２半導体チップ２５、２８の積層体の機械的強度がより強固になる。
【００２９】
本実施形態においては、ワイヤボンディング法を使用せずに第２半導体チップ２８を導体パターン２１に電気的に接続するので、第２半導体チップ２８にワイヤボンディングの衝撃が加わることがない。
【００３０】
しかも、金属バンプ３０が支えとなるため、第２半導体チップ２８のオーバーハング部がたわむことが無く、第２半導体チップ２８を導体パターン２１に良好に電気的に接続することができるうえ、第２半導体チップ２８にクラックやチップ割れが生じることが無い。
【００３１】
このような利点は、第２半導体チップ２８のオーバーハング量を小さくしなくても得られるため、各半導体チップ２５、２８同士の組み合わせに制限を与えることも無い。
【００３２】
この後は、図４に示すように、第１、第２半導体チップ２５、２８を保護すべく、トランスファモールドによりそれらをモールド樹脂３２で覆う。そして、ソルダレジスト３７の開口３７ａから露出する導体パターン２３上に外部接続端子３８としてはんだバンプを接合し、本実施形態に係る半導体パッケージ（半導体装置）を完成させる。外部接続端子３８としてはんだバンプを使用するので、この半導体パッケージはＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプのものである．
（２）第２実施形態
第１実施形態では、半導体チップのスタック数（積層数）は２段であったが、スタック数はこれに限定されず、図５（ａ）に示すような３段であってもよい。
【００３３】
図５（ａ）の構造を得るには、上述の方法で半導体チップを２段スタックした後、第２半導体チップ２８よりも平面サイズの大きい第３半導体チップ３３を第２半導体チップ２８上に重ねる。この第３半導体チップ３３も、第１、第２半導体チップ２５、２８と同様に、約１００μｍ以下に薄厚化されている。
【００３４】
そして、その第３半導体チップ３３の電極３４は、第２半導体チップ２８の上から張り出し、その上には、例えばボールボンディング方式を二回行うことにより、Ａｕスタッドバンプ３５ａ、３５ｂを二段重ねてなる金属バンプ（第２端子）３５を予め形成しておく。なお、各スタッドバンプ３５ａ、３５ｂの高さは１２０〜１３０μｍであり、それにより金属バンプ３５の高さは約２５０μｍ程度と比較的高くなる。
【００３５】
そして、金属バンプ３５が導体パターン２１に当接した状態で、超音波振動を付加しながら金属バンプ３５を導体パターン２１に圧着し、それらを約２００℃に加熱することにより、金属バンプ３５を導体パターン２１に電気的に接合させる。
【００３６】
このとき、第２半導体チップ２８上に予め接着層３９を設けておくことで、その接着層３９により第３半導体チップ３３が第２半導体チップ２８上に強固に固着される。そのような接着層３９は、記述の接着層３１と同様の方法で形成され得る。
【００３７】
このように半導体チップを３段重ねる場合でも、第１実施形態と同じ理由により、第３半導体チップ３３にクラックやチップ割れが生じず、また、第３半導体チップ３３を導体パターン２１に電気的に良好に接続することができる。
【００３８】
しかも、本実施形態では、Ａｕスタッドバンプ３５ａ、３５ｂを２段重ねることで、高さが約２５０μｍと比較的高い金属バンプ３５を形成することも可能となる。なお、Ａｕバンプの段数は２段に限定されず、３段以上のＡｕバンプで金属バンプ３５を構成してもよい。
【００３９】
その後、図４（ｂ）に示すように、第１実施形態と同様にしてモールド樹脂３２をモールディングし、更に外部接続端子３８としてはんだバンプを導体パターン２３に接合することで、本実施形態に係る半導体パッケージが完成する。
【００４０】
以上、本発明の実施の形態について詳細に説明したが、本発明はこれに限定されない。例えば、上記では、各半導体チップ２５、２８、３３として薄厚化されたものを使用したが、薄厚化されていない半導体チップにも本発明を適用することができる。また、パッケージの最終形態はＢＧＡタイプに限定されず、外部接続端子３８として導電性のピンを使用するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体パッケージにも本発明を適用し得る。
【００４１】
以下に、本発明の特徴を付記する。
【００４２】
（付記１） 絶縁性基材と、
前記絶縁性基材上に形成された導体パターンと、
前記導体パターン上に設けられた第１半導体チップと、
前記第１半導体チップの上から一部が張り出る第２半導体チップとを備え、
前記第２半導体チップの電極が前記張り出た部位に設けられ、該電極と前記導体パターンとが第１端子を介して電気的に接続されたことを特徴とする半導体装置。
【００４３】
（付記２） 前記第２半導体チップの平面サイズは、前記第１半導体チップの平面サイズよりも大きいことを特徴とする付記１に記載の半導体装置。
【００４４】
（付記３） 前記第２半導体チップが接着層を介して前記第１半導体チップ上に接着されたことを特徴とする付記１又は付記２に記載の半導体装置。
【００４５】
（付記４） 前記第１端子は金属バンプであることを特徴とする付記１乃至付記３に記載の半導体装置。
【００４６】
（付記５） 前記第２半導体チップの上から一部が張り出る第３半導体チップを備え、該第３半導体チップの電極が、前記張り出た部位に設けられ、第２端子を介して前記導体パターンと電気的に接続されたことを特徴とする付記１乃至付記４のいずれかに記載の半導体装置。
【００４７】
（付記６） 前記第２端子は、金属バンプを複数段重ねた構造であることを特徴とする付記５に記載の半導体装置。
【００４８】
（付記７） 絶縁性基材上に導体パターンを形成する工程と、
第１半導体チップを前記導体パターンの上に固着する工程と、
第２半導体チップの電極上に端子を形成する工程と、
前記第２半導体チップを前記第１半導体チップの上に重ね、前記端子と前記導体パターンとを電気的に接合する工程と、
を有することを特徴とする半導体装置の製造方法。
【００４９】
（付記８） 前記端子として金属バンプを使用することを特徴とする付記７に記載の半導体装置の製造方法。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、第２半導体チップの張り出し部に設けられた電極と、絶縁性基材上の導体パターンとの間に、第１端子を設けてそれらを電気的に接続するようにしたので、第１端子が支えとなり、第２半導体チップの張り出し部が製造時にたわむことが無く、第２半導体チップにクラックやチップ割れが生じるのを防ぐことができる。
【００５１】
そして、この利点は、第２半導体チップの張り出し量に制限を設けずに得られるため、第１、第２半導体チップの組み合わせ方が広がり、より広範な品種のチップ構成のスタックＭＣＭを提供することができる。
【００５２】
また、接着層を介して第１、第２半導体チップ同士を接着することで、第１、第２半導体チップの積層体の機械的強度を強固にすることができる。
【００５３】
なお、第３半導体チップを第２半導体チップの上に設け、その第３半導体チップの張り出し部と、絶縁性基材上の導体層との間に第２端子を設けても、上記と同様の利点を得ることができる。
【００５４】
そして、金属バンプを複数段重ねて第２端子とすることで、高さが比較的高い第２端子を実現することができる。
【図面の簡単な説明】
【図１】従来例に係る半導体装置の断面図である。
【図２】従来例に係る半導体装置の拡大断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法について示す断面図（その１）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法について示す断面図（その２）である。
【図５】本発明の第２の実施の形態に係る半導体装置の断面図である。
【符号の説明】
１、２４…配線基板、２…はんだバンプ、３、１２…電極パッド、４…コア基材、５…ボンディングパッド、６…下段半導体チップ、８…上段半導体チップ、９、１３、２６、２９、３４…電極、１０…ボンディングワイヤ、１１…モールド樹脂、２０…絶縁性基材、２０ａ…スルーホール、２１、２３…導体パターン、２５…第１半導体チップ、２７、３０、３５…金属バンプ、２８…第２半導体チップ、３１．３９…接着層、３２…モールド樹脂、３３…第３半導体チップ、３５ａ、３５ｂ…Ａｕスタッドバンプ、３７…ソルダレジスト、３７ａ…開口、３８…外部接続端子。
Claims (5)
- 絶縁性基材と、
前記絶縁性基材上に形成された導体パターンと、
前記導体パターン上に設けられた第１半導体チップと、
前記第１半導体チップの上から一部が張り出る第２半導体チップとを備え、
前記第２半導体チップの電極が前記張り出た部位に設けられ、該電極と前記導体パターンとが第１端子を介して電気的に接続されたことを特徴とする半導体装置。 - 前記第１端子は金属バンプであることを特徴とする請求項１に記載の半導体装置。
- 前記第２半導体チップの上から一部が張り出る第３半導体チップを備え、該第３半導体チップの電極が、前記張り出た部位に設けられ、第２端子を介して前記導体パターンと電気的に接続されたことを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記第２端子は、金属バンプを複数段重ねた構造であることを特徴とする請求項３に記載の半導体装置。
- 絶縁性基材上に導体パターンを形成する工程と、
第１半導体チップを前記導体パターンの上に固着する工程と、
第２半導体チップの電極上に端子を形成する工程と、
前記第２半導体チップを前記第１半導体チップの上に重ね、前記端子と前記導体パターンとを電気的に接合する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241304A JP2004079923A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241304A JP2004079923A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079923A true JP2004079923A (ja) | 2004-03-11 |
Family
ID=32023824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241304A Withdrawn JP2004079923A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004079923A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353908A (ja) * | 2004-06-11 | 2005-12-22 | Fujitsu Ltd | スタック実装構造 |
| WO2006080351A1 (ja) * | 2005-01-25 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびその製造方法 |
| US7091619B2 (en) | 2003-03-24 | 2006-08-15 | Seiko Epson Corporation | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device |
| JP2007129129A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 電子部品実装装置および電子部品実装方法 |
| US7230329B2 (en) | 2003-02-07 | 2007-06-12 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
-
2002
- 2002-08-22 JP JP2002241304A patent/JP2004079923A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230329B2 (en) | 2003-02-07 | 2007-06-12 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device |
| US7091619B2 (en) | 2003-03-24 | 2006-08-15 | Seiko Epson Corporation | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
| JP2005353908A (ja) * | 2004-06-11 | 2005-12-22 | Fujitsu Ltd | スタック実装構造 |
| WO2006080351A1 (ja) * | 2005-01-25 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびその製造方法 |
| US7999376B2 (en) | 2005-01-25 | 2011-08-16 | Panasonic Corporation | Semiconductor device and its manufacturing method |
| JP2007129129A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 電子部品実装装置および電子部品実装方法 |
| JP4548310B2 (ja) * | 2005-11-07 | 2010-09-22 | パナソニック株式会社 | 電子部品実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510659B2 (en) | Substrate-less stackable package with wire-bond interconnect | |
| US7521283B2 (en) | Manufacturing method of chip integrated substrate | |
| US6215182B1 (en) | Semiconductor device and method for producing the same | |
| US6316838B1 (en) | Semiconductor device | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
| US20020125556A1 (en) | Stacking structure of semiconductor chips and semiconductor package using it | |
| JP2001144218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2003115560A (ja) | 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法 | |
| WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
| WO2001018864A1 (fr) | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20110197438A1 (en) | Method of manufacturing semiconductor device | |
| JP4175138B2 (ja) | 半導体装置 | |
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP2000340694A (ja) | 半導体積層パッケージ、半導体パッケージユニットおよび半導体パッケージユニットの製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| TWI435434B (zh) | 省略中介板之半導體封裝方法及其使用之底晶片 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JP2002231856A (ja) | 半導体装置及びその製造方法 | |
| JP3669986B2 (ja) | 半導体装置及びその製造方法 | |
| JP4439339B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |