JP2005353908A - スタック実装構造 - Google Patents

スタック実装構造 Download PDF

Info

Publication number
JP2005353908A
JP2005353908A JP2004174341A JP2004174341A JP2005353908A JP 2005353908 A JP2005353908 A JP 2005353908A JP 2004174341 A JP2004174341 A JP 2004174341A JP 2004174341 A JP2004174341 A JP 2004174341A JP 2005353908 A JP2005353908 A JP 2005353908A
Authority
JP
Japan
Prior art keywords
electronic device
mounting structure
mounting substrate
electronic devices
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004174341A
Other languages
English (en)
Inventor
Shuichi Takeuchi
周一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004174341A priority Critical patent/JP2005353908A/ja
Publication of JP2005353908A publication Critical patent/JP2005353908A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 小型化が可能となるスタック実装構造を提供する。
【解決手段】 本発明に係るスタック実装構造２０は、実装基板２４上に、電子デバイスが複数段積み重ねられて実装されたスタック実装構造において、最下段の電子デバイス２１が、バンプ２２を介してはんだ２３により実装基板２４上にフリップチップ実装され、２段目以降の電子デバイス２５、２８が、各下段側の電子デバイスを覆うようにして、各電子デバイス２５、２８に複数段に形成されたバンプ２６、２９を介してはんだ２３により実装基板２４上にフリップチップ実装されていることを特徴とする。
【選択図】 図１

Description

本発明は、半導体チップ等の電子デバイスを実装基板上に多段に搭載できるスタック実装構造に関する。
図３は、従来の一般的なスタック実装構造１０の説明断面図である。
実装基板１２上に、最下段の電子デバイス（半導体チップ）１３がフェイスアップの状態で接着剤によって固定され、この電子デバイス１３の電極と実装基板１２上の電極（パッド）とが、ボンディングワイヤ１４によって電気的に接続されている。この電子デバイス１３上にスペーサ１５が接着剤によって固定され、スペーサ１５上に２段目の電子デバイス１６がフェイスアップ状態で接着剤によって固定され、この電子デバイス１６がボンディングワイヤ１７によって実装基板１２に電気的に接続される。上記と同様にして、３段目以降の電子デバイス１８がスペーサ１５を介して搭載され、ボンディングワイヤ１９によって実装基板１２に電気的に接続され、このようにして多層のスタック実装構造１０が形成される。
スペーサ１５は、電子デバイス１６、１７とボンディングワイヤ１４、１７との干渉を避けるため、電子デバイス１３、１６、１７間に所要の間隙を確保するために必要となる。
従来の上記スタック実装構造１０のものでは、各段の電子デバイスをボンディングワイヤにより実装基板１２に電気的に接続する構造のものとなっているので、実装基板１２にボンディングワイヤを張るスペースが必要となり、全体のサイズが大きくなってしまうという課題がある。
また、ボンディングワイヤとの干渉をさけるためのスペーサ１５が必須となり、やはり大型化すると共に、製造工数も増加し、コストアップの要因となっていた。
そこで、本発明は上記課題を解決すべくなされたもので、その目的とするところは、小型化が可能となるスタック実装構造を提供するにある。
本発明に係るスタック実装構造は、実装基板上に、電子デバイスが複数段積み重ねられて実装されたスタック実装構造において、最下段の電子デバイスが、バンプを介してはんだにより実装基板上にフリップチップ実装され、２段目以降の電子デバイスが、各下段側の電子デバイスを覆うようにして、各電子デバイスに複数段に形成されたバンプを介してはんだにより実装基板上にフリップチップ実装されていることを特徴とする。
また、バンプが各電子デバイスの下面側の周縁部に設けられていることを特徴とする。
また、バンプが金バンプであることを特徴とする。
また、フリップチップ実装された最上段の電子デバイス上に、さらに電子デバイスが１または複数段積層され、この積層された電子デバイスが、実装基板上にボンディングワイヤにより電気的に接続されていることを特徴とする。
また、フリップチップ実装された電子デバイスの実装基板との間の間隙および各電子デバイス間の間隙にアンダーフィル樹脂が充填されると共に、電子デバイスが封止樹脂により封止されていることを特徴とする。
本発明に係るスタック実装構造によれば、ボンディングワイヤを張るための広いスペースが必要なく、またスペーサを介在させなくともよいので、より小型化できるという効果がある。
以下本発明における最良の実施の形態を添付図面と共に詳細に説明する。
図１はスタック実装構造２０の第１の実施の形態を示す説明断面図であり、以下製造方法と共に説明する。
まず、最下段の電子デバイス（本実施の形態では半導体チップ）２１を、バンプ２２を介してはんだ２３により実装基板２４上にフリップチップ実装して搭載する。
バンプ２２は、金バンプが好適であり、公知のバンプボンダーにより、キャピラリから金線を引き出し、金線先端を加熱して金ボールに形成し、この金ボールを電子デバイスのパッドに接合し、金線を金ボールの直近で切断することによって形成できる。 バンプ２２は、電子デバイス２１の下面側（回路が形成されている側）の所要周縁部に回路を囲むようにして形成される。
また、はんだ２３は、あらかじめ実装基板２４上に公知の方法により形成しておく。
バンプ２２が形成された電子デバイス２１を、回路側を下向きにして、すなわちフェイスダウンの状態で、実装基板２４上に位置決めして配置し、電子デバイス２１の上面にボンディングツール（図示せず）を押し当て、ボンディングツールによりバンプ２２を介してはんだ２３を加熱して、はんだ２３を溶融することによって、電子デバイス２１を実装基板２３上にフリップチップ接続することができる。
２段目の電子デバイス２５は最下段の電子デバイス２１よりも大きなサイズに形成されている。そして、その下面側（回路が形成されている側）の所要周縁部に、回路を囲むようにして、複数段（図示の例では３段）の金ボールからなるバンプ（複数段のバンプ）２６が形成されている。バンプ２６は、まず１つの金ボールからなるバンプを形成し、このバンプ上に同様にして金ボールからなるバンプを次々団子状に積み重ねるようにして形成することによって作成できる。
用いる金線の太さ等によって、金ボールの大きさを調整できる。したがって、金ボールの大きさや、積み重ねる金ボールの数によって、バンプ２６の高さを自在に調整できる。
上記のようにしてバンプ２６を形成した電子デバイス２５を、下段側の電子デバイス２１を覆うようにして、上記と同様にボンディングツールを用い、バンプ２６を介してはんだ２３を溶融して実装基板２４上にフリップチップ実装する。
３段目の電子デバイス２８も同様にして、下面側の回路を囲むようにして複数段（図示の例では４段）の金ボールからなるバンプ２９を形成し、下段側の電子デバイス２５を覆うようにして、上記と同様にボンディングツールを用い、バンプ２９を介してはんだ２３を溶融して実装基板２４上にフリップチップ実装する。
このようにして、適宜複数段の電子デバイスをフリップチップ実装できる。
フリップチップ実装された電子デバイス２１、２５、２８の実装基板２４との間の間隙、および各電子デバイス２１、２５、２８間の間隙にアンダーフィル樹脂を充填すると共に、電子デバイス２１、２５、２８を封止樹脂３０により封止することによって、樹脂封止されたスタック実装構造２０を形成できる。
なお、３１は実装基板２４の下面側に設けられた外部接続用のバンプである。実装基板２４は公知の単層または多層の配線パターン（図示せず）を有する。
上記のように、本実施の形態に係るスタック実装構造２０では、バンプ２６の高さを調整することによって、下段側の電子デバイスとの間に僅かの隙間が生じるようにして上段側の電子デバイスを実装、搭載できるので、従来のようにスペーサが必要でなく、高さの低いスタック実装構造を形成できる。
また、実装基板２４にワイヤボンディングのためのスペースが必要でないので、小型のスタック実装構造となる。
図２はスタック実装構造２０の他の実施の形態を示す説明断面図である。
本実施の形態でも、上記実施の形態と同様にして、実装基板２４上に多段（図示の例では２段）の電子デバイス２１、２５をバンプ２２、２６を介してはんだ２３によりフリップチップ実装する。
本実施の形態では、さらに、フリップチップ実装された最上段の電子デバイス２５上に、さらに電子デバイス３２を接着剤等によってフェイスアップ状態で固定、積層し、この積層された電子デバイス３２の電極と、実装基板２４上のパッドとをボンディングワイヤ３３により電気的に接続している。
そして、これら電子デバイス２１、２５、３２を封止樹脂３０で封止して、樹脂封止されたスタック実装構造２０を形成している。電子デバイス３２上にさらにスペーサを介して多段に電子デバイスを積層し、これら電子デバイスと実装基板２４との間をボンディングワイヤによって電気的に接続するようにしてもよい。
スタック実装構造の第１の実施の形態を示す説明断面図である。 スタック実装構造の第２の実施の形態を示す説明断面図である。 従来のスタック実装構造を示す説明断面図である。
符号の説明
２０ スタック実装構造
２１、２５、２８、３２ 電子デバイス
２２、２６、２９ バンプ
２３ はんだ
２４ 実装基板
３０ 封止樹脂
３１ バンプ
３３ ボンディングワイヤ

Claims (5)

  1. 実装基板上に、電子デバイスが複数段積み重ねられて実装されたスタック実装構造において、
    最下段の電子デバイスが、バンプを介してはんだにより実装基板上にフリップチップ実装され、
    ２段目以降の電子デバイスが、各下段側の電子デバイスを覆うようにして、各電子デバイスに複数段に形成されたバンプを介してはんだにより実装基板上にフリップチップ実装されていることを特徴とするスタック実装構造。
  2. バンプが各電子デバイスの下面側の周縁部に設けられていることを特徴とする請求項１記載のスタック実装構造。
  3. バンプが金バンプであることを特徴とする請求項１または２記載のスタック実装構造。
  4. フリップチップ実装された最上段の電子デバイス上に、さらに電子デバイスが１または複数段積層され、この積層された電子デバイスが、実装基板上にボンディングワイヤにより電気的に接続されていることを特徴とする請求項１〜３いずれか１項記載のスタック実装構造。
  5. フリップチップ実装された電子デバイスの実装基板との間の間隙および各電子デバイス間の間隙にアンダーフィル樹脂が充填されると共に、電子デバイスが封止樹脂により封止されていることを特徴とする請求項１〜４いずれか１項記載のスタック実装構造。
JP2004174341A 2004-06-11 2004-06-11 スタック実装構造 Pending JP2005353908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004174341A JP2005353908A (ja) 2004-06-11 2004-06-11 スタック実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004174341A JP2005353908A (ja) 2004-06-11 2004-06-11 スタック実装構造

Publications (1)

Publication Number Publication Date
JP2005353908A true JP2005353908A (ja) 2005-12-22

Family

ID=35588103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004174341A Pending JP2005353908A (ja) 2004-06-11 2004-06-11 スタック実装構造

Country Status (1)

Country Link
JP (1) JP2005353908A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
US8573748B2 (en) 2010-03-01 2013-11-05 Canon Kabushiki Kaisha Recording head

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP2003051580A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004079923A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2005317862A (ja) * 2004-04-30 2005-11-10 Shinko Electric Ind Co Ltd 半導体素子の接続構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP2003051580A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004079923A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2005317862A (ja) * 2004-04-30 2005-11-10 Shinko Electric Ind Co Ltd 半導体素子の接続構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
US8573748B2 (en) 2010-03-01 2013-11-05 Canon Kabushiki Kaisha Recording head

Similar Documents

Publication Publication Date Title
US7928551B2 (en) Semiconductor device and method of manufacturing the same
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20080029884A1 (en) Multichip device and method for producing a multichip device
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
JP2009044110A (ja) 半導体装置及びその製造方法
JP2001257307A (ja) 半導体装置
KR20140027998A (ko) 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리
JP2002050737A (ja) 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
JP2009054747A (ja) 半導体装置及びその製造方法
JP2001223326A (ja) 半導体装置
US6820329B2 (en) Method of manufacturing multi-chip stacking package
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP4175138B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2005286126A (ja) 半導体装置
JP2000228468A (ja) 半導体チップ及び半導体装置
JP2007214238A (ja) 半導体装置およびその製造方法
JP2006202997A (ja) 半導体装置およびその製造方法
JP2005353908A (ja) スタック実装構造
JP2013157433A (ja) 半導体装置
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
JP4466341B2 (ja) 半導体装置及びその製造方法、並びにリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070424

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Effective date: 20100727

Free format text: JAPANESE INTERMEDIATE CODE: A02