JP2013157433A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013157433A
JP2013157433A JP2012016408A JP2012016408A JP2013157433A JP 2013157433 A JP2013157433 A JP 2013157433A JP 2012016408 A JP2012016408 A JP 2012016408A JP 2012016408 A JP2012016408 A JP 2012016408A JP 2013157433 A JP2013157433 A JP 2013157433A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
semiconductor chip
semiconductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012016408A
Other languages
English (en)
Inventor
Yuji Watanabe
祐二 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2012016408A priority Critical patent/JP2013157433A/ja
Publication of JP2013157433A publication Critical patent/JP2013157433A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】装置の大型化を抑制でき、信頼性を高めることができる半導体装置を提供する。
【解決手段】半導体装置１は、配線基板１０と、配線基板１０の一方の面に搭載された半導体チップ２と、配線基板１０の一方の面の、半導体チップ２が搭載されていない領域に搭載され、半導体装置１を外部に電気的に接続するためのボール状の接続電極３と、配線基板１０の一方の面のほぼ全面に形成された封止樹脂層７であって、半導体チップ２全体を覆うとともに、封止樹脂層７の表面から接続電極３が露出するように接続電極３を部分的に覆う封止樹脂層７と、を有している。
【選択図】図１

Description

本発明は、半導体装置に関する。
近年、携帯機器などの小型電子機器では、機器の小型化および高機能化に対応するために、回路基板上への半導体パッケージ（半導体装置）の高密度実装化の要求が高まっている。この要求を満たすために、複数の半導体パッケージが積層されたＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）型の半導体装置が知られている（例えば、特許文献１参照）。
ＰｏＰ型の半導体装置において、２つの半導体パッケージは、半田からなる複数のボール電極（半田ボール）を介して積層されている。半田ボールは、上部パッケージの絶縁基材の下面に形成されたランドと、下部パッケージの絶縁基材の上面に形成されたランドとに、それぞれ接合されている。
特開２００７−４２７６２号公報
上述の半導体装置では、下部パッケージの絶縁基材の上面に半導体チップが搭載されている場合、下部パッケージの絶縁基材と、下部パッケージ上に積層される上部パッケージとの間に十分な接続高さを確保する必要がある。これは、半田ボールのサイズを大きくすることで実現される。しかしながら、半田ボールのサイズが大きくなると、半田ボールのピッチも大きくなってしまう。したがって、半田ボールのサイズを大きくすることは、半導体装置の大型化につながるため、好ましくない。
また、下部パッケージにおいて、半導体チップと配線基板とがワイヤによって接続されている場合、半導体チップとワイヤとを樹脂からなる封止体によって覆う必要が生じる。このことでも、上述の接続高さは大きくなってしまう。また、封止体の形成は、配線基板に反りを発生させる場合がある。そのため、封止体が部分的に形成されていると、封止樹脂層が形成されている部分とされていない部分とで形状が一様でないため、半導体装置全体で反りを制御することが困難となる。
上述した課題を解決するために、本発明の半導体装置は、配線基板と、配線基板の一方の面に搭載された半導体チップと、配線基板の一方の面の、半導体チップが搭載されていない領域に搭載され、半導体装置を外部に電気的に接続するためのボール状の接続電極と、配線基板の一方の面のほぼ全面に形成された封止樹脂層であって、半導体チップ全体を覆うとともに、封止樹脂層の表面から接続電極が露出するように接続電極を部分的に覆う封止樹脂層と、を有している。
このような構成により、本発明の半導体装置は、より小さいサイズの外部電極を接続電極に接続することができ、それにより、他の半導体装置と積層型の半導体装置を構成したり、実装基板に搭載したりすることができる。その結果、装置全体の大型化を抑制することが可能となる。また、配線基板のほぼ一面全体が封止樹脂層で覆われているため、装置全体で反りを制御することが容易になり、装置の信頼性を向上させることができる。
以上、本発明によれば、装置の大型化を抑制でき、信頼性を高めることができる半導体装置を提供することができる。
本発明の第１の実施形態における半導体装置を示す概略平面図および概略断面図である。 図１の半導体装置を用いたＰｏＰ型の半導体装置の構成例を示す概略断面図である。 図１の半導体装置の製造方法の各工程を示す概略断面図である。 本発明の第２の実施形態における半導体装置を示す概略断面図である。 図４の半導体装置を用いたＰｏＰ型の半導体装置の構成例を示す概略断面図である。 図４の半導体装置を用いたＰｏＰ型の半導体装置の構成例を示す概略断面図である。 図４の半導体装置の製造方法の各工程を示す概略断面図である。 図４の半導体装置の変形例を用いたＰｏＰ型の半導体装置の構成例を示す概略断面図である。 本発明の第３の実施形態における半導体装置を示す概略断面図である。 図１の半導体装置と図４の半導体装置とを用いたＰｏＰ型の半導体装置の構成例を示す概略断面図である。
以下、図面を参照して、本発明の実施の形態について説明する。
本発明の半導体装置は、複数の半導体パッケージが積層された積層型の半導体装置、特にＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）型の半導体装置を構成する１つの半導体パッケージとして適用されるものである。
（第１の実施形態）
まず、図１および図２を参照して、本発明の第１の実施形態における半導体装置の構成について説明する。本実施形態の半導体装置は、２つの半導体パッケージが積層されたＰｏＰ型の半導体装置の下部パッケージに適用される。
図１（ａ）は、本実施形態の半導体装置を概略的に示す平面図である。図１（ｂ）は、図１（ａ）に示す半導体装置を概略的に示す断面図であり、積層方向に垂直な方向の断面を示している。図２は、図１に示す半導体装置を下部パッケージとして適用したＰｏＰ型の半導体装置の構成例を示す概略断面図である。
本実施形態の半導体装置１は、配線基板１０と、配線基板１０に搭載された半導体チップ２と、を有している。
配線基板１０は、ガラスエポキシからなる絶縁基材１１を有している。絶縁基材１１の上面には、Ｃｕ等の導電材料からなる配線（図示せず）と、配線を部分的に覆うソルダーレジスト（絶縁膜）１２とが形成されている。配線の、ソルダーレジスト１２から露出された領域には、接続パッド１３が形成されている。さらに、絶縁基材１１の上面には、Ｃｕ等の導電材料からなるランド１４が形成されている。ランド１４と接続パッド１３とは、配線（図示せず）を介して電気的に接続されている。絶縁基材１１の上面のランド１４には、半田等からなるボール状のインナーソルダー（接続電極）３が搭載されている。インナーソルダー６は、図１（ａ）に示すように、配線基板１０の周縁部に沿って半導体チップ２を囲うように配置されている。
一方、絶縁基材１１の下面には、ソルダーレジスト（絶縁膜）１５が形成されているとともに、Ｃｕ等の導電材料からなるランド１６がソルダーレジスト１５から露出して形成されている。絶縁基材１１の下面のランド１６は、絶縁基材１１を貫通して形成されたＣｕ等の導電材料からなる貫通ビア１７を介して、絶縁基材１１の上面の接続パッド１３またはランド１４と電気的に接続されている。絶縁基材１１の下面のランド１６には、半導体装置１を実装基板等に接続するための半田等からなる導電性の半田ボール４が搭載されている。
半導体チップ２は、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）などの接着部材５を介して、配線基板１０の上面に搭載されている。半導体チップ２は、例えばＳｉ基板の一面に形成された論理回路や記憶回路などの周辺に、複数の電極パッド２ａを有している。また、電極パッド２ａを除く半導体チップ２の一面には、回路形成面を保護するパッシベーション膜（図示せず）が形成されている。半導体チップ２は、電極パッド２ａがワイヤ６によって接続パッド１３に接続されていることで、絶縁基材１１の下面に形成されたランド１６と電気的に接続されている。
さらに、本実施形態の半導体装置１は、絶縁基材１１の上面に形成され、例えばエポキシ樹脂等の熱硬化性樹脂からなるモールド樹脂（封止樹脂層）７を有している。
モールド樹脂７は、図１（ａ）に示すように、中央領域（第１の領域）７ａと、その中央領域７ａを囲う周辺領域（第２の領域）７ｂとを有している。中央領域７ａは、半導体チップ２とワイヤ６とに対応する領域であり、半導体チップ２およびワイヤ６の全体を覆っている。一方、周辺領域７ｂは、配線基板１０の周縁部に沿ったインナーソルダー３に対応する領域であり、図１（ｂ）に示すように、中央領域７ａよりも薄く形成されている。すなわち、周辺領域７ｂがインナーソルダー３を部分的に覆い、それにより、インナーソルダー３が、モールド樹脂７から露出するようになっている。図２に示すように、このインナーソルダー３の露出した部分に、上部パッケージとなる別の半導体装置４１に設けられた半田ボール（外部電極）４２を接合することで、ＰｏＰ型の半導体装置を構成することができる。
このように、本実施形態の半導体装置１を、ＰｏＰ型の半導体装置の下部パッケージとして適用することで、従来の半導体装置と比べて、上部パッケージの半田ボールに小さいサイズのものを用いることができる。その結果、半田ボールのピッチの増加と、それに伴う装置全体の大型化とを抑制することが可能となる。また、本実施形態では、配線基板１０の一面全体がモールド樹脂７で覆われるため、半導体装置１全体で反りを制御することが容易になる。さらに、モールド樹脂７の、インナーソルダー３を露出させる部分（周辺領域７ｂ）だけが薄く形成されているため、半導体チップ２と配線基板１０の接続パッド１３とを接続するワイヤ６上の部分（中央領域７ａ）の厚さを確保することができる。それにより、半導体装置の信頼性を向上させることができる。
次に、図３を参照して、本実施形態の半導体装置の製造方法について説明する。図３は、上述の製造方法の各工程を概略的に示す断面図である。
本実施形態の半導体装置は、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式によって製造される。すなわち、配線基板の、マトリックス状に配置された複数の製品形成部のそれぞれに、半導体チップを搭載し、半導体チップが搭載された複数の製品形成部を封止樹脂層によって一括して覆った後に、配線基板を個々の製品形成部毎に分割して個片化することで、半導体装置が製造される。
まず、図３（ａ）に示すように、配線基板１０の上面に形成された複数のランド１４上に、半田等からなるインナーソルダー３を搭載する。このインナーソルダー搭載工程では、製品形成部２０上のランド１４の配置に合わせて複数の吸着孔が形成されたボールマウンター（図示せず）が使用される。インナーソルダー３をボールマウンターの吸着孔に保持し、保持されたインナーソルダー３を、フラックスを介して、配線基板１０のランド１４に一括搭載する。インナーソルダー３を搭載した後、配線基板１０をリフローすることで、インナーソルダー３をランド１４に接合させる。
次に、ダイボンディング工程を行う。具体的には、ダイボンディング装置（図示せず）を用いて、図３（ｂ）に示すように、配線基板１０の各製品形成部２０のほぼ中央に、半導体チップ２を搭載する。このダイボンディング工程は、インナーソルダー３のリフロー温度が半導体チップ２のボンディング温度よりも高いため、インナーソルダー搭載工程の後に実施されることが好ましい。
次に、全ての製品形成部２０に半導体チップ２を搭載した後で、ワイヤボンディング工程を行う。ワイヤボンディング工程では、図３（ｃ）に示すように、半導体チップ２の電極パッド２ａと、それに対応する製品形成部２０の接続パッド１３とを導電性のワイヤ６によって接続する。具体的には、まず、例えばＡｕやＣｕ等からなるワイヤ６の一端を、ワイヤボンディング装置（図示せず）によって溶融し、その先端にボールを形成する。そして、その一端を、ワイヤボンディング装置によって半導体チップ２の電極パッド２ａに超音波熱圧着する。同様に、ワイヤ６の他端を、配線基板１０上の対応する接続パッド１３に超音波熱圧着する。なお、ワイヤ６は、半導体チップ２の角部との干渉を避けるために所定のループ形状を描くように形成される。
次に、ワイヤボンディングが完了した後で封止工程を行い、図３（ｄ）に示すように、配線基板１０上に、半導体チップ２とワイヤ６とインナーソルダー３とを覆うモールド樹脂７を形成する。具体的には、まず、配線基板１０を、例えばトランスファモールド装置（図示せず）の、上型と下型とからなる成形金型によって型締めする。トランスファモールド装置のゲートから、その成形金型の上型と下型とによって形成されたキャビティ内に、熱硬化性の封止樹脂（例えばエポキシ樹脂）を圧入する。封止樹脂を熱硬化させた後、成形金型から配線基板１０を取り出し、所定の温度（例えば１８０℃）でベークすることで封止樹脂が完全に硬化する。こうして、配線基板１０の一方の面を一括して覆うモールド樹脂７が形成される。
次に、配線基板１０の下面のランド１６の配置に合わせて複数の吸着孔が形成されたボールマウンター（図示せず）を用いて、ボールマウント工程を行う。具体的には、例えば半田等からなる半田ボール４をボールマウンターの吸着孔に保持し、保持された半田ボール４を、フラックスを介して、図３（ｅ）に示すように、配線基板１０のランド１６に一括搭載する。半田ボール４を搭載した後、配線基板１０をリフローすることで、半田ボール４をランド１６に接合させる。
次に、モールド樹脂研削工程を行う。具体的には、図３（ｆ）に示すように、隣接する製品形成部２０のインナーソルダー３を研削可能な幅を有する研削ブレード６０を用いて、各製品形成部２０の周辺部を研削し、モールド樹脂７からインナーソルダー３を露出させる。これにより、モールド樹脂７には、上述の中央領域７ａと周辺領域７ｂとが形成される。
次に、基板ダイシング工程を行う。具体的には、まず、配線基板１０のモールド樹脂７をダイシングテープ（図示せず）に接着し、ダイシングテープによって配線基板１０を支持する。その後、図３（ｇ）に示すように、ダイシングブレード７０によって、配線基板１０を、ダイシングライン８に沿って縦横に切断して、各製品形成部２０ごとに分離する。切断分離後、ダイシングテープからピックアップすることで、図３（ｈ）に示すように、複数の半導体装置１が得られる。
（第２の実施形態）
次に、図４から図８を参照して、本発明の第２の実施形態における半導体装置の構成について説明する。本実施形態の半導体装置は、第１の実施形態と同様に、ＰｏＰ型の半導体装置の下部パッケージに適用されるだけでなく、上部パッケージとしても適用可能である。
図４は、本実施形態の半導体装置を概略的に示す平面図である。図５および図６は、本実施形態の半導体装置を下部パッケージとして適用したＰｏＰ型の半導体装置の構成例を示す概略断面図である。
図４を参照すると、本実施形態の半導体装置２１は、配線基板１０のチップ搭載面が下面となり、それに伴い、外部電極としての半田ボール４がランド１６にではなくインナーソルダー３に接合されている点で、第１の実施形態と異なっている。これ以外の構成は第１の実施形態と同様である。
したがって、本実施形態によれば、第１の実施形態と同様の効果が得られるとともに、上部パッケージとして積層される半導体装置の制約が小さくなり、上部パッケージの選択の自由度を広げることができるという別の効果も得られる。例えば、ランドの配置を変更することで、図５に示すように、本実施形態の半導体装置２１を半田ボール（外部電極）４を介して２段に積層した構成や、図６に示すようなＦａｎ−ｉｎ構造のＢＧＡ型の半導体装置５１を上部パッケージとして本実施形態の半導体装置２１に搭載した構成も可能となる。さらには、ランドの配置によっては、リードフレームを用いたＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型の半導体装置も上部パッケージとして本実施形態の半導体装置２１に搭載可能である。
図７は、本実施形態の半導体装置の製造方法の各工程を概略的に示す断面図である。
本実施形態の製造方法では、図７（ａ）に示すインナーソルダー搭載工程から図７（ｄ）に示す封止工程までを行った後で、図７（ｅ）に示すモールド樹脂研削工程を行う。その後、図７（ｆ）に示すボールマウント工程を行う。この点で、本実施形態は第１の実施形態と異なっている。なお、各工程については、図７（ｆ）に示すボールマウント工程において、半田ボール４をインナーソルダー３に搭載するため、インナーソルダー３の配置に合わせて複数の吸着孔が形成されたボールマウンター（図示せず）を用いること以外、第１の実施形態の各工程と同様である。
図８は、本実施形態の半導体装置の変形例を用いて構成されたＰｏＰ型の半導体装置を示す概略断面図である。
図８に示す変形例の半導体装置２２は、配線基板１０の半導体チップ２に対応する領域に配置され、配線基板１０を貫通して形成されたサーマルビア２３をさらに有している。これに加えて、上部パッケージとなる半導体装置２２にはヒートシンク（放熱部材）２４が設けられ、ヒートシンク２４は、サーマルビア２３に熱的に接続されている。これにより、ＰｏＰ型の半導体装置の放熱性を向上させることができる。
（第３の実施形態）
図９は、本発明の第３の実施形態おける半導体装置を示す概略断面図である。
本実施形態は、第１の実施形態の変形例であり、第１の実施形態に対して、半導体チップの実装方法と、それに伴ってモールド樹脂の構成とが変更されている。具体的には、本実施形態の半導体装置３１では、半導体チップ２が、図９に示すように、バンプ３２を介して配線基板１０にフリップチップ実装されている。バンプ３２は、接続パッド１３に接続され、接続パッド１３は、絶縁基材１１の上面に形成された導電性の配線１８を介して貫通ビア１７と電気的に接続されている。また、半導体チップ２と配線基板１０との電気的な接続部分は、アンダーフィル３３によって保護されている。このように、本実施形態では、半導体チップ２と配線基板１０との電気的な接続にワイヤが用いられていない。そのため、本実施形態のモールド樹脂７には、ワイヤに相当する部分の厚さを確保する必要がなく、第１の実施形態のような段差を形成する必要がない。すなわち、本実施形態のモールド樹脂７は、段差のない平坦な表面を有している。これ以外の構成は第１の実施形態と同様である。
したがって、本実施形態によれば、第１の実施形態と同様の効果が得られるとともに、第１の実施形態と比べてモールド樹脂７を薄く形成できるため、装置全体の薄型化を実現することができるという別の効果も得られる。さらには、モールド樹脂７に第１の実施形態のような段差を形成する必要がないため、装置の製造過程において、図３（ｆ）に示すような部分的な研削を行う必要がない。すなわち、モールド樹脂研削工程において、モールド樹脂７の全面を一括して研削することができ、作業効率を向上させることができる。
以上、本発明をいくつかの実施形態に基づき説明したが、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の修正および変更が可能であることは言うまでもない。
例えば、上述した実施形態では、本発明の半導体装置が適用されるＰｏＰ型の半導体装置は、２つの半導体パッケージ（半導体装置）によって構成されていたが、これに限定されるものではなく、３つ以上の半導体装置が積層されたＰｏＰ型の半導体装置であってもよい。また、本発明の半導体装置を多段に積層してＰｏＰ型の半導体装置を構成することもできる。例えば、図５に示す実施形態では、本発明の半導体装置が２段に積層されていたが、図１０に示すように、３段以上に積層されていてもよい。図１０は、第１の実施形態の半導体装置１と第２の実施形態の半導体装置２１とを合計３段積層したＰｏＰ型の半導体装置を示す概略断面図である。
また、本発明は、上述した実施形態のように、配線基板に１つの半導体チップを搭載した半導体装置に適用されるだけでなく、２つ以上の半導体チップを搭載したＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）型の半導体装置に適用することもできる。
さらに、上述した実施形態では、配線基板の絶縁基材がガラスエポキシから形成されていたが、セラミックあるいはポリイミドから形成されていてもよい。
１，２１，２２，３１，４１，５１ 半導体装置
２ 半導体チップ
３ インナーソルダー
４，４２ 半田ボール
５ 接着部材
６ ワイヤ
７ モールド樹脂
７ａ 中央領域
７ｂ 周辺領域
１０ 配線基板
１１ 絶縁基材
１２，１５ ソルダーレジスト
１３ 接続パッド
１４，１６ ランド
１７ 貫通ビア
１８ 配線
２３ ヒートシンク
２４ サーマルビア
３２ バンプ
３３ アンダーフィル

Claims (6)

  1. 半導体装置であって、
    配線基板と、
    前記配線基板の一方の面に搭載された半導体チップと、
    前記配線基板の前記一方の面の、前記半導体チップが搭載されていない領域に搭載され、該半導体装置を外部に電気的に接続するためのボール状の接続電極と、
    前記配線基板の前記一方の面のほぼ全面に形成された封止樹脂層であって、前記半導体チップ全体を覆うとともに、前記封止樹脂層の表面から前記接続電極が露出するように該接続電極を部分的に覆う封止樹脂層と、
    を有する、半導体装置。
  2. 前記接続電極は、ボール状の外部電極を介して、前記半導体装置の外部と電気的に接続されている、請求項１に記載の半導体装置。
  3. 前記半導体装置に、他の半導体装置が積層され、
    前記接続電極が、前記他の半導体装置に設けられた前記外部電極に接続されている、請求項２に記載の半導体装置。
  4. 前記接続電極に、前記外部電極が接続され、
    前記半導体装置は、前記外部電極を介して、実装基板または他の半導体装置に搭載されている、請求項２に記載の半導体装置。
  5. 前記配線基板と前記半導体チップとが、ボンディングワイヤにより電気的に接続され、
    前記封止樹脂層が、前記半導体チップと前記ボンディングワイヤとを覆う第１の領域と、該第１の領域よりも薄く形成され、前記接続電極を部分的に覆う第２の領域と、を有する、請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記配線基板と前記半導体チップとが、バンプにより電気的に接続され、
    前記封止樹脂層が、段差のない平坦な表面を有する、請求項１から４のいずれか１項に記載の半導体装置。
JP2012016408A 2012-01-30 2012-01-30 半導体装置 Pending JP2013157433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012016408A JP2013157433A (ja) 2012-01-30 2012-01-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012016408A JP2013157433A (ja) 2012-01-30 2012-01-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2013157433A true JP2013157433A (ja) 2013-08-15

Family

ID=49052341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012016408A Pending JP2013157433A (ja) 2012-01-30 2012-01-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2013157433A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
CN106898593A (zh) * 2015-12-18 2017-06-27 东和株式会社 半导体装置及其制造方法
KR20170073476A (ko) * 2015-12-18 2017-06-28 토와 가부시기가이샤 반도체 장치 및 그 제조 방법
KR101890483B1 (ko) * 2015-12-18 2018-08-21 토와 가부시기가이샤 반도체 장치 및 그 제조 방법
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20100261311A1 (en) Method of manufacturing a semiconductor device
US9899307B2 (en) Fan-out chip package with dummy pattern and its fabricating method
JP2010147070A (ja) 半導体装置
US10714408B2 (en) Semiconductor devices and methods of making semiconductor devices
JP2013045863A (ja) 半導体装置およびその製造方法
KR101546575B1 (ko) 반도체 패키지 및 그 제조 방법
US10517176B2 (en) Semiconductor device
JP5557439B2 (ja) 半導体装置及びその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
US8178971B2 (en) Semiconductor device and method of manufacturing the same
JP5501562B2 (ja) 半導体装置
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2012033613A (ja) 半導体装置および半導体装置の製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP2013157433A (ja) 半導体装置
JP2009283835A (ja) 半導体装置及びその製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
US20160064301A1 (en) Semiconductor device
JP2014212356A (ja) 半導体装置およびその製造方法
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP2005353908A (ja) スタック実装構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411