JP2011233672A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2011233672A
JP2011233672A JP2010101966A JP2010101966A JP2011233672A JP 2011233672 A JP2011233672 A JP 2011233672A JP 2010101966 A JP2010101966 A JP 2010101966A JP 2010101966 A JP2010101966 A JP 2010101966A JP 2011233672 A JP2011233672 A JP 2011233672A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
semiconductor
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010101966A
Other languages
English (en)
Inventor
Hiroyuki Fujishima
浩幸 藤島
Keisuke Kusanagi
恵与 草▲なぎ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010101966A priority Critical patent/JP2011233672A/ja
Publication of JP2011233672A publication Critical patent/JP2011233672A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ＰｏＰ構造の半導体パッケージの一部を構成する半導体装置であって、汎用性が高く、そのサイズが抑制された半導体装置を提供する。
【解決手段】半導体装置１０は、第１の配線基板２０、第２の配線基板３０、半導体チップ１２、導電性のワイヤ１４および封止体１６を備える。半導体チップ１２は、第１の配線基板２０の、第１の外部電極パッド２４が設けられた第１の面２２とは反対側の第２の面２３に搭載されている。第２の配線基板３０は、半導体チップ１２を挟んで第１の配線基板２０とは反対側に配置されている。第２の配線基板３０の、第１の配線基板２０とは反対側に向いた第３の面３２には、第２の外部電極パッド３４が設けられている。導電性のワイヤ１４は、第１の配線基板２０と第２の配線基板３０とを電気的に接続する。封止体１６は、第２の配線基板３０の第３の面３２を露出させるように、少なくともワイヤを覆っている。
【選択図】図１

Description

本発明は、ＰｏＰ(Package on Package)構造の半導体パッケージの一部を構成する半導体装置、およびその製造方法に関する。
特開２００８−１２４４３５号公報（以下、特許文献１と呼ぶ。）および特開２００６−３４４７８９号公報（以下、特許文献２と呼ぶ。）には、１つの半導体装置に別の半導体装置が実装された、ＰｏＰ(Package on Package)構造の半導体パッケージが開示されている。
特許文献１に記載のマルチスタックパッケージは、第１パッケージと第２パッケージとを備えている。第１パッケージは、第１基板と、第１基板上に固定された第１半導体チップとを有する。第２パッケージは、第２基板と、第２基板上に固定された第２半導体チップとを有する。第１パッケージおよび第２パッケージは、第１半導体チップの周囲に設けられた、ソルダーボールで構成されたジョイントによって、互いに電気的に接続されている。
特許文献２に記載の半導体パッケージでは、インターポーザー（配線基板）上に半導体チップが搭載されており、半導体チップ上にプリント配線基板が配置されている。インターポーザー上の半導体チップの周りには、中間接続用半田ボールおよびチップ部品が設けられている。インターポーザーとプリント配線基板とは、半田ボールおよびチップ部品によって互いに接続されている。プリント配線基板上には、半導体パッケージ（ＣＳＰ）が搭載されている。
特開２００８−１２４４３５号公報 特開２００６−３４４７８９号公報
特許文献１では、第１基板と第２基板とが、半導体チップの周りに設けられたジョイントによって互いに接続されるため、第２パッケージの第２基板のサイズが半導体チップのサイズより大幅に大きくなる。また、ジョイントは、半導体チップの位置を避けて配置されるため、第２パッケージに設けられた接続パッドの位置に制約が課せられる。そのため、第２パッケージが、特定の、接続パッドの配置を有するものに限定されるという問題がある。ここで、本明細書において、「サイズ」とは、基板の主面に沿った面における平面的な大きさのことをいう。
特許文献２においては、下側の配線基板（インターポーザー）と、上側の配線基板（プリント配線基板）とが、下側の配線基板の中央部に設けられた半導体チップを避けた位置で、中間接続用半田ボールやチップ部品により接続されている。このため、上側のプリント配線基板のサイズが、半導体チップのサイズより大幅に大きくなる。
また、中間接続用の半田ボールは、半導体チップを挟んで互いに対向する配線基板同士を接続するため、半田ボールのサイズが大きくなるという問題がある。特に、半田ボールの高さが増大すると、半田ボールの幅も増大するため、半導体装置のサイズも増大する。特に、半田ボールが複数個配列された半導体装置では、半田ボール間のピッチが増すため、半導体装置のサイズは大幅に増大してしまう。
したがって、ＰｏＰ構造の半導体パッケージの一部を構成する半導体装置の汎用性を高めるとともに、半導体装置のサイズを抑制することが望まれる。
一態様における半導体装置は、第１の配線基板、第２の配線基板、半導体チップ、導電性のワイヤおよび封止体を備える。第１の配線基板の第１の面に第１の外部電極パッドが設けられている。半導体チップは、第１の配線基板の第１の面とは反対側の第２の面に搭載されている。第２の配線基板は、半導体チップを挟んで第１の配線基板とは反対側に配置されている。第２の配線基板の、第１の配線基板とは反対側に向いた第３の面には、第２の外部電極パッドが設けられている。導電性のワイヤは、第１の配線基板と第２の配線基板とを電気的に接続する。封止体は、第２の配線基板の、第２の外部電極パッドが設けられた第３の面を露出させるように、少なくともワイヤを覆っている。
一態様における半導体装置の製造方法は、封止体が形成される前の上記構成の半導体装置を準備する工程と、成形金型の下型の内面を第１の配線基板の第１の面に密着させ、かつ、成形金型の上型の内面を第２の配線基板の第３の面に密着させた状態で、下型と上型との間に形成されるキャビティ内に熱硬化性の封止体を導入する工程と、封止体を熱硬化する工程と、を含む。
上記の半導体装置の構成によれば、第１の配線基板と第２の配線基板とをワイヤによって接続するため、金属ボールなどによるフリップチップ接続よりも半導体装置のサイズの増大を抑制することができる。また、第２の配線基板の、露出した第３の面に第２の外部電極パッドが設けられているため、第２の外部電極パッドの配列パターンは、制約が課せられず任意のパターンにできる。これにより、上記半導体装置は、様々な表面実装型の半導体装置（電子部品）を搭載することができ、汎用性の高いものとなる。
また、上記の半導体装置の製造方法によれば、汎用性の高い成型金型を用いて、上記半導体装置を容易に製造することができる。
第１の実施形態における半導体装置の概略断面図である。 図１に示す半導体装置に別の半導体装置が実装された、ＰｏＰ構造の半導体パッケージを示す概略断面図である。 図１に示す半導体装置を構成する第２の配線基板の製造工程を示す概略断面図である。 図１に示す半導体装置の製造工程を示す概略断面図である。 半導体装置に封止体を形成する方法を示す概略断面図である。 第２の実施形態における半導体装置の概略断面図である。 第３の実施形態における半導体装置の概略断面図である。 第４の実施形態における半導体装置の概略断面図である。 図８に示す半導体装置の概略上面図である。 第５の実施形態の一例における半導体装置の概略断面図である。 第５の実施形態の別の例における半導体装置の概略断面図である。 第６の実施形態における半導体装置の概略断面図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、第１の実施形態における半導体装置の概略断面図である。本実施形態の半導体装置１０は、ＰｏＰ構造の半導体パッケージを構成する一半導体装置として好適に用いられる。
半導体装置１０は、第１の配線基板２０と、第２の配線基板３０と、半導体チップ１２とを備えている。第１の配線基板２０の一面（第１の面）２２には、実装基板に実装するための第１の外部電極パッド２４が設けられている。第１の外部電極パッド２４には、例えば半田ボールのような外部端子４８が設けられている。半導体チップ１２は、第１の配線基板２０の、第１の外部電極パッド２４が設けられた第１の面２２とは反対側の第２の面２３に搭載されている。
第２の配線基板３０は、半導体チップ１２を挟んで第１の配線基板２０とは反対側に配置されている。第２の配線基板３０の、第１の配線基板２０とは反対側に向けられた第３の面３２には、第２の外部電極パッド３４が設けられている。第２の外部電極パッド３４は、別の電子部品を搭載するために用いられる。
第１の配線基板の第２の面２３には第１の中間接続パッド２６が設けられている。第２の配線基板３０には、第１の中間接続パッド２６と対応する第２の中間接続パッド３６が設けられている。
第１の配線基板２０と第２の配線基板３０との間には、少なくとも半導体チップ１２を配置するために必要なギャップが存在する。第１の配線基板２０の第１の中間接続パッド２６と第２の配線基板３０の第２の中間接続パッド３６とは、導電性のワイヤ１４によって互いに電気的に接続されている。半導体装置１０は、少なくともワイヤ１４を封止する封止体１６をさらに有している。第２の配線基板の第３の面３２は封止体１６から露出している。
もし、第１の配線基板２０と第２の配線基板３０とを金属ボールで接続すると、金属ボールの高さがギャップと同程度になり、金属ボールの横幅、つまり配線基板２０、３０の面に沿った方向の幅も大きくなる。金属ボールの横幅が大きいと、半導体装置のサイズが増大してしまう。
これに対し、本実施形態の半導体装置１０では、第１の配線基板２０と第２の配線基板３０とをワイヤ１４によって接続するため、半導体装置１０のサイズの増大を抑制することができる。また、ワイヤボンディングは、ボールボンディングよりも製造コストが低く、製造時間も短いという利点もある。
第２の配線基板３０の、第２の外部電極パッド３４が設けられた第３の面３４は露出している。したがって、第２の外部電極パッド３４の配列パターンは、制約が課せられず、任意のパターンにできる。これにより、半導体装置１０に搭載される別の半導体装置の基板サイズや外部電極パッドの配列等の制約をなくすことができ、半導体装置１０に、様々な表面実装型の半導体装置（電子部品）を搭載することができる。このように、本実施形態の半導体装置は、ＰｏＰ構造の半導体パッケージを構成する一半導体装置として利用でき、汎用性の高いものとなる。
第２の配線基板３０は、第１の層４０と、第１の層４０に隣接する第２の層４４とから構成されることが好ましい（図３（ｆ）も参照）。第１の層４０は絶縁基材４１を有している。第２の外部電極パッド３４は、この絶縁基材４１の一面３２に設けられている。
第２の層４４は、第１の配線基板２０側に配されている。第２の層４４は、第１の層４０の第２の外部電極パッド３４と電気的に接続された金属層４５と、金属層４５の、第１の配線基板２０の方に向いた面を覆う絶縁層４６と、を有している。
第２の層４４は、第１の層４０の外周部から突出した突出部３８を有している。突出部３８の、第１の配線基板２０とは反対に向けられた面に露出した金属層４５の一部が、第２の中間接続パッド３６を構成している。ワイヤ１４は、第２の配線基板の第３の面３２よりも上方に突出しないように形成されている。つまり、第１の層４０の厚みは、第２の中間接続パッド３６からのワイヤ１４の高さよりも大きくなっている。
これにより、第２の配線基板３０上に別の半導体装置（電子部品）を実装する際に、ワイヤ１４が邪魔にならないという利点がある。特に、半導体装置１０に、外部端子の高さが低い別の半導体装置を良好に実装することができ、その結果、ＰｏＰ構造の半導体パッケージ全体の厚みが低減することができる。
封止体１６は、ワイヤ１４全体および半導体チップ１２の周りを覆うことが好ましい。封止体１６の一表面は、第２の配線基板の第３の面３２と実質的に同一の平面上に構成されることがより好ましい。この場合、封止体１６は、ワイヤ１４全体を封止するとともに、第２の配線基板３０上に実装される別の半導体装置と干渉しないという利点がある。
封止体１６の一表面が、第２の配線基板の第３の面３２と実質的に同一の平面を構成する場合、封止体１６が突出部３８の上方にも存在するため、第２の配線基板３０の、封止体１６からの抜けを防止することができる。さらに、後に図３を参照して詳しく説明するように、汎用的な成形金型を用いて、封止体１６を塗布することができるという利点もある。
第２の配線基板３０のサイズ、つまり配線基板２０，３０の表面の大きさは、別の半導体装置（電子部品）を実装することができれば、特に制限されない。製造コストの観点からは、第２の配線基板３０のサイズは、第１の配線基板２０よりも小さいことが好ましい。また、図１に示すように、第２の配線基板３０が半導体チップ１２よりも大きく、第１の配線基板２０と第２の配線基板３０との間の領域が封止体１６で満たされていてもよい。この場合、配線基板２０，３０と封止体１６との間の熱膨張率の差に起因する、半導体装置１０の反りが緩和される。半導体装置の反りが緩和されると、第２の配線基板３０と、第２の配線基板３０に実装される別の半導体装置（電子部品）との接続の信頼性が向上する。半導体装置１０の反りをさらに緩和するためには、第１の配線基板２０と第２の配線基板３０とは同一の材料からなる絶縁基材４１を含むことが好ましい。
第１の実施形態では、第２の配線基板３０は、半導体チップ１２にスペーサ１８を介して固定されている。スペーサ１８のサイズは、半導体チップ１２のサイズよりも小さい。半導体チップ１２の、スペーサ１８が固定された面には、チップ接続用パッド１３が設けられている。このチップ接続用パッド１３に対応して、第１の配線基板２０の第２の面２３にもチップ接続用パッド２８が設けられている。これらのチップ接続用パッド１３，２８は、導電性のワイヤ４７によって互いに電気的に接続されている。
スペーサ１８は、半導体チップ１２と第１の配線基板２０とを接続するワイヤ４７を配置するためのギャップを確保している。これにより、半導体チップ１２よりも大きい第２の配線基板３０を用いることができる。
図２は、図１に示す第１の半導体装置１０上に別の第２の半導体装置５０が実装された、ＰｏＰ構造の半導体パッケージを示している。
第２の半導体装置５０はＢＧＡ型の半導体装置である。第２の半導体装置５０は、例えば半田ボールのような外部端子５１を介して、第１の半導体装置１０の第２の配線基板３０に設けられた第２の外部電極パッド３４に接続されている。
上述したように、第２の半導体装置５０としては様々な構成のものを用いることができる。特に、第２の半導体装置５０として、基板サイズが小さいものを用いることも可能である。この場合、第１の半導体装置１０の第２の配線基板３０のサイズも小さくすることができる。これにより、多数個取りの１つの基板から得られる製品の取数が増え、半導体装置の製造コスト、特に、ＰｏＰ構造の半導体パッケージのトータルコストが低下する。
第１の半導体装置１０に実装される部品は、ＢＧＡ型の半導体装置に限らず、ＱＦＰ（Quad Flat Package）、ＱＦＮ（Quad Flat Non-lead Package）、チップ部品等の、表面実装型の電子部品であれば良い。
以下、図１に示す半導体装置１０を構成する第２の配線基板３０の製造方法について、図３を参照して説明する。図３は、図１に示す半導体装置１０を構成する第２の配線基板３０の製造フローを示す概略断面図である。
まず、図３（ａ）に示すように、絶縁基材４１を準備する。絶縁基材４１の所定位置には貫通孔が形成されており、当該貫通孔に導体が埋め込まれ、貫通ビア５２が形成されている。絶縁基材４１としては、ガラスエポキシや、セラミック基材や、ポリイミド基材などを用いることができる。図３（ａ）では、複数個の第２の配線基板となるべき絶縁基材４１が、開口５５を隔てて配列されている。
次に、図３（ｂ）に示すように、絶縁基材４１の一方の面に、例えば１０μｍ程度の厚さの金属層５３を貼り付ける。金属層５３は、例えばＣｕから構成することができる。そして、図３（ｃ）に示すように、金属層５３を所望の配線パターンになるようにエッチングし、絶縁基材４１の一方の面に配線層を形成する。そして、配線層上に、例えばソルダーレジストのような絶縁層５４を形成する。絶縁層５４の一部は開口しており、開口から露出した配線層（金属層５３）の部分が、第２の外部電極パッド３４として用いられる。このようにして、第２の配線基板３０を構成する第１の層４０が形成される。
次に、図３（ｄ）に示すように、絶縁基材４１の他方の面に、例えば３０μｍ程度の厚さの金属層４５を貼り付ける。金属層４５は、例えばＣｕからなる。金属層４５は、絶縁基材４１よりも突出しており、開口５５を跨いで複数の絶縁基材４１同士を連結するように、一括して貼り付けられる。そして、図３（ｅ）に示すように、金属層４５を所望の配線パターンになるようにエッチングし、配線層を形成する。そして、この配線層上に、例えばソルダーレジストからなる絶縁層４６を形成する。
その後、絶縁基材４１の開口５５から露出している配線層（金属層４５）の部位に、例えばＮｉ／Ａｕからなるメッキを形成する。このメッキ部分が、第２の配線基板３０の第２の中間接続パッド３６を構成する。このようにして第１の層４０に隣接して、第２の層４４を形成することができる。
次に、図３（ｆ）に示すように、絶縁層４６にダイシングテープ５６を接着固定した状態で、個々のエリア毎に、第１の層４０および第２の層４４からなる配線基板３０を切断分離する。その後、粘着力を弱くするためにダイシングテープ５６に紫外線照射した後、ダイシングテープ５６を取り外す。このようにして、上述したように、突出部３８を有する第２の配線基板３０が得られる。
なお、突出部３８へのワイヤボンディングを可能にするため、第２の層４４の厚みは４０μｍ以上であることが好ましい。
次に、図１に示す半導体装置の製造方法について図４を参照して説明する。図４は、半導体装置の製造フローを示す概略断面図である。
まず、図４（ａ）に示すように、各々の半導体装置の第１の配線基板２０となる製品形成部１２０からなる配線基板１２１を準備する。配線基板には、第１の外部電極パッド２４や第１の中間接続パッド２６やチップ接続用パッド２８などが設けられている。また、配線基板には、各々の製品形成部１２０の間の境界となるダイシングライン１２２が形成されている。次に、ダイボンディング工程を実行する。具体的には、図４（ｂ）に示すように、配線基板の各製品形成部１２０に半導体チップ１２を搭載する。半導体チップ１２は、その一面に論理回路、或いは記憶回路等が形成された基板を有し、該基板の周辺近傍位置には複数のチップ接続用パッドが形成されている。また、チップ接続用パッドを除く半導体チップ１２の一面には、回路形成面を保護するパッシベーション膜が形成されている。ダイボンディング工程では、図示しないダイボンディング装置を用いて、配線基板の各製品形成部１２０の略中央部に、半導体チップ１２を、絶縁性の接着材やＤＡＦ（Die Attached Film）等を介して接着固定する。
ワイヤボンディング工程では、半導体チップ１２の一面に形成されているチップ接続用パッドと、それに対応する製品形成部１２０のチップ接続用パッド２８とを導電性のワイヤ４７のよって接続する。ワイヤ４７は、例えばＡｕやＣｕ等からなる。また、ワイヤボンディングでは、図示しないワイヤボンディング装置が用いられる。具体的には、溶融され、ボールが形成されたワイヤ４７の一端を半導体チップ１２のチップ接続用パッドに超音波熱圧着した後、ワイヤ４７の他端を製品形成部１２０の対応するチップ接続用パッド２８に超音波熱圧着する。なお、ワイヤ４７は、半導体チップ１２の縁部との干渉を避けるため、所定のループ形状を描くように形成される。なお、図４（ｂ）は、全ての製品形成部へのワイヤ４７の接続が完了した後の配線基板の状態を示している。
次に、半導体チップ１２上にスペーサ１８を固定し、スペーサ１８上に第２の配線基板３０を固定する（図４（ｃ）参照）。第２の配線基板３０は、上述した方法によって形成することができる。スペーサ１８は、ワイヤ４７と第２の配線基板３０とが干渉しない程度の高さにする。その後、第１の配線基板２０の第１の中間接続パッド２６と第２の配線基板３０の第２の中間接続パッド３６とを、ワイヤ１４によって接続する。
次に、封止工程を実行し、少なくともワイヤ１４，４７を封止体１６で覆う（図４（ｄ）参照）。上述したように、封止体１６は、半導体チップ１２も覆うことが好ましい。このようにして、封止体で封止される前の半導体装置が構成される。
図５は、封止工程の詳細を示す概略断面図である。封止工程で用いられる成形装置１３０は、上型１３１と下型１３２からなる成形金型を備えている。上型１３１にはキャビティ１３３が形成されており、下型１３２には配線基板を固定するための凹部が形成されている。キャビティ１３３は、複数の製品形成部１２０を一括して覆うように形成されている。
図５（ａ）に示すように、第１の配線基板２０の第１の面２２が下型２２の凹部２４に密着するように、半導体装置がセットされる。そして、第２の配線基板３０の第３の面３２が、上型２１に密着するように、半導体装置は、上型１３１と下型１３２とによって挟まれる（図５（ｂ）参照）。図５では、第２の配線基板３０は、上型２１の表面のフィルム１３４に接している。このとき、上型１３１に設けられた吸着孔１３５から、第２の配線基板３０を吸引し、第２の配線基板３０と吸着孔１３５との密着性を向上させることが好ましい。
その後、下型１３２のポットに、封止体１６としての熱硬化性の封止樹脂（例えばエポキシ樹脂）のタブレット１３６を供給し、供給した封止樹脂を加熱溶融させる。次いで、図５（ｃ）に示すように、溶融した封止樹脂をプランジャー１３７によりゲート１３８からキャビティ１３３内に注入する。キャビティ１３３内に封止樹脂を充填した後、所定の温度（例えば１８０℃）でキュアすることで、封止樹脂を仮硬化させ、封止体１６を形成する。このようにして、図４（ｃ）に示す状態の半導体装置が得られる。
その後、成形金型から半導体装置を取り出し、所定の温度（例えば１８０℃）でベークすることで封止体１６を完全に硬化させる。
本実施形態では、第２の配線基板３０の第３の面３２がフィルム１３４を介して上型１３１に密着されている。そのため、封止体１６の上面が、第２の配線基板３０の第３の面３２と実質的に同一の平面上に構成される。これにより、第２の配線基板３０の第３の面３２への封止体１６の回り込みが防止され、第２の配線基板３０に設けられた第２の外部電極パッド３４を露出させることができる。また、ワイヤ１４は第２の配線基板３０から突出していないため、上型１３１のキャビティ１３３形状を平坦にすることができ、汎用的な構成の上型１３１を用いて封止体１６を形成することができる。これにより、半導体装置の製造コストが低下する。
次に、ボールマウント工程を実行する。具体的には、図４（ｅ）に示すように、第１の配線基板２０の第１の面２２に格子状に配置された第１の外部電極パッド２４の上に、導電性の半田ボールを搭載して、外部端子４８を形成する。ボールマウント工程では、第１の配線基板２０上のパッド２４の配置に合わせて、複数の吸着孔が形成された不図示のボールマウンターが用いられる。具体的には、例えば半田ボールを前記吸着孔に保持し、保持された半田ボールを、フラックスを介して、第１の配線基板２０のパッド２４に一括搭載することができる。
次に、ダイシング工程を実行する。具体的には、図４（ｆ）に示すように、第１の配線基板２０および封止体１６を、第１の配線基板２０に形成されたダイシングライン１２２に沿って切断し、個々の半導体装置に分離する。ダイシング工程では、第２の配線基板３０側の表面側をダイシングテープ１２９に接着し、ダイシングテープ１２９によって半導体装置を支持する。その後、第１の配線基板２０および封止体１６を、図示しないダイシング装置のダイシングブレードにより縦横にダイシングライン１２２に沿って切断する。半導体装置１０毎に切断分離した後、ダイシングテープ１２２から半導体装置１０をピックアップすることで、図１に示すような半導体装置１０が得られる。
以下、別の実施形態における半導体装置について説明する。図６は、第２の実施形態における半導体装置の構成を示す概略断面図である。
第２の実施形態の半導体装置６０では、半導体チップ１２が、第１の配線基板２０にフリップチップ実装される。そして、第２の配線基板３０は、例えばボンディングテープのような絶縁性の接合材６２によって半導体チップ１２に直接接合される。その他の構成は、第１の実施形態の半導体装置と同様である。
本構成によれば、半導体チップ１２と第１の配線基板２０とがフリップチップ実装されるため、図１に示すような、間隔を規定するスペーサ１８が必要でなくなる。これにより、第２の配線基板３０が直接半導体チップ１２に接合できるため、第１の実施形態よりも半導体装置６０を薄型化できる。
図７は、第３の実施形態における半導体装置を示す概略断面図である。第３の実施形態における半導体装置７０では、第２の配線基板３０の突出部３８が、絶縁性の接合材６２によって、半導体チップ１２の直上に固定されている。その他の構成は、第２の実施形態と同様である。
本構成によれば、他の部分よりも薄い突出部３８が、半導体チップ１２の直上に配置されているため、ワイヤボンディング時の圧力によって突出部３８が折れる虞が低減されるという利点がある。これにより、第１の配線基板２０と第２の配線基板３０とを、良好にワイヤ１４で接続することができる。
図８は、第４の実施形態における半導体装置を示す概略断面図である。図９は、この半導体装置８０を、第２の配線基板３０側から見た概略上面図である。ただし、図９では、便宜上、封止体は示されていない。
第２の配線基板３０は、絶縁性の接合材６２によって半導体チップ１２に直接接合されている。第２の配線基板３０は、半導体チップ１２の一面の一部のみを覆っている。第２の配線基板３０で覆われていない半導体チップ１２の一面の一部には、チップ接続用パッド１３が形成されている。これにより、半導体チップ１２のチップ接続用パッド１３と、第１の配線基板２０の第２の面２３に設けられたチップ接続用パッド２８とをワイヤ４７によって電気的に接続することができる。
また、第２の配線基板３０のサイズは半導体チップ１２よりも小さく、第２の配線基板３０の突出部３８が半導体チップ１２の直上に位置することが好ましい。この場合、第２の配線基板３０の突出部３８の破損の虞が低減される。
その他の構成は、第１の実施形態の半導体装置と同様であり、図８および図９において、同一の構成要素には同一の符号が付されている。
図１０は第５の実施形態の一例における半導体装置の概略断面図であり、図１１は第５の実施形態の別の一例における半導体装置の概略断面図である。これらの例では、第１の配線基板２０と第２の配線基板３０との間に、２つの半導体チップ１２ａ，１２ｂが設けられている。２つの半導体チップ１２ａ，１２ｂは互いに積層されている。これに限らず、半導体チップの数は３つ以上であっても良い。これにより半導体装置がＭＣＰ（Multi Chip Package）化され、ＰｏＰ構造の半導体パッケージの大容量化、或いは高機能化が可能となる。
図１０では、２つの半導体チップ１２ａ，１２ｂは、それぞれ、第１の配線基板２０とワイヤ４７ａ，４７ｂによって接続されている。図１１では、一方の半導体チップ１３ａが第１の配線基板２０とワイヤ４７で接続されており、他方の半導体チップ１３ｂが一方の半導体チップ１３ａにフリップチップ接続されている。これらの例に限らず、両方の半導体チップ１３ａ，１３ｂがフリップチップ接続されていても良い。その他の構成は、第１の実施形態の半導体装置と同様である。
上記構成によれば、第１の配線基板２０と第２の配線基板３０との間の間隔は、半導体チップ１３ａ，１３ｂの数に応じて大きくなる。大きなギャップを隔てて対向する２つの配線基板２０，３０を金属ボール（半田ボール）で接続することは困難であるが、本実施形態では、第１の配線基板２０と第２の配線基板３０とをワイヤ１４によって良好に接続することができる。
図１２は、第６の実施形態における半導体装置の概略断面図である。この半導体装置は、第１の実施形態における半導体装置１０ａ，１０ｂを２つ備えている。一方の半導体装置１０ａの第２の配線基板３０に設けられた第２の外部電極パッド３４と、他方の半導体装置１０ｂの第１の配線基板２０に設けられた第１の外部電極パッド２４とが、他方の半導体装置１０ｂの外部端子４８によって電気的に接続されている。
図１２では、２つの半導体装置１０ａ，１０ｂが互いに実装されているが、実装される半導体装置の数は３つ以上であっても良い。
本構成によれば、最下段の半導体装置１０ａの第１の配線基板２０ａに設けられた第１の外部電極パッド２４ａが実装基板に実装されるパッドとして用いられる。そして、最上段の半導体装置１０ｂの第２の配線基板３０ｂに設けられた第２の外部電極パッド３４ｂには、さらに別の電子部品が実装される。つまり、図１２に示す、多段に積層された半導体装置は、ＰｏＰ構造の半導体パッケージの一部を構成する半導体装置として好適に用いることができる。
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１０，１０ａ，１０ｂ，６０，７０，８０，１００ 半導体装置
１２，１２ａ，１２ｂ 半導体チップ
１４ 導電性のワイヤ
１６ 封止体
１８ スペーサ
２０，２０ａ，２０ｂ 第１の配線基板
２４，２４ａ，２４ｂ 第１の外部電極パッド
２６ 第１の中間接続パッド
３０，３０ａ，３０ｂ 第２の配線基板
３４，３４ａ，３４ｂ 第２の外部電極パッド
３６ 第２の中間接続パッド
３８ 突出部
４０ 第１の層
４１ 絶縁基材
４４ 第２の層
４５ 金属層
４６ 絶縁層
４７，４７ａ，４７ｂ 導電性ワイヤ
４８ 外部端子
６２ 絶縁性の接合材

Claims (11)

  1. 第１の面に第１の外部電極パッドが設けられた第１の配線基板と、
    前記第１の配線基板の前記第１の面とは反対側の第２の面に搭載された半導体チップと、
    前記半導体チップを挟んで前記第１の配線基板とは反対側に配置された第２の配線基板であって、前記第１の配線基板とは反対側に向いた第３の面に第２の外部電極パッドが設けられた第２の配線基板と、
    前記第１の配線基板と前記第２の配線基板とを電気的に接続する導電性のワイヤと、
    前記第２の配線基板の、前記第２の外部電極パッドが設けられた前記第３の面を露出させるように、少なくとも前記ワイヤを覆う封止体と、を備えた半導体装置。
  2. 前記第１の配線基板の前記第２の面に第１の中間接続パッドが形成されており、
    前記第２の配線基板は、前記第２の外部電極パッドが設けられた前記第１の層と、該第１の層に隣接し、前記第１の配線基板側に配された第２の層とから構成され、
    前記第２の層は前記第１の層の外周部から突出した突出部を有し、
    前記突出部の、前記第１の配線基板とは反対に向けられた面に第２の中間接続パッドが形成されており、
    前記ワイヤは、前記第２の配線基板の前記第３の面よりも上方に突出しないように、前記第１の中間接続パッドと前記第２の中間接続パッドとを接続している、請求項１に記載の半導体装置。
  3. 前記封止体の一表面が、前記第２の配線基板の前記第３の面と同一平面上に構成されている、請求項２に記載の半導体装置。
  4. 前記第２の配線基板は、前記半導体チップよりも小さいサイズのスペーサを介して該半導体チップに固定されており、
    前記半導体チップの、前記スペーサが固定された面に設けられたチップ接続用パッドと、前記第１の配線基板の前記第２の面に設けられたチップ接続用パッドとが、別の導電性のワイヤによって互いに電気的に接続されている、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記第２の配線基板は、絶縁性の接合材によって前記半導体チップに直接接合されており、
    前記半導体チップは、前記第１の配線基板にフリップチップ実装されている、請求項１から３のいずれか１項に記載の半導体装置。
  6. 前記第２の配線基板は、前記半導体チップの一面の一部分を覆うように、絶縁性の接合材によって前記半導体チップに直接接合されており、
    前記半導体チップの、前記第２の配線基板で覆われていない前記一部分に設けられたチップ接続用パッドと、前記第１の配線基板の前記第２の面に設けられたチップ接続用パッドとが、別の導電性のワイヤによって互いに電気的に接続されている、請求項１から３のいずれか１項に記載の半導体装置。
  7. 前記第２の配線基板は、絶縁性の接合材によって前記半導体チップに直接接合されており、前記第２の層の前記突出部が前記半導体チップの直上に配置されている、請求項２または３に記載の半導体装置。
  8. 前記第２の配線基板のサイズが、前記第１の配線基板のサイズよりも小さく、かつ前記半導体チップのサイズよりも大きく、
    前記封止体は、前記第１の配線基板と前記第２の配線基板との間の領域を満たしている、請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記半導体チップを少なくとも２つ備えており、
    少なくとも２つの前記半導体チップは、前記第１の配線基板と前記第２の配線基板との間で互いに積層されている、請求項１から８のいずれか１項に記載の半導体装置。
  10. 請求項１から９のいずれか１項に記載の半導体装置を２つ有し、
    一方の前記半導体装置の前記第２の配線基板に設けられた前記第２の外部電極パッドと、他方の前記半導体装置の前記第１の配線基板に設けられた前記第１の外部電極パッドとが、他方の前記半導体装置に設けられた外部端子によって電気的に接続されている、半導体装置。
  11. 第１の面に第１の外部電極パッドが設けられた第１の配線基板と、前記第１の配線基板の前記第１の面とは反対側の第２の面に搭載された半導体チップと、前記半導体チップを挟んで前記第１の配線基板とは反対側に配置された第２の配線基板であって、前記第１の配線基板とは反対側に向いた第３の面に第２の外部電極パッドが設けられた第２の配線基板と、前記第１の配線基板と前記第２の配線基板とを電気的に接続する導電性のワイヤと、を備えた半導体装置を準備する工程と、
    成形金型の下型の内面を前記第１の配線基板の前記第１の面に密着させ、かつ、前記成形金型の上型の内面を前記第２の配線基板の前記第３の面に密着させた状態で、前記下型と前記上型との間に形成されるキャビティ内に熱硬化性の封止体を導入する工程と、
    前記封止体を熱硬化する工程と、を含む、半導体装置の製造方法。
JP2010101966A 2010-04-27 2010-04-27 半導体装置および半導体装置の製造方法 Pending JP2011233672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010101966A JP2011233672A (ja) 2010-04-27 2010-04-27 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010101966A JP2011233672A (ja) 2010-04-27 2010-04-27 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011233672A true JP2011233672A (ja) 2011-11-17

Family

ID=45322715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010101966A Pending JP2011233672A (ja) 2010-04-27 2010-04-27 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011233672A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923428B2 (en) 2018-07-13 2021-02-16 Samsung Electronics Co., Ltd. Semiconductor package having second pad electrically connected through the interposer chip to the first pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923428B2 (en) 2018-07-13 2021-02-16 Samsung Electronics Co., Ltd. Semiconductor package having second pad electrically connected through the interposer chip to the first pad

Similar Documents

Publication Publication Date Title
US10276553B2 (en) Chip package structure and manufacturing method thereof
JP5598787B2 (ja) 積層型半導体装置の製造方法
JP3685947B2 (ja) 半導体装置及びその製造方法
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
US7772687B2 (en) Multiple electronic component containing substrate
US20150076714A1 (en) Microelectronic element with bond elements to encapsulation surface
JP5543086B2 (ja) 半導体装置及びその製造方法
JP2012104790A (ja) 半導体装置
TWI455269B (zh) 晶片封裝結構及其製作方法
TWI485819B (zh) 封裝結構及其製造方法
JP2017135230A (ja) 半導体装置およびその製造方法
US20200212019A1 (en) Method for fabricating electronic package
JP2012230981A (ja) 半導体装置及びその製造方法
US8361841B2 (en) Mold array process method to encapsulate substrate cut edges
KR101474189B1 (ko) 집적회로 패키지
JP2011018797A (ja) 半導体装置及び半導体装置の製造方法
WO2014203739A1 (ja) 半導体装置及びその製造方法
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
JP2010263108A (ja) 半導体装置及びその製造方法
JP2015220235A (ja) 半導体装置
JP2010272734A (ja) 半導体装置及びその製造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
US11417581B2 (en) Package structure
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
US20160104652A1 (en) Package structure and method of fabricating the same