JP2015220235A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015220235A
JP2015220235A JP2014100176A JP2014100176A JP2015220235A JP 2015220235 A JP2015220235 A JP 2015220235A JP 2014100176 A JP2014100176 A JP 2014100176A JP 2014100176 A JP2014100176 A JP 2014100176A JP 2015220235 A JP2015220235 A JP 2015220235A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing resin
resin layer
semiconductor chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014100176A
Other languages
English (en)
Inventor
任志 友廣
Takashi Tomohiro
任志 友廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to JP2014100176A priority Critical patent/JP2015220235A/ja
Priority to US14/711,138 priority patent/US9362194B2/en
Publication of JP2015220235A publication Critical patent/JP2015220235A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】半導体装置の反りを抑制することができる半導体装置およびその製造方法が求められている。【解決手段】半導体装置は、配線基板と、前記配線基板上にフィラー含有樹脂から形成され、フィラー含有比の偏りを有する封止樹脂層と、前記配線基板上で前記封止樹脂層中の前記フィラー含有比が相対的に低くなる領域にオフセットされて、前記封止樹脂層によって封止される少なくとも一つの半導体チップと、を備えている。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
近年、携帯機器の小型化により、携帯機器に組み込まれる半導体装置も小型・薄型化が必要になってきている。例えば、BGA(Ball Grid Array)タイプの半導体装置においては、配線基板や半導体チップが薄型化することで剛性が小さくなり、封止樹脂の影響による半導体装置の反りの問題が大きくなっている。
BGAタイプの半導体装置は、一般的には、フィラー含有樹脂を用いて、下記のように封止される：複数の製品領域を有する配線基板をモールド金型で型締めし、トランスファーモールド法により、ゲート側からエアベント側に向かって溶融した封止樹脂をモールド金型のキャビティに充填し、複数の製品領域を一括的に覆う封止樹脂層を形成する。
特許文献１には、半導体チップを、配線基板上、配線基板の中心からエアベント側にオフセットした位置に接着し、フィラー含有樹脂で封止する構成が開示されている。
特開２０１１−２２８６０３号公報
以下の分析は、本願発明者により与えられる。
半導体チップを封止する封止樹脂層は、一般的にフィラーを含有している。このため、トランスファーモールド法で封止樹脂層を形成する場合、封止樹脂層において、封止樹脂の供給側であるゲート側と、排気側であるエアベント側で、フィラー含有比に差が生じる。具体的には、封止樹脂層中、エアベント側のフィラー含有比が、ゲート側のフィラー含有比と比べて高くなる。
封止樹脂層中におけるフィラー含有比の分布に応じて、封止樹脂層中の線膨張係数の分布が変化する。具体的には、封止樹脂中、ゲート側は樹脂量に対するフィラー含有量が少なく、樹脂（レジン）量が多くなるため、線膨張係数が大きくなり、エアベント側は樹脂量に対するフィラー含有量が多く、樹脂量が少なくなるため、線膨張係数が小さくなる。このような線膨張係数の差異は、半導体装置ないし配線基板が、ゲート側では凹反りし、エアベント側では凸反りしたりする原因となる。この結果、半導体装置の実装性が低下するおそれがある。
特許文献１には、配線基板上、エアベント側に半導体チップをオフセットして搭載し、封止する構成が開示されている。このように、半導体チップを、フィラー含有比が高いエアベント側にオフセットすることで、封止樹脂層中、さらにゲート側の樹脂量が増加し、エアベント側の樹脂量が少なくなる。これは、半導体装置の反りを助長する原因となる。
かくして、半導体装置の反りを抑制することができる半導体装置およびその製造方法が求められている。
第１の視点において、半導体装置は、配線基板と、前記配線基板上にフィラー含有樹脂から形成され、フィラー含有比の偏りを有する封止樹脂層と、前記配線基板上で前記封止樹脂層中の前記フィラー含有比が相対的に低くなる領域にオフセットされて、前記封止樹脂層によって封止される少なくとも一つの半導体チップと、を備えている。
第２の視点において、半導体装置の製造方法は、少なくとも一つの半導体チップを配線基板上の所定位置に搭載する工程と、前記配線基板をモールド内に装填する工程と、前記モールド内に、前記半導体チップの搭載位置に近い方からフィラー含有樹脂を供給し、前記配線基板上に前記半導体チップを封止する封止樹脂層を形成する工程と、を備えている。
第３の視点において、半導体装置の製造方法は、複数のダイシングラインによって区画される複数の製品領域を有する配線母基板を準備する工程と、前記複数の製品領域上に、一端側の前記ダイシングラインよりも他端側の前記ダイシングラインに近い位置に、少なくとも一つの半導体チップをそれぞれ搭載する工程と、フィラー含有樹脂を、前記一端側のダイシングライン側から、前記他端側のダイシングラインに向かって供給し、前記複数の半導体チップを一括して封止する封止樹脂層を形成する工程と、を備えている。
本開示によれば、半導体装置の反りを抑制することができる半導体装置およびその製造方法が提供される。
実施形態１の半導体装置の概略構成を示す平面図である。 図１のII―II断面構成を示す断面図である。 （Ａ）〜（Ｆ）は、実施形態１の半導体装置の組み立てフローを説明するための工程図である。 図３（Ｂ）に示したダイボンディング工程を説明するための工程図であって、配線母基板上における複数の半導体チップの搭載位置を説明するための平面図である。 （Ａ）〜（Ｄ）は、図３（Ｄ）に示したモールド工程を詳細に説明するための工程図である。 図５（Ｄ）に示した、一括形成された封止樹脂層の概略構成を示す平面図である。 実施形態２の半導体装置の概略構成を示す平面図である。 （Ａ）は図７のVIIIa―VIIIa断面構成を示す断面図であり、（Ｂ）は図７のVIIIb―VIIIb断面構成を示す断面図である。 実施形態３の半導体装置の概略構成を示す平面図である。 図９のX―X断面構成を示す断面図である。
以下、図面を参照しながら実施形態等を説明する。なお、本開示において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
［実施形態１］
図１および図２を参照すると、半導体装置１は、配線基板２と、配線基板２上にフィラー含有樹脂から形成され、フィラー含有比の偏りを有する（配線基板２上の位置ないし領域によって樹脂量に対するフィラー含有量が異なる）封止樹脂層１５と、配線基板２上で封止樹脂層１５中のフィラー含有比が相対的に低くなる領域にオフセットされて、封止樹脂層１５によって封止される少なくとも一つの半導体チップ１１と、を備えている。
半導体チップ１１は、配線基板２上、フィラー含有比が相対的に高い中央部から、フィラー含有比が相対的に低い方の端部側（ゲートＧ側の端辺近傍）にオフセットされて封止されている。
封止樹脂層１５は、例えば、トランスファーモールド法を用いて、フィラー含有樹脂を一側（ゲート側Ａ）から供給ないし圧送し、他側（エアベント側）から排気を行うことによって形成することができる。フィラーと樹脂の物性、形状およびそれらに基づく流動性の相違により、フィラー含有比が相対的に低い領域は、一側ないし圧送側（ゲート側Ｇ）に形成され、フィラー含有比が相対的に高い領域は、他側ないし排気側（エアベント側Ａ）に不可避的に形成される。よって、半導体チップ１１はその中心Ｃが、フィラー含有比が相対的に低いゲート側Ｇの領域にオフセットするよう、配線基板２上に搭載されている。
半導体チップ１１のオフセット搭載によって、配線基板２上ないし封止樹脂層１５中、フィラー含有比が相対的に低いゲート側Ｇ領域のチップ占有率が相対的に高められている。フィラー含有比が相対的に高いエアベント側Ａ領域は、ワイヤ配線等に利用できるスペースが相対的に多くなる。したがって、半導体チップ１１は電極パッド１３数が多い側を、フィラー含有比が相対的に高い領域側（エアベント側Ａ）に向けて、配置することが好ましい。
以下、BGAタイプである半導体装置１の構成要素について詳細に説明する。
配線基板２は、例えば略四角形の板状であり、90μｍ程度の厚さを有している。配線基板２では、ガラスエポキシ基板等の絶縁基材３の両面に例えばCu等からなる所定の配線パターンが形成されている。
配線基板２の両面には、ソルダーレジスト等から形成される第１および第２の絶縁膜４，５が形成されている。上記所定の配線パターンは一部を除き、第１および第２の絶縁膜４，５で覆われている。第１の絶縁膜４は、複数の第１の開口部６を有している。第２の絶縁膜５は、複数の第２の開口部７を有している。上記所定の配線パターンにおいて、複数の第１の開口部６を通じて露出可能な部分が、複数の接続パッド８となり、複数の第２の開口部７を通じて露出可能な部分が、複数のランド９となっている。複数の接続パッド８は、所定の配線パターンを介して、対応する複数のランド９に電気的に接続されている。複数のランド９には、外部電極となる複数のはんだボール１０が搭載されている。複数の接続パッド８および複数のランド９の表面には、例えば、Ni/Auメッキを形成することができる。
配線基板２の一面上には、半導体チップ１１が、接着材層１２、例えばDAF(Die Attached Film)を介して、搭載ないし接着されている。半導体チップ１１はその中心Cが、エアベント側Ａの端辺側よりもゲート側Ｇの端辺側にオフセットされて、配線基板１１の一面上に搭載されている。
半導体チップ１１は、略四角形の板状である。半導体チップ１１の一面上には、複数の電極パッド１３が形成されている。複数の電極パッド１３は、半導体チップ１１の四辺に沿ってそれぞれ配置されている。複数の電極パッド１３は、所定の回路、例えばメモリ回路と内部接続されている。複数の接続パッド８は、半導体チップ１１の周囲を囲んでいる。複数の電極パッド１３は、Au、Ag、Cu或いはそれらの合金等からなる複数のワイヤ１４を介して、複数の接続パッド８に電気的に接続されている。
配線基板２の一面上には、例えば、フィラーを含有する熱硬化性のエポキシ樹脂から、封止樹脂層１５が形成されている。半導体チップ１１と複数のワイヤ１４は封止樹脂層１５によって覆われている。
一般ないし関連技術（１）〜（３）と対比しながら、実施形態１の半導体装置１の作用効果（４）〜（８）を説明する。
（１）フィラー含有比の低い封止樹脂は線膨張係数が大きく（硬化時の膨張率大）、フィラー含有比の高い封止樹脂は線膨張係数が小さい（硬化時の膨張率小）。
（２）一般的なトランスファーモールド法により、封止樹脂の流動を経て形成される封止樹脂層では、不可避的に、エアベント側のフィラー含有比がゲート側のフィラー含有比よりも高くなる（図２上部に示すフィラー含有比インジケータ参照）。
（３）このようなフィラー含有比の相違は、封止樹脂層中の領域による線膨張係数の相違の原因となり、半導体装置の反りの原因となっている。
（４）実施形態１の半導体装置１では、半導体チップ１１を、その中心Cが配線基板２のエアベント側Ａの端部よりもゲート側Gの端部に近い位置にオフセットして搭載している。
（５）このオフセット搭載によって、封止樹脂層１５中、ゲート側Ｇで半導体チップ１１の占める容積が大きくなり、エアベント側Ａで半導体チップ１１の占める容積が小さくなる。
（６）これにより、封止樹脂層１５中、ゲート側Ｇ領域では樹脂（レジン）含有量が低減され、エアベント側Ａ領域では樹脂含有量が増大するため、封止樹脂層１５のゲート側Ｇとエアベント側Ａでの膨張率の差が低減され、半導体装置１の反りが低減される。
（７）換言すると、半導体チップ１１のゲート側Ｇオフセット配置によって、封止樹脂層１５中で不可避的に発生するフィラー含有比の高低差が補償され、配線基板２上における膨張率の高低差を可及的に小さくすることができる。
（８）半導体装置１の反りの低減により一次実装性および二次実装性並びにそれらの信頼性が向上される。
次に、図３（Ａ）〜（Ｆ）を順番に参照しながら、図１および２に示した半導体装置１の製造方法の一例を説明する。なお、場合によっては、各工程は、順番を入れ替えて実行したり、同時に実行したりすることができる。
図３（Ａ）および図４を参照して、複数の製品領域１７を有する配線母基板１８を準備する。複数の製品領域１７はそれぞれ、図１に示した配線基板２となる部位である。複数の製品領域１７には、少なくとも一つの半導体チップ１１が搭載される。配線母基板１８上で、複数の製品領域１７はマトリクス状に配置されている。複数の製品領域１７は複数のダイシングライン１９によって区画されている。
配線母基板１８上、複数の製品領域１７の外側には枠部２０が形成されている。モールド後における封止樹脂のランナ部２７からの離型性を考慮して、枠部２０ではゲート２８に対応する部位にメタルパターンが形成されている。このような配線母基板１８がダイボンディング工程に移行される。
図３（Ｂ）を参照して、予め、一面に複数の電極パッド１３が形成され、他面に絶縁性の接着材層１２、例えばDAFが貼り付けられた半導体チップ１１を複数個準備する。
不図示のダイボンディング装置のステージに、配線母基板１８の他面側を保持するようセットする。半導体チップ１１の一面を不図示のダイボンディング装置の吸着コレットにより吸着保持し、製品領域１７内のオフセット位置に接着材層１２を介して半導体チップ１１を搭載ないし接着する。このダイボンディングは、複数の製品領域１７に対して同様に実行される。したがって、複数の製品領域１７上、各製品領域１７において中心から一側にオフセットした位置に少なくとも一つの半導体チップ１１がそれぞれ搭載される。
後述するトランスファーモールド工程では、半導体チップ１１がオフセットされた方からフィラー含有樹脂を供給し、さらに反対方向から排気を行い、配線基板１１上に半導体チップ１１を封止する封止樹脂層１５を形成する（フィラー含有樹脂を、一側から複数の製品領域１７上に供給し、複数の半導体チップ１１を一括して封止する封止樹脂層１５を配線母基板１８上に形成する）。
換言すると、各製品領域１７上の半導体チップ１１はその中心Ｃが、各製品領域１７において、当該製品領域１７を区画している複数のダイシングライン１９のうち、ゲート側Ｇのダイシングライン１９に近い位置に配置されている。これによって、各製品領域１７上では、エアベント側Ａ領域よりもゲート側Ｇ領域の方が、半導体チップ１１の占有率が高くなっている。複数の半導体チップ１１のオフセット量は、封止樹脂層１５中、ゲート側とエアベント側のフィラー含有比の差異に応じて設定することが好ましい。すべての製品領域１７に半導体チップ１１がそれぞれ搭載された配線母基板１８は、ワイヤボンディング工程に移行される。
図３（Ｃ）を参照すると、ワイヤボンディング工程では、複数の接続パッド８と、複数の電極パッド１３を、複数のワイヤ１４を介して電気的に接続する。ワイヤボンディング工程では、例えば不図示のワイヤボンディング装置により、ワイヤ１４の先端を溶融させてボールを形成した後、このボールを電極パッド１３上に超音波熱圧着等により接続する。その後、ワイヤ１４は所定のループ形状を描きながら接続パッド８上に移動し、ワイヤ１４の後端を接続パッド８上に超音波熱圧着等により接続する。全てのワイヤボンディングが完了した配線母基板１８はモールド工程に移行される。
図３（Ｄ）を参照すると、モールド工程では、配線母基板１８が有する複数の製品領域１７の一面上に、複数の半導体チップ１１と複数のワイヤ１４を一括して覆うよう封止樹脂層１５を形成する。封止樹脂層１５は、例えば、熱硬化性のエポキシ樹脂から形成され、エポキシ樹脂は、例えば、シリカ、アルミナ等のフィラーを含有している。樹脂としては、フィラーを含有できるものであれば、エポキシ樹脂以外の樹脂、例えば、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂等でもよい。
図５（Ａ）〜（Ｄ）を参照して、図３（Ｄ）のモールド工程を詳細に説明する。
図５（Ａ）を参照すると、トランスファーモールド装置２２は、上型２３と下型２４を含む成形金型（２３，２４）を有している。上型２３内には、キャビティ２５が形成される。下型２４には、配線母基板１８を収容する凹部２４ａが形成されている。凹部２４ａ内に、ワイヤボンディングが完了した配線母基板１８がセットする。ここで、配線母基板１８は、ゲート用メタルパターンが形成された端部が、上型２３に設けられているゲート２８側に向くよう、凹部２４ａ内にセットされる。
図５（Ｂ）を参照すると、上型２３と下型２４で配線母基板１８を型閉めする。これによって、配線母基板１８の一面の上方に、カル２６、ランナ２７、ゲート２８、キャビティ２５およびエアベント２９が形成される。下型２４のポット３０に、レジンタブレット３１を供給する。図示しないヒータ等を用いた加熱によって、ポット３０内のレジンタブレット３１を加熱溶融する。
図５（Ｃ）を参照すると、プランジャ３２を押し出して、溶融された封止樹脂材３１をランナ２７を通じてゲート２８からキャビティ２５内に注入する。キャビティ２５内に封止樹脂３１が充填された後、所定の温度、例えば175℃でモールド成形することで、封止樹脂材３１を熱硬化し、半硬化状態の封止樹脂層１５を形成する。その後、型閉めを解除し、成形金型（２３，２４）から配線母基板１８を取り出す。
図５（Ｄ）および図６を参照して、配線母基板１８上には、複数の製品領域１７を一括的に覆う封止樹脂層１５が形成されている。封止樹脂層１５を、ゲートブレイクする。すなわち、封止樹脂層１５のカル部２６、ランナ部２７、ゲート部２８およびエアベント部２９を除去する。その後、ベーク炉に、配線母基板１８を入れて、所定の温度、例えば175℃で所定時間、アフターキュアすることで封止樹脂層１５を完全に硬化させる。これにより、図３（Ｄ）に示した、配線母基板１８が有する複数の製品領域１７を一括的に覆う封止樹脂層１５が形成される。
一般的に、トランスファーモールド法では、フィラーを含有する封止樹脂を、プランジャにより圧力を加えながら、配線母基板の一端側（ゲート側）から、一端側に対向する他端側（エアベント側）に向かって、モールド金型のキャビティ内に注入する。このため、封止樹脂に含有されるフィラーはエアベント側に多く流れ、エアベント側のフィラー量がゲート側のフィラー量よりも多くなる。このフィラー分布の偏りによって、封止樹脂層中、フィラー量の少ないゲート側の領域はレジン量が多くなり膨張率が大きくなり、フィラー量の多いエアベント側の部位はレジン量が少なくなり膨張率が小さくなる。
これに対して、実施形態１によれば、半導体チップ１１は、その中心Ｃが、一つの製品領域１７を区画する複数のダイシングライン１９のうち、エアベント側Ａに位置するダイシングライン１９よりも、ゲート側Ｇに位置するダイシングラインに近い位置に配置されるよう、オフセットされて製品領域１７上に搭載されている。これによって、製品領域１７内で、エアベント側Ａ領域よりもゲート側Ｇ領域の方が、半導体チップ１１が占める容積の割合が大きくなっている。したがって、一般的には樹脂量が多くなってしまうゲート側Ｇ領域で半導体チップ１１の占有率が大きくなり、ゲート側Ｇ領域の樹脂量を低減でき、ゲート側Ｇ領域の膨張率を下げることができる。反対に、一般的には樹脂量が少なくなってしまうエアベント側Ａで半導体チップ１１の占有率が小さくなり、エアベント側Ａの樹脂量を増やすことができ、エアベント側Ａ領域での膨張率を上げることができる。このように、配線基板２又は配線母基板１８上ないし封止樹脂層１５中において、ゲート側Ｇ領域とエアベント側Ａ領域の膨張率のバランスを改善することで、半導体装置１の反りを低減できる。
図３（Ｄ）から（Ｅ）を参照して、封止樹脂層１５が形成された配線母基板１８はボールマウント工程に移行される。図３（Ｅ）を参照すると、ボールマウント工程では、配線母基板１８ないし製品領域１７の他面上に配置されている複数のランド９上に、外部電極となる複数のはんだボール１０を搭載する。例えば、ランド配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、例えば、半田等の金属ボールから形成されるはんだボール１０を、複数の吸着孔に保持し、保持されたボールにフラックスを転写形成し、複数のランド９上に一括搭載する。すべてのランド９上に、はんだボール１０を搭載した後、配線母基板１８を所定温度でリフローし、複数のはんだボール１０から構成される複数の外部電極１０を形成する。複数の外部電極１０が形成された配線母基板１８を基板分割工程に移行する。
図３（Ｆ）を参照すると、基板分割工程では、複数の外部電極１０が形成された配線母基板１８を、複数のダイシングライン１９に沿って、図示しないダイシング装置でダイシングすることで、個々の製品領域１７毎に切断・分離される。
例えば、封止樹脂層１５を、図示しないダイシングテープに貼着固定した状態で、図示しないダイシング装置の高速回転のダイシングブレードにより、配線母基板１８を複数のダイシングライン１９に沿って回転研削する。次に、ダイシングテープから個片化された配線基板２をピックアップして、図１および図２に示した半導体装置１を複数個得る。
実施形態１の製造方法によれば、半導体チップ１１の搭載位置をゲート側Ｇにオフセットすることで、新たな工程ないし設備を追加しなくても、反りが低減された半導体装置１を製造できる。反りの低減により、モールド後の工程において、反りに起因した配線母基板１８の搬送不具合等の発生を低減でき、半導体装置１の生産性を向上できる。
［実施形態２］
実施形態２では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
図７、図８（Ａ）および（Ｂ）を参照すると、実施形態２の半導体装置１は、MCP(Multi Chip Package)タイプに属し、第１〜第４の半導体チップ１１ａ〜１１ｄが一つの配線基板２上に搭載されている点および電極パッド配置等に関して、実施形態１の半導体装置１と異なっている。
配線基板２上には、第１及び第２の半導体チップ１１ａ，１１ｂが、それらの長辺が対向するよう並置されている。第２の半導体チップ１１ａ，１１ｂは、第１および第２の接着材層（例えばDAF(Die Attached Film)）１２ａ，１２ｂを介して、配線基板２上の第１の絶縁層４層上に接着されている。
第１および第２の半導体チップ１１ａ，１１ｂ上には、第３および第４の接着材層（例えばFOW(Film On Wire)）１２ｃ，１２ｄを介して、第３および第４の半導体チップ１１ｃ，１１ｄが積層されている。第３および第４の半導体チップ１１ｃ，１１ｄは、ほぼ完全に第１および第２の半導体チップ１１ａ，１１ｂに重なるよう積層されている。よって、第３及び第４の半導体チップ１１ｃ，１１ｄも、それらの長辺が対向するよう並置されている。
第１〜第４の半導体チップ１１ａ〜１１ｄにおいて、複数の第１および第２の電極パッド１３ａ，１３ｂは、第１〜第４の半導体チップ１１ａ〜１１ｄの対向する短辺に沿って配置されている。配線基板２の一面上には、複数の第１および第２の接続パッド８ａ，８ｂが、第１〜第４の半導体チップ１１ａ〜１１ｄの対向する短辺に沿って配置されている。複数の第１および第２の電極パッド１３ａ，１３ｂは、複数の第１および第２のワイヤ１４ａ，１４ｂを介して、対応する複数の第１および第２の接続パッド８ａ，８ｂに接続されている。
複数の第１の電極パッド１３ａと、複数の第１のワイヤ１４ａと、複数の第１の接続パッド８ａとが、ゲート側Ｇ領域に配置されている。複数の第２の電極パッド１３ｂと、複数の第２のワイヤ１４ｂと、複数の第２の接続パッド８ｂとが、エアベント側Ａ領域に配置されている。
第１〜第４の半導体チップ１１ａ〜１１ｄにおいて、一方の短辺（モールド時、ゲート側Ｇに向ける）に沿って配置された第１の電極パッド１３ａの個数は、他方の短辺（モールド時、エアベント側Ａに向ける）に沿って配置された第２の電極パッド１３ｂの個数よりも少ない。同様に、ゲート側Ｇとなる第１のワイヤ１４ａの本数は、エアベンド側Ａとなる第２のワイヤ１４ｂの本数よりも少ない。同様に、ゲート側Ｇとなる第１の接続パッド８ａの個数は、エアベンド側Ａとなる第２の接続パッド８ｂの個数よりも少ない。
配線基板２の他面には、第２の絶縁層５が形成されている。第２の絶縁層５に形成された複数の開口部から露出可能な複数のランド９には、複数のはんだボール１０が搭載されている。複数の接続パッド８は、配線基板２内の導体部を介して、複数のランド９に電気的に接続されている。配線基板２の一面上には、フィラー含有エポキシ樹脂から封止樹脂層１５が形成されており、第１〜第４の半導体チップ１１ａ〜１１ｄと複数の第１および第２のワイヤ１４ａ，１４ｂは封止樹脂層１５によって覆われている。
実施形態２によれば、実施形態１と同様に、第１〜第４の半導体チップ１１ａ〜１１ｄは、それらの中心Cが、配線基板２のエアベント側Ａ端辺よりもゲート側Ｇ端辺にオフセットして、配線基板２の一面上に搭載されている。加えて、第１〜第４の半導体チップ１１ａ〜１１ｄは、パッド数が少ない複数の第１の電極パッド１３ａがゲート側Ｇに配置され、パッド数が多い方の複数の第２の電極パッド１３ｂがエアベント側Ａを向くよう、搭載されている。
実施形態２の半導体装置１も、実施形態１と同様の効果が得られる。さらに、実施形態２の半導体装置１は、下記の効果を得ることができる。
第１〜第４の半導体チップ１１ａ〜１１ｄの電極パッド個数の多い辺をエアベント側Ａに向けることによって、配線基板２上、電極パッド個数の多い辺近傍における配線スペースを十分に確保でき、配線の引き回しが容易になる。また配線基板２上に複数の半導体チップ１１ａ〜１１ｄを搭載することによって、半導体装置１の高機能化或いは大容量化を図ることができる。
［実施形態３］
実施形態３では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
図９および図１０を参照すると、実施形態３の半導体装置１では、複数の電極パッド１３が、半導体チップ１１の配線基板２側の面に形成されている。複数の電極パッド１３は、複数のバンプ電極３４を介して、複数のランド９、さらに、複数のはんだボール（外部電極）１０に接続されている。半導体チップ１３と配線基板２の間には、アンダーフィル材３３が充填されている。
実施形態３の半導体装置１においても、実施形態１と同様な効果が得られる。さらに、半導体チップ１１のフリップチップ実装によって、半導体装置１の電気特性の向上と薄型化を図ることができる。
以上、本発明者によってなされた発明を実施形態等に基づき説明したが、本発明は上記実施形態等に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、配線基板として、ガラスエポキシ基板等のリジットな配線基板、ポリイミド基板等を用いたフレキシブルな配線基板、両者の中間的性質を有する配線基板などを適宜選択して用いることができる。半導体チップとしては、メモリチップ、ロジックチップ、およびその他のチップを適宜選択することができる。配線基板に搭載する複数の半導体チップは、構成が同じものでもよく、異なるものでもよい。さらに実施形態２では、４つの半導体チップを、二段と二段に並置した半導体装置について説明したが、それぞれの半導体チップの中心が配線基板のゲート側端部にオフセットされた構成であれば、積層数や積層形態はどのような構成でもよい。
（付記）
［付記１、第４の視点］
第１の端部（端辺）と、前記第１の端部に対向する第２の端部（端辺）を有する配線基板と、
前記配線基板上に搭載される半導体チップと、
フィラーを含有し、前記半導体チップを覆うよう前記配線基板上に形成される封止樹脂層と、
を備え、
前記封止樹脂層は、前記配線基板の前記第１の端部の近傍が、前記配線基板の第２の端部の近傍よりもフィラー含有量が多く、かつ、前記配線基板の第２の端部の近傍が、前記配線基板の第１の端部の近傍よりも半導体チップの占有率が大きい、
ことを特徴とする半導体装置。
［付記２、第５の視点］
ゲート側端部（端辺）と、前記ゲート側端部に対向するエアベント側端部（端辺）を有する配線基板と、
前記エアベント側端部よりも前記ゲート側端部に近くなるように、前記配線基板の一面上に搭載された半導体チップと、
前記半導体チップを覆うよう、前記配線基板の一面上に形成される封止樹脂層と、
を備える、ことを特徴とする半導体装置。
［付記３、第６の視点］
複数のダイシングラインによって区画される少なくとも一つの製品領域を有する配線基板を準備する工程と、
他端側の前記ダイシングラインよりも一端側の前記ダイシングラインの近くに位置するよう、前記少なくとも一つの製品領域上に少なくとも一つの半導体チップを搭載する工程と、
前記一端側の前記ダイシングラインから前記他端側の前記ダイシングラインに向かって封止樹脂を充填し、前記少なくとも一つの半導体チップを覆う封止樹脂層を形成する工程と、
を備える、ことを特徴とする半導体装置の製造方法。
第１〜第６の各視点において好ましい構成を以下に例示する。
［付記４］
封止樹脂層は、フィラーを含有しており、配線基板のエアベント側端部の近傍のフィラー含有量は、前記配線基板のゲート側端部の近傍のフィラー含有量よりも大きい。
［付記５］
半導体チップは、配線基板上、封止樹脂層中のフィラー含有比が相対的に低くなる方の端部にオフセットされて封止される。
［付記６］
封止樹脂層は、フィラー含有樹脂を一側から圧送し他側から排気を行うことによって形成され、フィラー含有比が相対的に低い領域は、前記一側ないし圧送側（ゲート側）に形成され、フィラー含有比が相対的に高い領域は、前記他側ないし排気側（エアベント側）に形成される。
［付記７］
半導体チップの上記のようなオフセット搭載によって、封止樹脂層中、フィラー含有比が相対的に低くなる領域のチップ占有率が相対的に高められる。
［付記８］
半導体チップはその電極パッド数が多い側を、フィラー含有比が相対的に高い領域側ないしエアベント側に向けて、配置される。
［付記９］
半導体チップは、配線基板に、ワイヤボンディング接続又はフリップチップ接続される。
［付記１０］
配線基板は、複数の前記半導体チップが搭載される少なくとも一つの製品領域を備え、前記複数の半導体チップは、前記製品領域上で封止樹脂層中の前記フィラー含有比が相対的に低くなる領域にオフセットされて、前記封止樹脂層中に封止される。
［付記１１］
配線基板は、少なくとも一つの半導体チップが搭載される複数の製品領域を備え、前記複数の半導体チップは、各々の前記複数の製品領域上で封止樹脂層中のフィラー含有比が相対的に低くなる領域にオフセットされて、前記封止樹脂層中に封止される。
［付記１２］
モールドの一側に、フィラー含有樹脂を前記モールド内に供給する少なくとも一つのゲートが設けられ、前記モールドの他側に、排気を行う少なくとも一つのエアベントが設けられ、前記半導体チップは、前記ゲート側にオフセットされて配線基板上に接着される。
［付記１３］
半導体チップの電極パッド数が多い側がエアベント側に配置される。
［付記１４］
配線基板は、少なくとも一つの半導体チップをそれぞれ搭載する複数の製品領域を有し、各前記製品領域上の各前記半導体チップはいずれも、前記各製品領域において、前記ゲート側にオフセットされた位置に接着される。
なお、本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。また、本願に記載の数値及び数値範囲については、明記がなくともその任意の中間値、下位数値、及び、小範囲が記載されているものとみなされる。
１ 半導体装置
２ 配線基板
３ 絶縁基材
４ 第１の絶縁膜，第１のソルダーレジスト膜
５ 第２の絶縁膜，第２のソルダーレジスト膜
６ 第１の開口部
７ 第２の開口部
８ 接続パッド
８ａ 第１の接続パッド（ゲート側Ｇ）
８ｂ 第２の接続パッド（エアベント側Ａ）
９ ランド
１０ はんだボール，外部電極
１１ 半導体チップ
１１ａ，１１ｂ，１１ｃ，１１ｄ 第１〜第４の半導体チップ
１２ 接着材層
１２ａ，１２ｂ，１２ｃ，１２ｄ 第１〜第４の接着材層
１３ 電極パッド
１３ａ 第１の電極パッド（ゲート側Ｇ）
１３ｂ 第２の電極パッド（エアベント側Ａ）
１４ ワイヤ
１４ａ 第１のワイヤ（ゲート側Ｇ）
１４ｂ 第２のワイヤ（エアベント側Ａ）
１５ 封止樹脂層、一括封止樹脂層
１７，１７（２） 製品領域
１８ 配線母基板
１９ ダイシングライン
２０ 枠部
２２ トランスファーモールド装置
２３ 上型
２４ 下型
（２３，２４） 成形金型
２４ａ 凹部
２５ キャビティ
２６ カル、カル部
２７ ランナ、ランナ部
２８ ゲート、ゲート部
２９ エアベント、エアベント部
３０ ポット
３１ レジンタブレット，封止樹脂材
３２ プランジャ
３３ アンダーフィル材
３４ バンプ電極
Ｇ ゲート側、一側、圧送側、上流側
Ａ エアベント側、他側、排気側、下流側

Claims (13)

  1. 配線基板と、
    前記配線基板上にフィラー含有樹脂から形成され、フィラー含有比の偏りを有する封止樹脂層と、
    前記配線基板上で前記封止樹脂層中の前記フィラー含有比が相対的に低くなる領域にオフセットされて、前記封止樹脂層によって封止される少なくとも一つの半導体チップと、
    を備える、ことを特徴とする半導体装置。
  2. 前記半導体チップは、前記配線基板上、前記フィラー含有比が相対的に低くなる方の端部側にオフセットされて封止される、ことを特徴とする請求項１記載の半導体装置。
  3. 前記封止樹脂層は、前記フィラー含有樹脂を一側から圧送し他側から排気を行うことによって形成され、
    前記フィラー含有比が相対的に低い領域は、前記一側ないし圧送側に形成され、
    前記フィラー含有比が相対的に高い領域は、前記他側ないし排気側に形成される、
    ことを特徴とする請求項１又は２記載の半導体装置。
  4. 前記半導体チップのオフセット搭載によって、前記封止樹脂層中、前記フィラー含有比が相対的に低くなる領域のチップ占有率が相対的に高められる、ことを特徴とする請求項１〜３のいずれか一記載の半導体装置。
  5. 前記半導体チップはその電極パッド数が多い側を、前記フィラー含有比が相対的に高い領域側に向けて、配置されることを特徴とする請求項１〜４のいずれか一記載の半導体装置。
  6. 前記半導体チップは、前記配線基板に、ワイヤボンディング接続又はフリップチップ接続されることを特徴とする請求項１〜５のいずれか一記載の半導体装置。
  7. 前記配線基板は、複数の前記半導体チップが搭載される少なくとも一つの製品領域を備え、
    前記複数の半導体チップは、前記製品領域上で前記封止樹脂層中の前記フィラー含有比が相対的に低くなる領域にオフセットされて、前記封止樹脂層中に封止される、ことを特徴とする請求項１〜６のいずれか一記載の半導体装置。
  8. 前記配線基板は、少なくとも一つの前記半導体チップが搭載される複数の製品領域を備え、
    前記複数の半導体チップは、各々の前記複数の製品領域上で前記封止樹脂層中の前記フィラー含有比が相対的に低くなる領域にオフセットされて、前記封止樹脂中に封止される、ことを特徴とする請求項１〜７のいずれか一記載の半導体装置。
  9. 少なくとも一つの半導体チップを配線基板上の所定位置に搭載する工程と、
    前記配線基板をモールド内に装填する工程と、
    前記モールド内に、前記半導体チップの搭載位置に近い方からフィラー含有樹脂を供給し、前記配線基板上に前記半導体チップを封止する封止樹脂層を形成する工程と、
    を備える、半導体装置の製造方法。
  10. 前記モールドの一側に、前記フィラー含有樹脂を前記モールド内に供給する少なくとも一つのゲートが設けられ、
    前記モールドの他側に、排気を行う少なくとも一つのエアベントが設けられ、
    前記半導体チップは、前記ゲート側にオフセットされて接着される、
    ことを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記半導体チップの電極パッド数が多い側が前記エアベント側に配置される、ことを特徴とする請求項９又は１０記載の半導体装置の製造方法。
  12. 前記配線基板は、少なくとも一つの前記半導体チップをそれぞれ搭載する複数の製品領域を有し、
    各前記製品領域上の各前記半導体チップはいずれも、前記各製品領域において、前記ゲート側にオフセットされた位置に接着される、
    ことを特徴とする請求項９〜１１のいずれか一記載の半導体装置の製造方法。
  13. 複数の製品領域を有する配線母基板を準備する工程と、
    前記複数の製品領域上、各前記製品領域において中心から一側にオフセットした位置に少なくとも一つの半導体チップをそれぞれ搭載する工程と、
    フィラー含有樹脂を、前記一側から前記複数の製品領域上に供給し、前記複数の半導体チップを一括して封止する封止樹脂層を形成する工程と、
    を備える、半導体装置の製造方法。
JP2014100176A 2014-05-14 2014-05-14 半導体装置 Pending JP2015220235A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014100176A JP2015220235A (ja) 2014-05-14 2014-05-14 半導体装置
US14/711,138 US9362194B2 (en) 2014-05-14 2015-05-13 Semiconductor chip covered with sealing resin having a filler material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014100176A JP2015220235A (ja) 2014-05-14 2014-05-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2015220235A true JP2015220235A (ja) 2015-12-07

Family

ID=54539132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014100176A Pending JP2015220235A (ja) 2014-05-14 2014-05-14 半導体装置

Country Status (2)

Country Link
US (1) US9362194B2 (ja)
JP (1) JP2015220235A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7385483B2 (ja) * 2020-01-27 2023-11-22 キオクシア株式会社 半導体装置およびその製造方法
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
KR20230009732A (ko) * 2021-07-09 2023-01-17 삼성전자주식회사 균형 배선 구조를 갖는 반도체 패키지
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2008218882A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
JP4543089B2 (ja) * 2008-01-11 2010-09-15 株式会社東芝 半導体装置
JP2011228603A (ja) 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
WO2015057209A1 (en) * 2013-10-15 2015-04-23 Intel Corporation Magnetic shielded integrated circuit package

Also Published As

Publication number Publication date
US20150332986A1 (en) 2015-11-19
US9362194B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
US9099459B2 (en) Semiconductor device and manufacturing method of the same
TWI643270B (zh) 電子電路裝置及電子電路裝置的製造方法
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
JP2018074007A (ja) 回路部品、回路部品の製造方法及び回路部品の製造装置
US10121774B2 (en) Method of manufacturing a semiconductor package
WO2014042165A1 (ja) 半導体装置および半導体装置の製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
JP2013045863A (ja) 半導体装置およびその製造方法
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
JP2015008210A (ja) 半導体装置の製造方法
JP2015220235A (ja) 半導体装置
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
US8648455B2 (en) Semiconductor device and method of manufacturing the same
KR20150135412A (ko) 반도체 장치
US20110316151A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR101474189B1 (ko) 집적회로 패키지
US9299652B2 (en) Device and method of manufacturing the same
JP5968713B2 (ja) 半導体装置
JP2014204082A (ja) 半導体装置の製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2014082302A (ja) 半導体装置
KR20120041020A (ko) 반도체 패키지 및 그 제조 방법