WO2014042165A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2014042165A1
WO2014042165A1 PCT/JP2013/074445 JP2013074445W WO2014042165A1 WO 2014042165 A1 WO2014042165 A1 WO 2014042165A1 JP 2013074445 W JP2013074445 W JP 2013074445W WO 2014042165 A1 WO2014042165 A1 WO 2014042165A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
semiconductor device
wiring board
recess
semiconductor
Prior art date
Application number
PCT/JP2013/074445
Other languages
English (en)
French (fr)
Inventor
高志 大馬
佐藤　好弘
Original Assignee
ピーエスフォー ルクスコ エスエイアールエル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ピーエスフォー ルクスコ エスエイアールエル filed Critical ピーエスフォー ルクスコ エスエイアールエル
Priority to KR1020157007918A priority Critical patent/KR20150056562A/ko
Priority to DE112013004495.1T priority patent/DE112013004495T5/de
Priority to US14/428,207 priority patent/US11049845B2/en
Publication of WO2014042165A1 publication Critical patent/WO2014042165A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • MCP Multi Chip Package
  • a semiconductor device based on MCP is usually required to have a so-called overhang portion in which a part of an upper semiconductor chip protrudes from a lower semiconductor chip for wire bonding. In order to reinforce the overhang portion, such an overhang portion may cause chip cracks and warpage in the subsequent wire bonding and resin sealing processes in combination with the thinning of the semiconductor chip.
  • the structure is necessary. As such a structure, a structure is known in which a bonding wire is disposed immediately below an overhang portion to serve as a support portion (Patent Document 1).
  • a first aspect of the present invention includes a wiring board having a recess and a plurality of connection pads on one surface, a first semiconductor chip mounted in the recess, and a plurality of electrode pads on at least one end surface.
  • the second semiconductor chip stacked on the first semiconductor chip, the plurality of connection pads of the wiring board, and the plurality of the second semiconductor chips so that at least one end portion protrudes from the first semiconductor chip.
  • a plurality of wires that electrically connect each of the electrode pads, and the one end of the second semiconductor chip extends beyond the inner surface of the recess and is supported on one surface of the wiring board. This is a semiconductor device.
  • a first semiconductor chip is mounted in the recess of a wiring board having a recess and a plurality of connection pads on one surface, and (b) a plurality of electrodes on the surface of at least one end.
  • a second semiconductor chip having a pad is stacked on the first semiconductor chip so that at least one end protrudes from the first semiconductor chip, and (c) a plurality of connection pads of the wiring board and the second semiconductor Electrically connecting each of the plurality of electrode pads of the chip with wires, wherein (b) extends the one end of the second semiconductor chip beyond the inner surface of the recess.
  • FIG. 1 is a plan view showing the semiconductor device 200 according to the first embodiment, and only a part of the sealing body 220 is illustrated.
  • 2 is a cross-sectional view taken along line AA ′ of FIG. 3 is a cross-sectional view taken along the line BB ′ of FIG.
  • FIG. 4 is a diagram showing a procedure for manufacturing the semiconductor device 200.
  • FIG. 5 is a diagram showing a procedure for manufacturing the semiconductor device 200 and shows details of wire bonding.
  • FIG. 6 is a diagram showing a procedure for manufacturing the semiconductor device 200 and shows details of resin sealing.
  • FIG. 7 is a diagram showing a procedure for manufacturing the semiconductor device 200.
  • FIG. 8 is a plan view showing the semiconductor device 200a according to the second embodiment, and only a part of the sealing body 220 is illustrated.
  • FIG. 9 is a cross-sectional view taken along the line CC ′ of FIG. 10 is a cross-sectional view taken along the line DD ′ of FIG.
  • FIG. 11 is a plan view showing a semiconductor device 200b according to the third embodiment, and only a part of the sealing body 220 is illustrated.
  • 12 is a cross-sectional view taken along the line EE ′ of FIG. 13 is a cross-sectional view taken along the line FF ′ of FIG.
  • FIG. 14 is a plan view showing a semiconductor device 200c according to the fourth embodiment, and only a part of the sealing body 220 is illustrated.
  • 15 is a cross-sectional view taken along the line GG ′ of FIG.
  • the semiconductor device 200 includes a wiring substrate 201 having a recess 111 and a plurality of connection pads 223 a, 223 b, 223 c, and 223 d on one surface, and a first semiconductor chip 203 mounted in the recess 111.
  • the first semiconductor chip 203 has a plurality of electrode pads 107 a and 107 b on at least one end surface (here, both ends), and at least one end portion (here, both ends) protrudes from the first semiconductor chip 203.
  • a plurality of wires 217 (electrically connecting the second semiconductor chip 205 stacked thereon, the plurality of connection pads 223a and 223c of the wiring substrate 201, and the plurality of electrode pads 107a and 107b of the second semiconductor chip 205, respectively.
  • One end (here, both ends) of the second semiconductor chip 205 is the inner surface of the recess 111. And is supported on one surface of the wiring board 201.
  • the semiconductor device 200 further includes wires 215 that connect the connection pads 223b and 223d of the wiring substrate 201 and the electrode pads 103a and 103b (described later) of the first semiconductor chip 203. Further, the semiconductor device 200 is connected to an external device. Solder balls 216 as external terminals for connection and a sealing body 220 disposed on one surface of the wiring substrate 201 and provided so as to cover one surface side of the wiring substrate 201 are provided.
  • the wiring board 201 is composed of, for example, an insulating base material 219a (upper board layer) and an insulating base material 219b (lower board layer) made of a substantially rectangular plate-like glass epoxy, prepreg, and the like, and an upper insulating base material.
  • the three wiring layers 123 are electrically connected by vias 124.
  • An insulating film 221, for example, a solder resist film is formed on the upper surface of the insulating base material 219 a and the lower surface of the insulating base material 219 b, and a part of the wiring layer 123 is exposed from the insulating film 221.
  • the portions exposed from the opening of the insulating film 221 of the wiring layer 123 on the upper surface of the insulating base material 219a form connection pads 223a, 223b, 223c, and 223d, and the opening of the insulating film 221 of the wiring layer 123 on the lower surface of the insulating base material 219b.
  • a portion exposed from the surface forms a land 225. As shown in FIG.
  • the plurality of connection pads 223a, 223b, 223c, and 223d are arranged in the vicinity of the peripheral portions of the four sides forming the quadrangle on the upper surface of the insulating base material 219a. It is electrically connected to the corresponding land 225 via 124.
  • the plurality of lands 225 are arranged in a lattice pattern on the lower surface of the insulating base material 219b.
  • the insulating base 219a has a rectangular opening 131 corresponding to the planar shape of the first semiconductor chip 203 formed in the central region, and the opening 131 and the insulating base 219b constitute a recess 111. Yes.
  • the first semiconductor chip 203 has a substantially rectangular (rectangular) plate shape, and a predetermined circuit and electrode pads 103a and 103b are formed on one surface side.
  • the plurality of electrode pads 103 a and 103 b are arranged along the rectangular short side of the first semiconductor chip 203.
  • the first semiconductor chip 203 has a DAF (Die Attached Film) in the recess 111 of the wiring substrate 201 with the back surface side (the surface opposite to the surface on which the electrode pads 103a and 103b are provided) facing the wiring substrate 201.
  • an adhesive paste 105 such as an insulating paste.
  • the recess 111 is configured with a size that is approximately 100 ⁇ m larger than the chip size of the first semiconductor chip 203 in consideration of the mounting accuracy of the first semiconductor chip 203 and the filling property of the sealing body 220. A gap of about 50 ⁇ m is formed between the chips 203 for each side.
  • the recess 111 may be configured to be large enough to support the wiring board 201 below at least electrode pads 107a and 107b (details will be described later) formed in the overhang portion 126 of the second semiconductor chip 205.
  • the plurality of electrode pads 103a and 103b of the first semiconductor chip 203 and the corresponding connection pads 223b and 223d of the wiring board 201 are electrically connected by wires 215 such as Au and Cu.
  • the second semiconductor chip 205 has a substantially rectangular (rectangular) plate shape, and predetermined circuits and electrode pads 107a and 107b are formed on one side.
  • the plurality of electrode pads 107 a and 107 b are formed along the rectangular short side of the second semiconductor chip 205.
  • the second semiconductor chip 205 is stacked on the first semiconductor chip 203 such that the back surface side (the surface side opposite to the surface on which the electrode pads 107 a and 107 b are provided) faces the first semiconductor chip 203. More specifically, the second semiconductor chip 205 is stacked via an adhesive member 105 such as DAF or insulating paste while being rotated by 90 degrees with respect to the first semiconductor chip 203.
  • Two short sides are arranged so as to overhang from the first semiconductor chip 203.
  • the two short-side overhang portions 126 of the second semiconductor chip 205 are bonded and held on one surface of the wiring board 201 via the bonding member 105. That is, the overhang portion 126 of the second semiconductor chip 205 extends beyond the inner surface of the recess 111 and is supported on one surface of the wiring substrate 201.
  • the chip thickness of the second semiconductor chip 205 can be reduced (for example, 100 ⁇ m or less). It becomes.
  • the plurality of electrode pads 107a and 107b of the second semiconductor chip 205 and the corresponding connection pads 223a and 223c of the wiring board 201 are electrically connected by wires 217 such as Au and Cu.
  • a sealing body 220 is formed on one surface of the wiring board 201, and the first semiconductor chip 203, the second semiconductor chip 205, and the wires 215 and 217 mounted on the wiring board 201 are the sealing body 220. Covered.
  • the gap between the recess 111 of the wiring substrate 201 and the first semiconductor chip 203 has a size that takes into account the filling properties of the sealing body 220, this gap is also filled with the sealing body 220.
  • the semiconductor device 200 has a structure in which the overhang portion 126 of the second semiconductor chip 205 is supported on one surface of the wiring substrate 201, thereby reducing the thickness of the second semiconductor chip 205. Therefore, the sealing body 220 can be thinned by reducing the thickness of the second semiconductor chip 205. Further, solder balls 216 are respectively mounted on the plurality of lands 225 on the other surface of the wiring board 201. This completes the description of the details of the members that make up the semiconductor device 200. Next, a method for manufacturing the semiconductor device 200 will be described with reference to FIGS. First, a wiring mother board 300 shown in FIG.
  • the wiring mother board 300 has a plurality of product forming parts 301 arranged in a matrix, and each product forming part 301 corresponds to the wiring board 201.
  • the first semiconductor chip 203 is mounted on the product forming portion 301 of the wiring mother board 300 using a chip mounter (not shown) or the like.
  • the first semiconductor chip 203 is mounted in the recess 111 so that the short side provided with the electrode pads 103a and 103b faces the connection pads 223b and 223d.
  • the first semiconductor chip 203 is bonded and fixed to the wiring mother board 300 by an adhesive member 105 such as DAF provided on the other surface.
  • connection pads 103a and 103b of the first semiconductor chip 203 and the corresponding connection pads 223b and 223d are connected by wires 215 (see FIG. 3).
  • a wire bonding apparatus to be described later can be used for the connection using the wire 215.
  • the connection is performed by, for example, ball bonding using an ultrasonic thermocompression bonding method. Specifically, the tip of the wire 215 on which a ball is formed by melting is subjected to ultrasonic thermocompression bonding on the electrode pads 103a and 103b, and the rear end of the wire 215 corresponds so that the wire 215 draws a predetermined loop shape. Ultrasonic thermocompression bonding is performed on the connection pads 223b and 223d.
  • the wires 215 that connect the electrode pads 103a and 103b of the first semiconductor chip 203 and the connection pads 223b and 223d of the wiring board 201 are: Compared with the case where the first semiconductor chip 203 is laminated without providing the recess 111, the wire length can be shortened (see FIG. 3). The cost can be reduced by shortening the wire length. Moreover, by shortening the wire length, it is possible to suppress the occurrence of a wire short and a wire flow at the time of resin injection described later. Next, as shown in FIG.
  • the second semiconductor chip 205 is mounted on the first semiconductor chip 203 using a chip mounter (not shown) or the like.
  • the second semiconductor chip 205 exposes the electrode pads 103a, 103b (see FIG. 2) of the first semiconductor chip 203, and the wiring board 201 so that the overhang portion 126 faces the connection pads 223a, 223c. Are stacked on one side.
  • the second semiconductor chip 205 is fixed to the first semiconductor chip 203 by an adhesive member 105 such as DAF provided on the other surface, and the overhang portion 126 is fixed to one surface of the wiring board 201.
  • an adhesive member 105 such as DAF provided on the other surface
  • the electrode pads 107 a and 107 b of the second semiconductor chip 205 and the corresponding connection pads 223 a and 223 c are connected by wires 217, respectively.
  • the wiring mother board 300 on which the second semiconductor chip 205 is stacked and mounted is held on a stage of a wire bonding apparatus (not shown).
  • the tip of the wire 217 led out from the tip of the capillary 41 is melted to form a ball at the tip of the wire 217.
  • the tip of the wire on which the ball is formed is crimped by the capillary 41 onto the electrode pads 107a and 107b of the second semiconductor chip 205 by ultrasonic thermocompression bonding as shown in FIG.
  • the overhang portion 126 (from the first semiconductor chip 203) of the second semiconductor chip 205 is configured to be bonded and fixed to one surface of the wiring substrate 201, the load from the capillary 41 and the ultrasonic wave Can be transmitted well to the electrode pads 107a and 107b. Thereafter, the capillary 41 is moved so that the wire 217 forms a predetermined loop, and the other end of the wire 217 is subjected to ultrasonic thermocompression bonding to the corresponding connection pads 223a and 223c of the wiring board 201 as shown in FIG. Crimp with.
  • Wires 217 are formed to connect to each other.
  • the overhang portion 126 (from the first semiconductor chip 203) of the second semiconductor chip 205 is configured to be bonded and fixed to one surface of the wiring substrate 201, the second semiconductor chip. Even when the chip thickness of 205 is reduced to, for example, 100 ⁇ m or less, wire bonding can be performed without generating chip cracks.
  • the sealing body 220 is formed on one surface side of the wiring mother board 300 by batch molding. Specifically, first, the wiring mother board 300 is transferred to the molding apparatus 400.
  • the molding apparatus 400 includes a molding die having an upper mold 401 and a lower mold 402 as shown in FIG. A cavity 403 is formed in the upper mold 401, and a recess 404 for mounting the wiring mother board 300 is formed in the lower mold 402.
  • the wiring mother board 300 is set in the recess 404 of the lower mold 402 of the molding apparatus 400. Thereafter, the wiring mother board 300 is closed with the upper mold 401 and the lower mold 402, so that a cavity 403 and a gate portion 405 having a predetermined size are formed above the wiring mother board 300 as shown in FIG. It is formed.
  • the cavity 403 is configured to have a size that covers the plurality of product forming portions 301 in a lump.
  • the resin tablet 406 (see FIG. 6B) is supplied to the pot of the lower mold 402 and melted by heating. Next, as shown in FIG.
  • the molten sealing resin 211 is injected into the cavity 403 from the gate portion 405 by the plunger 408, and the sealing resin 211 is filled into the cavity 403.
  • the second semiconductor chip 205 since the overhang portion 126 of the second semiconductor chip 205 is configured to be bonded and held on one surface of the wiring substrate 201, the second semiconductor chip 205 has the first pressure due to the injection pressure when the sealing resin 211 is injected. The occurrence of bending of the second semiconductor chip 205 to the overhang portion 126 can be suppressed, and the load on the second semiconductor chip 205 can be reduced.
  • the sealing resin 211 is filled in the cavity 403, the sealing resin 211 is cured by curing the sealing resin 211 at a predetermined temperature, for example, 180 ° C.
  • FIG. 7A a sealing body 220 that collectively covers the sealing region of the wiring motherboard 300 is formed.
  • FIG. 6D the gate portion 405, the runner portion 409, and the cull portion 410 connected to the sealing body 220 are removed.
  • solder balls 216 are mounted on lands 225 on the other surface side of the wiring mother board 300, respectively.
  • the solder balls 216 are held in the suction holes, and the held solder balls 216 are held. Are collectively mounted on the lands 225 of the wiring board 201 via a flux. After the solder balls 216 are mounted on all product forming portions 301, the solder balls 216 are fixed by reflowing the wiring board 201.
  • the sealing body 220 is bonded to the dicing tape 251, and the sealing body 220 and the wiring mother board 300 are supported by the dicing tape 251.
  • the wiring mother board 300 and the sealing body 220 are cut vertically and horizontally along the dicing line 234 (see FIG. 4A) using a dicing blade (not shown). Thereby, the wiring mother board 300 is separated into pieces for each product forming portion 301. Thereafter, the separated product forming portion 301 and sealing body 220 are picked up from the dicing tape 251 to obtain the semiconductor device 200 as shown in FIG.
  • the semiconductor device 200 includes the wiring substrate 201 having the recess 111 and the plurality of connection pads 223a, 223b, 223c, and 223d on one surface, and the first mounted in the recess 111.
  • the semiconductor chip 203 has a plurality of electrode pads 107 a and 107 b on the surface of at least one end, and a second stacked on the first semiconductor chip 203 so that at least one end protrudes from the first semiconductor chip 203.
  • the semiconductor chip 205 includes a plurality of wires 217 that electrically connect the plurality of connection pads 223a and 223c of the wiring substrate 201 and the plurality of electrode pads 107a and 107b of the second semiconductor chip 205, respectively.
  • One end portion (here, both ends) of 205 extends beyond the inner surface of the recess 111 and is supported on one surface of the wiring board 201. It is.
  • the overhang portion 126 can be reliably supported by the wiring substrate 201, and wire bonding can be performed without generating a chip crack.
  • the load and the ultrasonic wave from the capillary 41 can be transmitted well and the electrode pads 107a and 107b can be satisfactorily connected to each other, so that the reliability of the semiconductor device 200 can be improved.
  • the semiconductor device 200 can be thinned.
  • the second semiconductor chip 205 is stacked and mounted on the first semiconductor chip 203 using the adhesive member 105a, and the adhesive member 105a. Is filled in the gap between the recess 111 of the wiring substrate 201 and the first semiconductor chip 203.
  • the gap between the recess 111 of the wiring board 201 and the first semiconductor chip 203 may be filled in advance with a material different from the sealing body 220 prior to resin sealing. With such a structure, it is possible to suppress the generation of voids in the gap between the recess 111 and the first semiconductor chip 203 when the sealing body 220 is formed.
  • the manufacturing method of the semiconductor device 200a is the same as that of the first embodiment except that the gap between the recess 111 and the first semiconductor chip 203 is filled with the adhesive member 105a in advance prior to resin sealing. Is omitted.
  • the semiconductor device 200a includes the wiring substrate 201 having the recess 111 and the plurality of connection pads 223a, 223b, 223c, and 223d on one surface, and the first mounted in the recess 111.
  • the semiconductor chip 203 has a plurality of electrode pads 107 a and 107 b on the surface of at least one end, and a second stacked on the first semiconductor chip 203 so that at least one end protrudes from the first semiconductor chip 203.
  • the semiconductor chip 205 includes a plurality of wires 217 that electrically connect the plurality of connection pads 223a and 223c of the wiring substrate 201 and the plurality of electrode pads 107a and 107b of the second semiconductor chip 205, respectively.
  • the semiconductor device 200 a uses the adhesive member 105 a to stack the second semiconductor chip 205 on the first semiconductor chip 203, and attach the adhesive member 105 a to the recess 111 of the wiring board 201. And the first semiconductor chip 203 are filled. Therefore, when forming the sealing body 220, it can suppress that a void generate
  • FIG. Next, a third embodiment will be described with reference to FIGS.
  • the third embodiment is configured such that in the first embodiment, the recess 111b extends to the two opposing edges of the wiring board 201 (that is, the recess 111b is configured as a groove). .
  • elements that perform the same functions as those in the first embodiment are denoted by the same reference numerals, and different portions from the first embodiment will be mainly described.
  • the semiconductor device 200 b according to the third embodiment is configured such that the concave portion 111 b formed in the wiring board 201 extends to the edges of two opposing sides of the wiring board 201.
  • the recess 111b constitutes a groove that connects two opposing sides of the wiring board 201.
  • the side where the recess 111b extends to the edge for example, the F side becomes the gate side when the sealing resin 211 is injected (see FIG. 6) and seals toward the F ′ side which is the air vent side.
  • the resin 211 is filled.
  • the wiring mother board 300 is configured such that the adjacent product forming portion 301 (see FIG. 4) and the recess 111b are connected.
  • the shape of the recess does not necessarily need to be a shape in which the planar shape is annularly closed as in the first embodiment, and may be a shape like a groove.
  • the filling property of the sealing resin 211 to the recessed part 111b of the wiring board 201 can be improved, and generation
  • the manufacturing method of the semiconductor device 200b is the same as that of the second embodiment, and thus the description thereof is omitted.
  • the semiconductor device 200b includes the wiring substrate 201 having the recess 111b and the plurality of connection pads 223a, 223b, 223c, and 223d on one surface, and the first mounted in the recess 111b.
  • the semiconductor chip 203 has a plurality of electrode pads 107 a and 107 b on the surface of at least one end, and a second stacked on the first semiconductor chip 203 so that at least one end protrudes from the first semiconductor chip 203.
  • the semiconductor chip 205 includes a plurality of wires 217 that electrically connect the plurality of connection pads 223a and 223c of the wiring substrate 201 and the plurality of electrode pads 107a and 107b of the second semiconductor chip 205, respectively.
  • the semiconductor device 200b is configured such that the recess 111b formed in the wiring board 201 extends to two opposing edges of the wiring board 201, and the second semiconductor chip.
  • One end of 205 protrudes from the first semiconductor chip 203 toward a side different from the two sides of the wiring board 201 (side where the concave portion 111b extends to the edge).
  • the filling property of the sealing resin 211 to the recessed part 111b of the wiring board 201 can be improved, and generation
  • the first semiconductor chip 203 is flip-chip mounted on the wiring board 201 in the first embodiment. Note that in the fourth embodiment, elements that perform the same functions as those in the first embodiment are denoted by the same reference numerals, and differences from the first embodiment will be mainly described. As shown in FIGS.
  • bump electrodes 104 a and 104 b are formed on the electrode pads 103 a and 103 b of the first semiconductor chip 203.
  • 203 is flip-chip mounted in the recess 111 of the wiring board 201.
  • the first semiconductor chip 203 is electrically connected to connection pads 226a and 226b formed in the recess 111 via bump electrodes 104a and 104b.
  • an underfill material 105c is filled between the first semiconductor chip 203 and the wiring substrate 201, and a gap between the recess 111 and the first semiconductor chip 203 is filled with the underfill material 105c.
  • the second semiconductor chip 205 is stacked and mounted on the back surface of the first semiconductor chip 203 via the adhesive member 105 so that the two short sides of the first semiconductor chip 203 overhang. Furthermore, the overhang portion 126 of the first semiconductor chip 203 is configured to be bonded and fixed to the upper surface of the wiring substrate 201 via the bonding member 105. As described above, the first semiconductor chip 203 may be flip-chip mounted on the wiring substrate 201. With such a configuration, electrical characteristics can be improved. Moreover, since the underfill material 105c is filled in the gap between the recess 111 and the first semiconductor chip 203, generation of voids in the gap during resin sealing can be suppressed.
  • the semiconductor device 200c includes the wiring substrate 201 having the recess 111 and the plurality of connection pads 223a, 223b, 223c, and 223d on one surface, and the first mounted in the recess 111.
  • the semiconductor chip 203 has a plurality of electrode pads 107 a and 107 b on the surface of at least one end, and a second stacked on the first semiconductor chip 203 so that at least one end protrudes from the first semiconductor chip 203.
  • the semiconductor chip 205 includes a plurality of wires 217 that electrically connect the plurality of connection pads 223a and 223c of the wiring substrate 201 and the plurality of electrode pads 107a and 107b of the second semiconductor chip 205, respectively.
  • One end portion (here, both ends) of 205 extends beyond the inner surface of the recess 111 and is formed on one surface of the wiring board 201. It is lifting. Accordingly, the same effects as those of the first embodiment are obtained.
  • the first semiconductor chip 203 is flip-chip mounted on the wiring board 201. Therefore, the electrical characteristics can be improved as compared with the first embodiment.
  • the gap between the recess 111 and the first semiconductor chip 203 is filled with the underfill material 105c, generation of voids in the gap during resin sealing can be suppressed.
  • formed by this inventor was demonstrated based on the Example, this invention is not limited to the said Example, It cannot be overemphasized that it can change variously in the range which does not deviate from the summary.
  • the semiconductor device in which two semiconductor chips having the same pad arrangement are cross-stacked has been described.
  • any semiconductor device may be used as long as the semiconductor chips having overhang portions are stacked in multiple stages.
  • the present invention may be applied to a combination of chips, for example, a combination of a memory chip and a logic chip, or a chip having any pad arrangement.
  • the two opposite sides of the second semiconductor chip 205 are stacked so as to overhang from the first semiconductor chip 203, but the two sides of the second semiconductor chip 205 are stacked so as to overhang.
  • the adjacent two sides, three sides, or four sides may be stacked so as to overhang from the first semiconductor chip 203.
  • the above-mentioned embodiment demonstrated the case where the base material (insulating base material) of the wiring board 201 was two layers, three or more layers may be sufficient.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

　半導体装置２００は、一面に凹部１１１と複数の接続パッド２２３ａ～２２３ｄを有する配線基板２０１と、凹部１１１内に搭載された第１半導体チップ２０３と、少なくとも一端部の表面上（ここでは両端）に複数の電極パッド１０７ａ、１０７ｂを有し、少なくとも一端部（ここでは両端）が第１半導体チップ２０３から突出するように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、配線基板２０１の複数の接続パッド２２３ａ、２２３ｃと第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂをそれぞれ電気的に接続する複数のワイヤ２１７を有し、第２半導体チップ２０５の一端部は、凹部１１１の内側面を越えて延在し、配線基板２０１の一面に支持されている。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置および半導体装置の製造方法に関する。
　半導体装置の高密度化を図るために、複数の半導体チップを積み重ねることが行われている。このような半導体装置はＭＣＰ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｐａｃｋａｇｅ）とも呼ばれる。
　ＭＣＰによる半導体装置は、通常、ワイヤボンディングのために、上段の半導体チップの一部が下段の半導体チップからはみ出す、いわゆるオーバーハング部を持つことを要求される。
　このようなオーバーハング部は、半導体チップの薄型化と相俟って、以後のワイヤボンディングや樹脂封止の工程においてチップクラックや反り等の発生の原因となるので、オーバーハング部を補強するための構造が必要である。
　このような構造としては、オーバーハング部の直下にボンディングワイヤを配置して支持部とする構造が知られている（特許文献１）。
　また、オーバーハング部の直下に設けたバンプを支持部とする構造も用いられている（特許文献２、３）。
　さらに、配線基板上に接着剤を配置し、第１半導体チップをフリップチップ実装することで、接着剤を第１半導体チップの外部にはみ出させ、はみ出た接着剤で第２半導体チップのオーバーハング部を支持する構造も知られている（特許文献４）。
特開２０１１−０８６９４３号公報 特開２００９−１９４１８９号公報 特開２００９−０９９６９７号公報 特開２０００−２９９４３１号公報
　上記のように、オーバーハング部の補強構造として様々な構造が提案されているが、半導体装置の信頼性の改善という観点からは改善の余地がある。
　例えば、特許文献１~３のように、バンプやボンディングワイヤの支持部材でオーバーハング部を支持する構造では、支持部材で支持される部分と支持されない部分がオーバーハング部に存在するため、上段の半導体チップが薄くなるほど、良好にワイヤボンディングできない恐れがあった。
　また、特許文献４のように、チップの外部にはみ出た接着剤で、オーバーハング部を支持する構造では、接着剤のはみ出し量が不足すると、上段のチップと基板との隙間を接着剤で埋めることができない恐れがあった。
　そのため、オーバーハング部を確実に支持可能な半導体装置が望まれていた。
　本発明の第１の態様は、一面に凹部と複数の接続パッドを有する配線基板と、前記凹部内に搭載された第１半導体チップと、少なくとも一端部の表面上に複数の電極パッドを有し、少なくとも一端部が前記第１半導体チップから突出するように、前記第１半導体チップ上に積層された第２半導体チップと、前記配線基板の複数の接続パッドと前記第２半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数のワイヤと、を有し、前記第２半導体チップの前記一端部は、前記凹部の内側面を越えて延在し、前記配線基板の一面に支持される、半導体装置である。
　本発明の第２の態様は、（ａ）一面に凹部と複数の接続パッドを有する配線基板の前記凹部内に第１半導体チップを搭載し、（ｂ）少なくとも一端部の表面上に複数の電極パッドを有する第２半導体チップを、少なくとも一端部が前記第１半導体チップから突出するように、前記第１半導体チップ上に積層し、（ｃ）前記配線基板の複数の接続パッドと前記第２半導体チップの前記複数の電極パッドとをそれぞれワイヤで電気的に接続する、を有し、前記（ｂ）は、前記第２半導体チップの前記一端部を、前記凹部の内側面を越えて延在させ、前記配線基板の一面に支持させる、半導体装置の製造方法である。
　本発明によれば、オーバーハング部を確実に支持可能な半導体装置を提供することができる。
　図１は第１の実施形態に係る半導体装置２００を示す平面図であって、封止体２２０は一部のみを図示している。
　図２は図１のＡ−Ａ’断面図である。
　図３は図１のＢ−Ｂ’断面図である。
　図４は半導体装置２００の製造の手順を示す図である。
　図５は半導体装置２００の製造の手順を示す図であって、ワイヤボンディングの詳細を示す図である。
　図６は半導体装置２００の製造の手順を示す図であって、樹脂封止の詳細を示す図である。
　図７は半導体装置２００の製造の手順を示す図である。
　図８は第２の実施形態に係る半導体装置２００ａを示す平面図であって、封止体２２０は一部のみを図示している。
　図９は図８のＣ−Ｃ’断面図である。
　図１０は図８のＤ−Ｄ’断面図である。
　図１１は第３の実施形態に係る半導体装置２００ｂを示す平面図であって、封止体２２０は一部のみを図示している。
　図１２は図１１のＥ−Ｅ’断面図である。
　図１３は図１１のＦ−Ｆ’断面図である。
　図１４は第４の実施形態に係る半導体装置２００ｃを示す平面図であって、封止体２２０は一部のみを図示している。
　図１５は図１４のＧ−Ｇ’断面図である。
　以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
　まず、図１~図３を参照して、本発明の第１の実施形態に係る半導体装置２００の概略構造について説明する。
　ここでは半導体装置２００として、メモリチップを搭載した半導体メモリが例示されている。
　図１~図３に示すように、半導体装置２００は、一面に凹部１１１と複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、凹部１１１内に搭載された第１半導体チップ２０３と、少なくとも一端部の表面上（ここでは両端）に複数の電極パッド１０７ａ、１０７ｂを有し、少なくとも一端部（ここでは両端）が第１半導体チップ２０３から突出するように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、配線基板２０１の複数の接続パッド２２３ａ、２２３ｃと第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂとをそれぞれ電気的に接続する複数のワイヤ２１７（ボンディングワイヤ）を有し、第２半導体チップ２０５の一端部（ここでは両端）は、凹部１１１の内側面を越えて延在し、配線基板２０１の一面に支持されている。
　半導体装置２００は、また、配線基板２０１の接続パッド２２３ｂ、２２３ｄと第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂ（後述）を接続するワイヤ２１５を有し、さらに、半導体装置２００を外部の装置と接続するための外部端子としての半田ボール２１６、および配線基板２０１の一方の面上に配置され、配線基板２０１の一方の面側を覆うように設けられた封止体２２０を有している。
　次に、図１~図３を参照して、本発明の第１の実施形態に係る半導体装置２００を構成する部材の詳細について説明する。
　配線基板２０１は、例えば、略四角形の板状のガラスエポキシやプリプレグ等で構成された絶縁基材２１９ａ（上側基板層）および絶縁基材２１９ｂ（下側基板層）と、上側の絶縁基材である絶縁基材２１９ａの上面と、下側の絶縁基材である絶縁基材２１９ｂの下面と、前記絶縁基材２１９ａと絶縁基材２１９ｂの間に所定のパターンで形成された配線層１２３（３層）を有しており、３層の配線層１２３はビア１２４により電気的に接続されている。また絶縁基材２１９ａの上面及び絶縁基材２１９ｂの下面には、絶縁膜２２１、例えばソルダーレジスト膜が形成されており、配線層１２３の一部が絶縁膜２２１から露出される。絶縁基材２１９ａの上面の配線層１２３の絶縁膜２２１の開口から露出した部位が接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを形成し、絶縁基材２１９ｂの下面の配線層１２３の絶縁膜２２１の開口から露出した部位がランド２２５を形成している。複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄは、図１に示すように、絶縁基材２１９ａの上面の四角形を構成する４つの辺の周縁部近傍にそれぞれ配列されており、配線層１２３およびビア１２４を介して、対応するランド２２５に電気的に接続されている。また、複数のランド２２５は、絶縁基材２１９ｂの下面に格子状に配置されている。
　また絶縁基材２１９ａは、中央領域に、第１半導体チップ２０３の平面形状に対応した長方形状の開口部１３１が形成されており、開口部１３１と絶縁基材２１９ｂとで凹部１１１を構成している。
　第１半導体チップ２０３は、略四角形（長方形）の板状で、一面側に所定の回路及び電極パッド１０３ａ、１０３ｂが形成されている。複数の電極パッド１０３ａ、１０３ｂは、それぞれ第１半導体チップ２０３の長方形の短辺に沿って配列されている。第１半導体チップ２０３は、裏面側（電極パッド１０３ａ、１０３ｂが設けられた面と反対側の面側）を配線基板２０１に向けて、配線基板２０１の凹部１１１内に、ＤＡＦ（Ｄｉｅ　Ａｔｔａｃｈｅｄ　Ｆｉｌｍ）や絶縁ペースト等の接着部材１０５を介して搭載されている。
　凹部１１１は、第１半導体チップ２０３の搭載精度及び封止体２２０の充填性を考慮し、第１半導体チップ２０３のチップサイズより１００μｍ程度、大きいサイズで構成されており、凹部１１１と第１半導体チップ２０３の間には、それぞれの辺に対して５０μｍ程度の隙間が形成される。
　なお、凹部１１１は、少なくとも第２半導体チップ２０５のオーバーハング部１２６に形成された電極パッド１０７ａ、１０７ｂ（詳細は後述）の下方を配線基板２０１が支持できる程度まで、大きく構成しても良い。
　また、第１半導体チップ２０３の複数の電極パッド１０３ａ、１０３ｂと、配線基板２０１の対応する接続パッド２２３ｂ、２２３ｄは、Ａｕ、Ｃｕ等のワイヤ２１５により電気的に接続される。
　第２半導体チップ２０５は、第１半導体チップ２０３と同様に、略四角形（長方形）の板状で、一面側に所定の回路及び電極パッド１０７ａ、１０７ｂが形成されている。複数の電極パッド１０７ａ、１０７ｂは、第２半導体チップ２０５の長方形の短辺に沿って形成されている。
　第２半導体チップ２０５は、裏面側（電極パッド１０７ａ、１０７ｂが設けられた面と反対側の面側）が第１半導体チップ２０３に向くように、第１半導体チップ２０３に積層されている。
　より詳細には、第２半導体チップ２０５は、第１半導体チップ２０３に対して９０度回転された状態でＤＡＦや絶縁ペースト等の接着部材１０５を介して積層されており、第２半導体チップ２０５の２つの短辺が第１半導体チップ２０３からオーバーハングするように配置されている。
　第２半導体チップ２０５の２つの短辺のオーバーハング部１２６は、接着部材１０５を介して配線基板２０１の一面に接着保持される。即ち、第２半導体チップ２０５のオーバーハング部１２６は、凹部１１１の内側面を越えて延在し、配線基板２０１の一面に支持される。
　このように、第２半導体チップ２０５のオーバーハング部１２６を配線基板２０１の一面で支持する構造とすることにより、第２半導体チップ２０５のチップ厚を薄型化（例えば１００μｍ厚以下）することが可能となる。
　また、第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂと、配線基板２０１の対応する接続パッド２２３ａ、２２３ｃとは、Ａｕ、Ｃｕ等のワイヤ２１７により電気的に接続されている。
　さらに、配線基板２０１の一面には、封止体２２０が形成されており、配線基板２０１上に搭載された第１半導体チップ２０３、第２半導体チップ２０５及びワイヤ２１５、２１７が封止体２２０で覆われる。
　また、配線基板２０１の凹部１１１と第１半導体チップ２０３との隙間は、封止体２２０の充填性を考慮したサイズで構成されているため、この隙間も封止体２２０で充填される。
　また、前述のように、半導体装置２００は、第２半導体チップ２０５のオーバーハング部１２６を配線基板２０１の一面で支持する構造とすることにより、第２半導体チップ２０５のチップ厚を薄型化することが可能であるため、第２半導体チップ２０５のチップ厚を薄型化することで、封止体２２０も薄型化できる。
　さらに、配線基板２０１の他面の複数のランド２２５上には、それぞれ半田ボール２１６が搭載されている。
　以上が半導体装置２００を構成する部材の詳細についての説明である。
　次に、図４~図７を参照して、半導体装置２００の製造方法を説明する。
　まず、図４（ａ）に示す配線母基板３００を用意する。
　配線母基板３００は、マトリクス状に配置された複数の製品形成部３０１を有しており、個々の製品形成部３０１が配線基板２０１に対応している。
　次に、図４（ｂ）に示すように、図示しないチップマウンター等を用いて、配線母基板３００の製品形成部３０１上に、第１半導体チップ２０３を搭載する。
　第１半導体チップ２０３は、電極パッド１０３ａ、１０３ｂが設けられた短辺が接続パッド２２３ｂ、２２３ｄに対向するように、凹部１１１内に搭載される。第１半導体チップ２０３は、他面に設けられたＤＡＦ等の接着部材１０５により配線母基板３００に接着固定される。
　次に、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂと対応する接続パッド２２３ｂ、２２３ｄとの間を、ワイヤ２１５により接続する（図３参照）。ワイヤ２１５を用いた結線には、後述するワイヤボンディング装置を用いることができる。結線は、例えば、超音波熱圧着法を用いたボールボンディングにより行われる。具体的には、溶融によりボールが形成されたワイヤ２１５の先端を電極パッド１０３ａ、１０３ｂ上に超音波熱圧着し、ワイヤ２１５が所定のループ形状を描くように、ワイヤ２１５の後端を対応する接続パッド２２３ｂ、２２３ｄ上に超音波熱圧着する。
　ここで、配線基板２０１の凹部１１１に第１半導体チップ２０３を搭載したことで、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂと配線基板２０１の接続パッド２２３ｂ、２２３ｄとを接続するワイヤ２１５は、凹部１１１を設けずに第１半導体チップ２０３を積層した場合と比べて、ワイヤ長を短く接続することができる（図３参照）。ワイヤ長を短くすることで、低コスト化できる。またワイヤ長が短くなることで、後述する樹脂注入時のワイヤショート及びワイヤ流れの発生を抑制できる。
　次に、図４（ｃ）に示すように、図示しないチップマウンター等を用いて、第１半導体チップ２０３上に第２半導体チップ２０５を搭載する。
　第２半導体チップ２０５は、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂ（図２参照）を露出させるように、また、オーバーハング部１２６が、接続パッド２２３ａ、２２３ｃに対向するように配線基板２０１の一面に積層される。
　第２半導体チップ２０５は他面に設けられたＤＡＦ等の接着部材１０５により第１半導体チップ２０３に固定され、さらにオーバーハング部１２６が配線基板２０１の一面に固定される。
　次に、図４（ｄ）および図５に示すように、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂと対応する接続パッド２２３ａ、２２３ｃとの間を、それぞれワイヤ２１７により接続する。
　具体的には、まず、第２半導体チップ２０５が積層搭載された配線母基板３００が、図示しないワイヤボンディング装置のステージに保持される。
　次に、キャピラリ４１の先端から導出されたワイヤ２１７の先端を溶融させ、ワイヤ２１７の先端にボールを形成する。その後、キャピラリ４１により、前記ボールの形成されたワイヤの先端を、図５（ａ）に示すように第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂ上に超音波熱圧着により圧着する。
　ここで、第２半導体チップ２０５の（第１半導体チップ２０３からの）オーバーハング部１２６は、配線基板２０１の一面に接着固定されるように構成されているため、キャピラリ４１からの荷重及び超音波を良好に電極パッド１０７ａ、１０７ｂに伝えることができる。
　その後、ワイヤ２１７が所定のループを形成するようにキャピラリ４１を移動させ、ワイヤ２１７の他端を図５（ｂ）に示すように配線基板２０１の対応する接続パッド２２３ａ、２２３ｃに超音波熱圧着により圧着する。
　その後、ワイヤ２１７の後端をキャピラリ４１で引き切ることで、図５（ｃ）に示すように、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂと配線基板２０１の接続パッドと２２３ａ、２２３ｃを電気的に接続するワイヤ２１７が形成される。
　なお、前述のように、第２半導体チップ２０５の（第１半導体チップ２０３からの）オーバーハング部１２６は、配線基板２０１の一面に接着固定されるように構成されているため、第２半導体チップ２０５のチップ厚を例えば１００μｍ以下に薄型化した場合でも、チップクラックを発生させること無く、ワイヤボンディングすることができる。また前述のようにキャピラリ４１からの荷重及び超音波を良好に電極パッド１０７ａ、１０７ｂに伝達し、良好にワイヤ接続できるため、半導体装置２００の信頼性を向上できる。
　また、第２半導体チップ２０５を薄型化することが可能となるため、半導体装置２００を薄型化できる。
　次に、配線母基板３００の一面側に、一括モールドによって封止体２２０を形成する。
　具体的には、まず、配線母基板３００をモールド装置４００に搬送する。
　モールド装置４００は、図６（ａ）に示すように上型４０１と下型４０２を有する成形金型を有している。上型４０１にはキャビティ４０３が形成されており、下型４０２には配線母基板３００を搭載する凹部４０４が形成されている。
　配線母基板３００はモールド装置４００の下型４０２の凹部４０４にセットされる。
　その後、上型４０１と下型４０２で配線母基板３００を型閉めすることで、図６（ｂ）に示すように、配線母基板３００の上方に所定の大きさのキャビティ４０３やゲート部４０５が形成される。本実施形態ではＭＡＰ（Ｍｏｌｄ　Ａｒｒａｙ　Ｐａｃｋａｇｅ）方式で構成されているため、キャビティ４０３は複数の製品形成部３０１を一括で覆う大きさで構成されている。
　次に、下型４０２のポットにレジンタブレット４０６（図６（ｂ）参照）が供給され、加熱溶融される。
　次に、図６（ｃ）に示すように、溶融された封止樹脂２１１をプランジャー４０８によりゲート部４０５からキャビティ４０３内に注入し、キャビティ４０３内に封止樹脂２１１を充填する。
　なお、前述のように、第２半導体チップ２０５のオーバーハング部１２６は配線基板２０１の一面に接着保持されるように構成されているため、封止樹脂２１１を注入する際の注入圧により、第２半導体チップ２０５のオーバーハング部１２６への撓みが発生するのを抑えることができ、第２半導体チップ２０５にかかる負荷を低減できる。
　封止樹脂２１１がキャビティ４０３に充填されると、封止樹脂２１１を所定の温度、例えば１８０℃でキュアすることで、封止樹脂２１１が硬化される。
　その後、上型４０１と下型４０２を分離して、配線母基板３００を取り出し、所定の温度、例えば２４０℃でリフローすることで封止樹脂２１１が完全に硬化され、図６（ｄ）および図７（ａ）に示すような、配線母基板３００の封止領域を一括的に覆う封止体２２０が形成される。その後、図６（ｄ）に示すような、封止体２２０に接続されたゲート部４０５とランナー部４０９およびカル部４１０が除去される。
　次に、図７（ｂ）に示すように、配線母基板３００の他面側のランド２２５にそれぞれ半田ボール２１６を搭載する。
　具体的には、例えば配線基板２０１上のランド２２５の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、半田ボール２１６を吸着孔に保持し、保持された半田ボール２１６を、フラックスを介して配線基板２０１のランド２２５に一括搭載する。
　全ての製品形成部３０１への半田ボール２１６の搭載後、配線基板２０１をリフローすることで半田ボール２１６が固定される。
　次に、図７（ｃ）に示すように、封止体２２０をダイシングテープ２５１に接着し、封止体２２０及び配線母基板３００をダイシングテープ２５１に支持させる。その後、図示しないダイシングブレードを用いて、配線母基板３００及び封止体２２０をダイシングライン２３４（図４（ａ）参照）に沿って縦横に切断する。これにより、配線母基板３００は、製品形成部３０１毎に個片化される。その後、個片化された製品形成部３０１及び封止体２２０をダイシングテープ２５１からピックアップすることで、図１に示すような半導体装置２００が得られる。
　このように、第１の実施形態によれば、半導体装置２００は、一面に凹部１１１と複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、凹部１１１内に搭載された第１半導体チップ２０３と、少なくとも一端部の表面上に複数の電極パッド１０７ａ、１０７ｂを有し、少なくとも一端部が第１半導体チップ２０３から突出するように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、配線基板２０１の複数の接続パッド２２３ａ、２２３ｃと第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂとをそれぞれ電気的に接続する複数のワイヤ２１７を有し、第２半導体チップ２０５の一端部（ここでは両端）は、凹部１１１の内側面を越えて延在し、配線基板２０１の一面に支持されている。
　そのため、オーバーハング部１２６を配線基板２０１で確実に支持可能であり、チップクラックを発生させること無く、ワイヤボンディングすることができる。また前述のようにキャピラリ４１からの荷重及び超音波を良好に電極パッド１０７ａ、１０７ｂ伝達し、良好にワイヤ接続できるため、半導体装置２００の信頼性を向上できる。
　また、第２半導体チップ２０５を薄型化することが可能となるため、半導体装置２００を薄型化できる。
　次に、第２の実施形態について、図８~図１０を参照して説明する。
　第２の実施形態は、第１の実施形態において、第２半導体チップ２０５を、ＦＯＷ（Ｆｉｌｍ　Ｏｎ　Ｗｉｒｅ）等の接着部材１０５ａを用いて、第１半導体チップ２０３上に積層搭載すると共に、接着部材１０５ａを配線基板２０１の凹部１１１と第１半導体チップ２０３との隙間に充填したものである。
　なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
　図８~図１０に示すように、第２の実施形態に係る半導体装置２００ａは、接着部材１０５ａを用いて、第２半導体チップ２０５を第１半導体チップ２０３上に積層搭載すると共に、接着部材１０５ａを配線基板２０１の凹部１１１と第１半導体チップ２０３との隙間に充填している。
　このように、配線基板２０１の凹部１１１と第１半導体チップ２０３との隙間には、封止体２２０とは別の材料を樹脂封止に先立ち、予め充填する構造でもよい。
　このような構造とすることにより、封止体２２０を形成する際に、凹部１１１と第１半導体チップ２０３との隙間にボイドが発生するのを抑制することができる。
　なお、半導体装置２００ａの製造方法については、樹脂封止に先立ち、予め凹部１１１と第１半導体チップ２０３との隙間を接着部材１０５ａで充填する以外は第１の実施形態と同様であるため、説明を省略する。
　このように、第２の実施形態によれば、半導体装置２００ａは、一面に凹部１１１と複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、凹部１１１内に搭載された第１半導体チップ２０３と、少なくとも一端部の表面上に複数の電極パッド１０７ａ、１０７ｂを有し、少なくとも一端部が第１半導体チップ２０３から突出するように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、配線基板２０１の複数の接続パッド２２３ａ、２２３ｃと第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂとをそれぞれ電気的に接続する複数のワイヤ２１７を有し、第２半導体チップ２０５の一端部（ここでは両端）は、凹部１１１の内側面を越えて延在し、配線基板２０１の一面に支持されている。
　従って、第１の実施形態と同様の効果を奏する。
　また、第２の実施形態によれば、半導体装置２００ａは、接着部材１０５ａを用いて、第１半導体チップ２０３上に第２半導体チップ２０５を積層すると共に、接着部材１０５ａを配線基板２０１の凹部１１１と第１半導体チップ２０３との隙間に充填している。
　そのため、封止体２２０を形成する際に、凹部１１１と第１半導体チップ２０３との隙間にボイドが発生するのを抑制することができる。
　次に、第３の実施形態について、図１１~図１３を参照して説明する。
　第３の実施形態は、第１の実施形態において、凹部１１１ｂが、配線基板２０１の対向する２辺のエッジまで延在するように構成した（即ち、凹部１１１ｂを溝部として構成した）ものである。
　なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
　図１１~図１３に示すように、第３の実施形態に係る半導体装置２００ｂは、配線基板２０１に形成される凹部１１１ｂが、配線基板２０１の対向する２辺のエッジまで延在するように構成され、第２半導体チップ２０５の一端部が、配線基板２０１の当該２辺（凹部１１１ｂがエッジまで延在している辺）と異なる辺に向かって、第１半導体チップ２０３から突出している。
　換言すれば、凹部１１１ｂは、配線基板２０１の対向する２辺を連結するような溝部を構成している。
　この構造においては、凹部１１１ｂがエッジに延在している側、例えばＦ側が封止樹脂２１１の注入時（図６参照）のゲート側となり、エアベント側となるＦ’側に向かって、封止樹脂２１１が充填されるように構成されている。さらに配線母基板３００は、隣接する製品形成部３０１（図４参照）と凹部１１１ｂがつながるように構成されている。
　このように、凹部の形状は、必ずしも第１の実施形態のように、平面形状が環状に閉じた形状である必要はなく、溝部のような形状でもよい。
　このような形状とすることにより、配線基板２０１の凹部１１１ｂへの封止樹脂２１１の充填性を向上でき、樹脂封止の際のボイドの発生を低減できる。
　なお、半導体装置２００ｂの製造方法については、第２の実施形態と同様であるため、説明を省略する。
　このように、第３の実施形態によれば、半導体装置２００ｂは、一面に凹部１１１ｂと複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、凹部１１１ｂ内に搭載された第１半導体チップ２０３と、少なくとも一端部の表面上に複数の電極パッド１０７ａ、１０７ｂを有し、少なくとも一端部が第１半導体チップ２０３から突出するように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、配線基板２０１の複数の接続パッド２２３ａ、２２３ｃと第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂとをそれぞれ電気的に接続する複数のワイヤ２１７を有し、第２半導体チップ２０５の一端部（ここでは両端）は、凹部１１１ｂの内側面を越えて延在し、配線基板２０１の一面に支持されている。
　従って、第１の実施形態と同様の効果を奏する。
　また、第３の実施形態によれば、半導体装置２００ｂは、配線基板２０１に形成される凹部１１１ｂが、配線基板２０１の対向する２辺のエッジまで延在するように構成され、第２半導体チップ２０５の一端部が、配線基板２０１の当該２辺（凹部１１１ｂがエッジまで延在している辺）と異なる辺に向かって、第１半導体チップ２０３から突出している。
　そのため、第１の実施形態と比較して、配線基板２０１の凹部１１１ｂへの封止樹脂２１１の充填性を向上でき、樹脂封止の際のボイドの発生を低減できる。
　次に、第４の実施形態について、図１４および図１５を参照して説明する。
　第４の実施形態は、第１の実施形態において配線基板２０１に第１半導体チップ２０３をフリップチップ実装したものである。
　なお、第４の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
　図１４および図１５に示すように、第４の実施形態に係る半導体装置２００ｃは、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂ上にバンプ電極１０４ａ、１０４ｂが形成されており、第１半導体チップ２０３は配線基板２０１の凹部１１１内にフリップチップ実装されている。
　また、第１半導体チップ２０３は凹部１１１内に形成された接続パッド２２６ａ、２２６ｂにバンプ電極１０４ａ、１０４ｂを介して、電気的に接続されている。
　さらに、第１半導体チップ２０３と配線基板２０１の間には、アンダーフィル材１０５ｃが充填されており、凹部１１１と第１半導体チップ２０３の隙間はアンダーフィル材１０５ｃで充填される。
　なお、第２半導体チップ２０５は、第１半導体チップ２０３から２つの短辺側がオーバーハングするように、第１半導体チップ２０３の裏面上に接着部材１０５を介して積層搭載されている。さらに、第１半導体チップ２０３のオーバーハング部１２６は、配線基板２０１の上面に接着部材１０５を介して接着固定されるように構成されている。
　このように、第１半導体チップ２０３を配線基板２０１にフリップチップ実装する構成としてもよく、このような構成とすることにより、電気特性を向上できる。また、凹部１１１と第１半導体チップ２０３との隙間にアンダーフィル材１０５ｃが充填されるため、樹脂封止時の隙間へのボイドの発生を抑制できる。
　なお、半導体装置２００ｃの製造方法については、第１の実施形態と同様であるため、説明を省略する。
　このように、第４の実施形態によれば、半導体装置２００ｃは、一面に凹部１１１と複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、凹部１１１内に搭載された第１半導体チップ２０３と、少なくとも一端部の表面上に複数の電極パッド１０７ａ、１０７ｂを有し、少なくとも一端部が第１半導体チップ２０３から突出するように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、配線基板２０１の複数の接続パッド２２３ａ、２２３ｃと第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂとをそれぞれ電気的に接続する複数のワイヤ２１７を有し、第２半導体チップ２０５の一端部（ここでは両端）は、凹部１１１の内側面を越えて延在し、配線基板２０１の一面に支持されている。
　従って、第１の実施形態と同様の効果を奏する。
　また、第４の実施形態によれば、半導体装置２００ｃは、第１半導体チップ２０３を配線基板２０１にフリップチップ実装している。
　そのため、第１の実施形態と比較して、電気特性を向上できる。また、凹部１１１と第１半導体チップ２０３との隙間はアンダーフィル材１０５ｃが充填されるため、樹脂封止時の隙間へのボイドの発生を抑制できる。
　以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
　例えば、上記した実施形態では、同じパッド配置の２つの半導体チップをクロス積層する半導体装置について説明したが、オーバーハング部を有する半導体チップが多段に積層された半導体装置であれば、どのような半導体チップの組合せ、例えばメモリチップとロジックチップの組合せ等、或いはどのようなパッド配置のチップに適用しても良い。
　また、上記した実施形態では、第２半導体チップ２０５の対向する２辺が、第１半導体チップ２０３からオーバーハングするように積層したが、第２半導体チップ２０５の１辺がオーバーハングするように積層してもよく、あるいは、隣接する２辺、３辺或いは４辺が第１半導体チップ２０３からオーバーハングするように積層してもよい。
　さらに、上記した実施形態では、配線基板２０１の基材（絶縁基材）が２層である場合について説明したが、３層以上であっても良い。
　本出願は、２０１２年９月１４日に出願された、日本国特許出願第２０１２−２０２７７６号からの優先権を基礎として、その利益を主張するものであり、その開示はここに全体として参考文献として取り込む。
４１　　　：キャピラリ
１０３ａ、１０３ｂ　：電極パッド
１０４ａ、１０４ｂ　：バンプ電極
１０５、１０５ａ　　：接着部材
１０５ｃ　：アンダーフィル材
１０７ａ、１０７ｂ　：電極パッド
１１１、１１１ｂ　：凹部
１２３　　：配線層
１２４　　：ビア
１２６　　：オーバーハング部
１３１　　：開口部
２００、２００ａ、２００ｂ、２００ｃ　　：半導体装置
２０１　　：配線基板
２０３　　：第１半導体チップ
２０５　　：第２半導体チップ
２１１　　：封止樹脂
２１５、２１７　　：ワイヤ
２１６　　：半田ボール
２１９ａ、２１９ｂ　：絶縁基材
２２０　　：封止体
２２１　　：絶縁膜
２２３ａ、２２３ｂ、２２３ｃ、２２３ｄ、２２６ａ、２２６ｂ　：接続パッド
２２５　　：ランド
２３４　　：ダイシングライン
２５１　　：ダイシングテープ
３００　　：配線母基板
３０１　　：製品形成部
４００　　：モールド装置
４０１　　：上型
４０２　　：下型
４０３　　：キャビティ
４０４　　：凹部
４０５　　：ゲート部
４０６　　：レジンタブレット
４０８　　：プランジャー
４０９　　：ランナー部
４１０　　：カル部

Claims (10)

  1. 　一面に凹部と複数の接続パッドを有する配線基板と、
    　前記凹部内に搭載された第１半導体チップと、
    　少なくとも一端部の表面上に複数の電極パッドを有し、少なくとも一端部が前記第１半導体チップから突出するように、前記第１半導体チップ上に積層された第２半導体チップと、
    　前記配線基板の複数の接続パッドと前記第２半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数のワイヤと、
    　を有し、
    　前記第２半導体チップの前記一端部は、前記凹部の内側面を越えて延在し、前記配線基板の一面に支持される、半導体装置。
  2. 　前記配線基板は、
    　下側基板層と、
    　前記下側基板層に積層された上側基板層と、
    　を有し、
    　前記上側基板層は、前記第１半導体チップの平面形状に対応した開口部または溝部を有し、
    　前記開口部または前記溝部と前記下側基板層とで前記凹部を構成している、請求項１に記載の半導体装置。
  3. 　前記凹部には、接着部剤が充填されている、請求項１または２に記載の半導体装置。
  4. 　前記第１半導体チップおよび前記第２半導体チップを覆うように前記配線基板に形成された樹脂製の封止体を有する、請求項１~３のいずれか一項に記載の半導体装置。
  5. 　前記凹部は、前記配線基板の対向する二辺のエッジまで延在し、
    　前記第２半導体チップの前記一端部が、前記配線基板の前記二辺と異なる辺に向かって、前記第１半導体チップから突出するように構成される、請求項１~４のいずれか一項に記載の半導体装置。
  6. 　前記第１半導体チップは、前記配線基板にフリップチップ接続されている、請求項１~５のいずれか一項に記載の半導体装置。
  7. 　（ａ）一面に凹部と複数の接続パッドを有する配線基板の前記凹部内に第１半導体チップを搭載し、
    　（ｂ）少なくとも一端部の表面上に複数の電極パッドを有する第２半導体チップを、少なくとも一端部が前記第１半導体チップから突出するように、前記第１半導体チップ上に積層し、
    　（ｃ）前記配線基板の複数の接続パッドと前記第２半導体チップの前記複数の電極パッドとをそれぞれワイヤで電気的に接続する、
    　を有し、
    　前記（ｂ）は、前記第２半導体チップの前記一端部を、前記凹部の内側面を越えて延在させ、前記配線基板の一面に支持させる、半導体装置の製造方法。
  8. 　前記（ａ）は、
    　下側基板層に、前記第１半導体チップの平面形状に対応した開口部または溝部を有する上側基板層を積層して前記配線基板を構成し、
    　前記開口部または前記溝部と前記下側基板層とで構成された前記凹部に前記第１半導体チップを搭載する、請求項７に記載の半導体装置の製造方法。
  9. 　（ｄ）前記第１半導体チップおよび前記第２半導体チップを覆うように前記配線基板に封止体を形成する、
    　を有する、請求項７または８に記載の半導体装置の製造方法。
  10. 　前記凹部は、前記配線基板の対向する二辺のエッジまで延在し、
    　前記（ｂ）は、前記第２半導体チップの前記一端部が、前記配線基板の前記二辺と異なる辺に向かって、前記第１半導体チップから突出するように前記配線基板の一面に支持させる、請求項７~９のいずれか一項に記載の半導体装置の製造方法。
PCT/JP2013/074445 2012-09-14 2013-09-04 半導体装置および半導体装置の製造方法 WO2014042165A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020157007918A KR20150056562A (ko) 2012-09-14 2013-09-04 반도체장치 및 반도체장치의 제조방법
DE112013004495.1T DE112013004495T5 (de) 2012-09-14 2013-09-04 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US14/428,207 US11049845B2 (en) 2012-09-14 2013-09-04 Semiconductor device having wires connecting connection pads

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-202776 2012-09-14
JP2012202776 2012-09-14

Publications (1)

Publication Number Publication Date
WO2014042165A1 true WO2014042165A1 (ja) 2014-03-20

Family

ID=50278275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/074445 WO2014042165A1 (ja) 2012-09-14 2013-09-04 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11049845B2 (ja)
KR (1) KR20150056562A (ja)
DE (1) DE112013004495T5 (ja)
WO (1) WO2014042165A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175133A1 (ja) * 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
WO2019171467A1 (ja) * 2018-03-06 2019-09-12 日立化成株式会社 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
US11476200B2 (en) * 2018-12-20 2022-10-18 Nanya Technology Corporation Semiconductor package structure having stacked die structure
US11076488B2 (en) * 2019-08-29 2021-07-27 Samsung Electro-Mechanics Co., Ltd. Board having electronic component embedded therein
KR102573573B1 (ko) 2019-10-25 2023-09-01 삼성전자주식회사 반도체 패키지
KR20210076586A (ko) 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR102373026B1 (ko) 2020-02-25 2022-03-10 엘지전자 주식회사 디스플레이 디바이스
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
KR20220008168A (ko) * 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지
KR20220094992A (ko) 2020-12-29 2022-07-06 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP3096721U (ja) * 2003-03-06 2003-10-03 立衛科技股▲ふん▼有限公司 積層構造を有するパッケージ構造
JP2011233915A (ja) * 2011-07-06 2011-11-17 Panasonic Corp 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US8710668B2 (en) * 2011-06-17 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with laser hole and method of manufacture thereof
JP5864180B2 (ja) * 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP3096721U (ja) * 2003-03-06 2003-10-03 立衛科技股▲ふん▼有限公司 積層構造を有するパッケージ構造
JP2011233915A (ja) * 2011-07-06 2011-11-17 Panasonic Corp 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175133A1 (ja) * 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
WO2019171467A1 (ja) * 2018-03-06 2019-09-12 日立化成株式会社 半導体装置及びその製造方法
CN111819671A (zh) * 2018-03-06 2020-10-23 日立化成株式会社 半导体装置及其制造方法
KR20200128027A (ko) * 2018-03-06 2020-11-11 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치 및 그 제조 방법
JPWO2019171467A1 (ja) * 2018-03-06 2021-02-12 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法
JP7127680B2 (ja) 2018-03-06 2022-08-30 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法
KR102466149B1 (ko) 2018-03-06 2022-11-11 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US11049845B2 (en) 2021-06-29
DE112013004495T5 (de) 2015-06-11
US20150235994A1 (en) 2015-08-20
KR20150056562A (ko) 2015-05-26

Similar Documents

Publication Publication Date Title
WO2014042165A1 (ja) 半導体装置および半導体装置の製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US10121774B2 (en) Method of manufacturing a semiconductor package
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP2009099697A (ja) 半導体装置及びその製造方法
US20130137217A1 (en) Method of manufacturing semiconductor device
JP2013045863A (ja) 半導体装置およびその製造方法
JP5184132B2 (ja) 半導体装置およびその製造方法
US8648455B2 (en) Semiconductor device and method of manufacturing the same
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
JP2012230981A (ja) 半導体装置及びその製造方法
JP2010103348A (ja) 半導体装置及びその製造方法
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP5547703B2 (ja) 半導体装置の製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US10854576B2 (en) Semiconductor device and manufacturing method thereof
JP2010251547A (ja) 半導体装置及びその製造方法
US9117741B2 (en) Semiconductor device
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2014082302A (ja) 半導体装置
TWI570856B (zh) 封裝結構及其製法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法
JP2011233672A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13836978

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14428207

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130044951

Country of ref document: DE

Ref document number: 112013004495

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20157007918

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 13836978

Country of ref document: EP

Kind code of ref document: A1