WO2019171467A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2019171467A1
WO2019171467A1 PCT/JP2018/008565 JP2018008565W WO2019171467A1 WO 2019171467 A1 WO2019171467 A1 WO 2019171467A1 JP 2018008565 W JP2018008565 W JP 2018008565W WO 2019171467 A1 WO2019171467 A1 WO 2019171467A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
semiconductor
semiconductor device
substrate
film adhesive
Prior art date
Application number
PCT/JP2018/008565
Other languages
English (en)
French (fr)
Inventor
圭 板垣
義信 尾崎
強 田澤
Original Assignee
日立化成株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立化成株式会社 filed Critical 日立化成株式会社
Priority to PCT/JP2018/008565 priority Critical patent/WO2019171467A1/ja
Priority to SG11202008581XA priority patent/SG11202008581XA/en
Priority to CN201880090773.XA priority patent/CN111819671A/zh
Priority to KR1020207025690A priority patent/KR102466149B1/ko
Priority to JP2020504528A priority patent/JP7127680B2/ja
Publication of WO2019171467A1 publication Critical patent/WO2019171467A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present disclosure relates to a semiconductor device and a manufacturing method thereof.
  • stacked MCP Multi Chip Package
  • a film adhesive is used for mounting the semiconductor element.
  • a wire embedded type package can be given. This is a package that uses a high-fluid film adhesive and crimps it while covering the wire connected to the semiconductor element to be crimped with the adhesive. It is mounted on the memory package etc.
  • Patent Document 1 discloses an adhesive sheet having a thickness of 10 to 250 ⁇ m, which contains a resin and filler containing a high molecular weight component and a thermosetting component mainly composed of an epoxy resin.
  • Patent Document 2 discloses an adhesive composition containing a mixture containing an epoxy resin and a phenol resin and an acrylic copolymer.
  • connection reliability of a semiconductor device greatly depends on whether or not a semiconductor element can be mounted without generating a void (gap) on the bonding surface. Therefore, a high-fluid film adhesive is used so that the semiconductor element can be crimped without generating a void, or the generated viscosity is low so that the generated void can be eliminated in the sealing process of the semiconductor element. Ingenuity has been made such as using a film adhesive.
  • Patent Document 3 discloses an adhesive sheet having a low viscosity and a low tack strength.
  • the present disclosure provides a semiconductor device having a configuration useful for improving the embedding property of a film adhesive made of a thermosetting resin composition and reducing the occurrence of bowing, and a method for manufacturing the same. Objective.
  • a method of manufacturing a semiconductor device includes a step of preparing a substrate having a depression, a step of arranging a first semiconductor element in the depression of the substrate, a film adhesive made of a thermosetting resin composition, and a first step.
  • the area of the second semiconductor element and the area of the film adhesive are substantially the same. That the area of the depression (opening area) is smaller than the area of the film adhesive means that the film adhesive is larger than the opening area of the depression.
  • Such a configuration is useful for improving the embedding property of the film adhesive comprising the thermosetting resin composition and reducing the overall warpage. That is, from the state shown in FIG. 4B (the state in which the film adhesive 15P is in contact with the surface of the first semiconductor element Wa) to the state shown in FIG. 4C (the first semiconductor element Wa is in a film form). It is possible to reduce the pushing amount of the second semiconductor element Wb until it reaches the state embedded in the adhesive 15P.
  • FIGS. 4B and 4C are used. It is necessary to increase the pushing amount of the second semiconductor element Wb as compared with the embodiment shown in FIG.
  • the first semiconductor element can be obtained without excessively increasing the thickness of the film adhesive.
  • the distance between the second semiconductor elements can be secured, and the contact between them can be sufficiently suppressed.
  • the thickness of the film adhesive may be in the range of 60 to 150 ⁇ m, for example, depending on the thickness of the first semiconductor element to be embedded.
  • the area of the recess is preferably 30 to 80% with respect to the area of the second semiconductor element (area of the film adhesive), and the depth of the recess
  • the height is preferably 10 to 30% with respect to the height of the first semiconductor element.
  • the height of the first semiconductor element here is the height from the bottom surface of the depression to the upper surface of the first semiconductor element (for example, the thickness of the adhesive for pressure-bonding the first semiconductor element to the substrate). Means).
  • the film adhesive it is preferable to use a thermosetting resin composition having a shear viscosity of 5000 Pa ⁇ s or less at any temperature between 60 ° C. and 150 ° C.
  • the thickness of the substrate is, for example, 90 to 140 ⁇ m.
  • the manufacturing method according to the present disclosure may further include a first wire bonding step of electrically connecting the first semiconductor element and the circuit pattern. Further, in this case, the manufacturing method according to the present disclosure includes a second wire bonding step of electrically connecting the second semiconductor element and the circuit pattern, and a resin composition comprising the second semiconductor element and the second wire. And may be further included.
  • the manufacturing method according to the present disclosure may further include a step of stacking a third semiconductor element on the second semiconductor element.
  • the first semiconductor element may be sealed with a cured product of the film adhesive by heating the film adhesive in a pressurized atmosphere.
  • a semiconductor device is disposed so as to cover a substrate having a depression, a first semiconductor element disposed in the depression, and a region including the depression in the substrate, and seals the first semiconductor element.
  • a second semiconductor element disposed so as to cover the surface of the first sealing layer opposite to the substrate side, and the first sealing layer is thermally cured. It consists of hardened
  • the semiconductor device according to the present disclosure may further include a circuit pattern formed on the surface of the substrate, and a first wire that electrically connects the first semiconductor element and the circuit pattern.
  • a semiconductor device according to the present disclosure includes a second wire that electrically connects a second semiconductor element and a circuit pattern, and a second sealing that seals the second semiconductor element and the second wire. And a layer.
  • the semiconductor device according to the present disclosure may further include a third semiconductor element stacked on the second semiconductor element.
  • a semiconductor device having a configuration useful for improving the embedding property of a film adhesive made of a thermosetting resin composition and reducing the overall bowing, and a method for manufacturing the same. Is done.
  • FIG. 1 is a cross-sectional view schematically illustrating an embodiment of a semiconductor device according to the present disclosure.
  • FIG. 2 is a cross-sectional view schematically showing an example of a laminate including a film adhesive and a second semiconductor element.
  • FIG. 3A is a cross-sectional view schematically showing an example of a substrate having a depression
  • FIGS. 6A and 6B are cross-sectional views schematically showing a process of embedding a semiconductor element arranged on a substrate having no depression with a film adhesive.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to this embodiment.
  • the semiconductor device 100 shown in this figure includes a substrate 10 having a recess 10a, a first semiconductor element Wa disposed in the recess 10a, and a first sealing layer 15 sealing the first semiconductor element Wa. And a second semiconductor element Wb disposed above the first semiconductor element Wa, and a second sealing layer 25 sealing the second semiconductor element Wb.
  • the first sealing layer 15 is made of a cured product of a film adhesive 15P (see FIG. 2).
  • the film adhesive 15P and the second semiconductor element Wb are substantially the same size.
  • the laminate 20 shown in FIG. 2 includes a film adhesive 15P and a second semiconductor element Wb, and is also referred to as a semiconductor chip with an adhesive.
  • the stacked body 20 is manufactured through a dicing process and a pickup process (see FIG. 5).
  • the recess 10a of the substrate 10 includes a bottom surface 10b and a side surface 10c extending from the bottom surface 10b in the direction of the surface 10F of the substrate 10 (a surface other than the recess 10a).
  • the shape of the hollow 10a in planar view is a rectangle (square or a rectangle).
  • the thickness of the substrate 10 is, for example, 90 to 140 ⁇ m, and may be 100 to 130 ⁇ m.
  • the shape of the hollow 10a is not limited to a rectangle, but may be a round shape such as a circle or an ellipse.
  • the side surface of the recess 10a may be formed in a tapered shape, for example, from the viewpoint of improving the embedding property of the film adhesive.
  • the first semiconductor element Wa is disposed on the bottom surface 10b of the recess 10a.
  • the size of the bottom surface 10b of the recess 10a is larger than the size of the first semiconductor element Wa.
  • the shape of the first semiconductor element Wa in plan view is, for example, a rectangle (square or rectangle).
  • the length of one side of the first semiconductor element Wa is, for example, 5 mm or less, and may be 1 to 5 mm or 3 to 5 mm.
  • the gap between the first semiconductor element Wa and the side surface 10c of the recess 10a is 1.2 to 5 mm. It is preferably 2 to 5 mm, more preferably 4 to 5 mm.
  • the depth of the recess 10a (depth D shown in FIG. 3 (a)) is, for example, 5 to 60 ⁇ m, and is 10 to 50 ⁇ m or 20 to 40 ⁇ m from the viewpoint of embedding of the film adhesive into the recess 10a. It may be. From the viewpoint of embedding the film adhesive in the depression 10a, the depth of the depression 10a is the height of the first semiconductor element Wa (the height from the bottom surface 10b of the depression 10a to the upper surface of the first semiconductor element Wa). 10 to 30%, more preferably 15 to 25%.
  • the first semiconductor element Wa is a controller chip for driving the semiconductor device 100.
  • the thickness of the first semiconductor element Wa is, for example, 10 to 170 ⁇ m, and may be 20 to 100 ⁇ m.
  • the thickness of the second semiconductor element Wb is, for example, 20 to 400 ⁇ m, and may be 50 to 200 ⁇ m.
  • the size of the recess 10a is smaller than the size of the second semiconductor element Wb as shown in FIG. More specifically, the opening area of the recess 10a on the surface 10F of the substrate 10 is smaller than the area of the second semiconductor element Wb. Then, when the laminate 20 (shown by a broken line in FIG. 3B) is arranged on the substrate 10 so as to cover the recess 10a so that the film adhesive 15P faces downward, the film adhesive 15P The peripheral edge portion 15a contacts the surface 10F of the substrate 10.
  • the area of the recess 10a (opening area on the surface 10F) is relative to the area of the second semiconductor element Wb (area of the film adhesive 15P) from the viewpoint of embedding the film adhesive 15P in the recess 10a. It is preferably 30 to 80%, more preferably 50 to 75%.
  • the shape of the second semiconductor element Wb in plan view is, for example, a rectangle (square or rectangle).
  • the length of one side of the second semiconductor element Wb is, for example, 20 mm or less, and may be 2 to 20 mm or 7 to 20 mm.
  • the substrate 10 has circuit patterns C1 and C2.
  • the circuit pattern C1 is formed on the bottom surface 10b of the recess 10a.
  • the circuit pattern C2 is formed on the surface 10F of the substrate 10.
  • the first semiconductor element Wa is pressure-bonded on the circuit pattern C ⁇ b> 1 via the adhesive 5 and is connected to the circuit pattern C ⁇ b> 2 via the first wire 11.
  • the second semiconductor element Wb is mounted on the substrate 10 via the first sealing layer 15 so as to cover the entire first semiconductor element Wa and a part of the circuit pattern C2.
  • the second semiconductor element Wb is connected to the circuit pattern C ⁇ b> 2 via the second wire 12 and is sealed with the sealing layer 25.
  • a method for manufacturing the semiconductor device 100 will be described. First, the structure 30 shown in FIG. That is, the first semiconductor element Wa is disposed in the recess 10 a of the substrate 10. Thereafter, the first semiconductor element Wa and the circuit pattern C2 are electrically connected by the first wire 11.
  • the film-like adhesive 15 ⁇ / b> P of the laminate 20 prepared separately is pressed against the substrate 10.
  • the thickness of the film adhesive 15P may be appropriately set according to the thickness of the first semiconductor element Wa, the capacity of the recess 10a, and the like. For example, it may be in the range of 60 to 150 ⁇ m, 70 to 130 ⁇ m or It may be 90 to 120 ⁇ m.
  • the thickness of the film adhesive 15P is, for example, 20 to 120 ⁇ m, and may be 30 to 100 ⁇ m or 40 to 80 ⁇ m.
  • the temperature at which the film adhesive 15P is pressed against the substrate 10 is, for example, 80 to 160 ° C.
  • the film adhesive 15P is a thermosetting resin composition having a shear viscosity of 5000 Pa ⁇ s or less (preferably 200 Pa at any temperature between 60 to 150 ° C. (preferably 80 to 140 ° C.), for example. It is preferably made of a material having a viscosity of ⁇ 4000 Pa ⁇ s). From the viewpoint of embedding, the shear viscosity at 80 ° C. of the film adhesive 15P is preferably 500 Pa ⁇ s or more, more preferably 800 Pa ⁇ s or more, and more preferably 1000 Pa ⁇ s or more.
  • the film adhesive 15P is cured by heating. Accordingly, the first semiconductor element Wa is sealed with the cured product (first sealing layer 15) of the film adhesive 15P.
  • the curing treatment of the film adhesive 15P may be performed in a pressurized atmosphere from the viewpoint of reducing voids.
  • the semiconductor device 100 is completed by sealing the second semiconductor element Wb with the second sealing layer 25. (See FIG. 1).
  • a dicing die bonding integrated tape 8 (hereinafter simply referred to as “tape 8”) is placed in a predetermined apparatus (not shown).
  • the tape 8 includes the base material layer 1, the adhesive layer 2, and the adhesive layer 15A in this order.
  • the tape 8 is attached so that the adhesive layer 15A is in contact with one surface of the semiconductor wafer W.
  • the base material layer 1 is, for example, a polyethylene terephthalate film (PET film).
  • PET film polyethylene terephthalate film
  • the semiconductor wafer W is a thin semiconductor wafer having a thickness of 10 to 100 ⁇ m, for example.
  • the semiconductor wafer W may be single crystal silicon, or may be a compound semiconductor such as polycrystalline silicon, various ceramics, and gallium arsenide.
  • the semiconductor wafer W, the adhesive layer 2 and the adhesive layer 15A are diced. As a result, the semiconductor wafer W is divided into individual semiconductor elements Wb.
  • the adhesive layer 15A is also singulated to form a film adhesive 15P.
  • the semiconductor wafer W may be thinned by grinding the semiconductor wafer W prior to dicing.
  • the adhesive layer 2 is, for example, a UV curable type
  • the adhesive layer 2 is cured by irradiating the adhesive layer 2 with ultraviolet rays, as shown in FIG.
  • the adhesive force between the adhesive 15P is reduced.
  • the base material layer 1 is expanded so that the semiconductor elements Wb are separated from each other, and are pushed up by the needle 42 to be adhered to the laminate 20 from the adhesive layer 2 as a film.
  • the agent 15P is peeled off, and the laminate 20 is sucked and picked up by the suction collet 44.
  • the laminated body 20 obtained in this way is used for manufacturing the semiconductor device 100 as shown in FIG.
  • this invention is not limited to the said embodiment.
  • the semiconductor device 100 is manufactured using the substrate 10 having one depression 10a is illustrated.
  • the semiconductor device is arranged in each depression using a substrate having a plurality of depressions.
  • a manufactured semiconductor device may be manufactured.
  • the package in the form in which the two semiconductor elements Wa and Wb are stacked is illustrated.
  • the third semiconductor element may be stacked above the second semiconductor element Wb.
  • One or more semiconductor elements may be further stacked thereon.
  • Example 1a to 1c ⁇ Preparation of a laminate comprising a first semiconductor element and a film adhesive>
  • a semiconductor wafer (silicon wafer, thickness 775 ⁇ m) was prepared.
  • the semiconductor wafer was shaved to a thickness of 30 ⁇ m.
  • a dicing die bonding integrated film (manufactured by Hitachi Chemical Co., Ltd., adhesive layer thickness of 10 ⁇ m, adhesive layer thickness of 110 ⁇ m) was attached to the semiconductor wafer.
  • This pasting was performed using a fully automatic multi-wafer mounter DFM-2800 (manufactured by DISCO Corporation), and the stage temperature was set to 70 ° C.
  • the semiconductor wafer was diced under the following conditions. This obtained the 1st laminated body which consists of a 1st semiconductor element (controller chip) and a film adhesive.
  • ⁇ Device used 12 inch dual dicer DFD-6361 (manufactured by DISCO Corporation)
  • ⁇ Cutting method Single cut method
  • Blade ZH05-SD4800-N1-70-BB (manufactured by DISCO Corporation)
  • Blade rotation speed 50000rpm
  • Cutting speed 30mm / sec ⁇ Chip size 3mm ⁇ 3mm
  • a semiconductor wafer (silicon wafer, thickness 775 ⁇ m) was prepared. Using a stealth laser dicer DFL-7361 (manufactured by Disco Corporation), a modified layer was formed on the semiconductor wafer with a laser so that a semiconductor element having a size of 10 mm ⁇ 10 mm was obtained. Subsequently, this semiconductor wafer was shaved to a thickness of 60 ⁇ m using a full auto grinder polisher DGP-8761 (manufactured by Disco Corporation).
  • a dicing die bonding integrated film (manufactured by Hitachi Chemical Co., Ltd., adhesive layer thickness of 110 ⁇ m, adhesive layer thickness of 20 ⁇ m) was attached to a semiconductor wafer. This pasting was performed using a fully automatic multi-wafer mounter DFM-2800 (manufactured by DISCO Corporation), and the stage temperature was set to 70 ° C.
  • the adhesive layer of the dicing die bonding integrated film is made of a thermosetting resin composition having a relatively high elastic modulus at 260 ° C. after curing (about 90 to 120 MPa).
  • the semiconductor wafer and the adhesive layer were separated into pieces by expanding under the following conditions, and the obtained laminate (second semiconductor and Film adhesive) was picked up.
  • the heat shrink conditions were a push-up amount of 7 mm, a push-up speed of 30 mm / sec, a holding time of 15 sec, and a dryer temperature of 220 ° C.
  • the adhesive layer was irradiated with UV.
  • the UV conditions were an illuminance of 100 mW / cm 2 and an irradiation amount of 150 mJ / cm 2 . This obtained the 2nd laminated body which consists of a 2nd semiconductor wafer and a film adhesive.
  • the film-like adhesive of the first laminate was cured under the following conditions.
  • -Equipment Fully automatic pressurizing oven PCOA-01T (manufactured by NTT Advance) Curing conditions: temperature 90 ° C., pressure 0.3 MPa, held for 3 minutes, then held at 140 ° C., 0.7 MPa, 35 minutes.
  • the second stacked body was pressure-bonded on the substrate after die bonding of the first semiconductor element under the following conditions. Position: The second stacked body was aligned so that the center of the first semiconductor element and the center of the second semiconductor element coincided with each other. -Crimping conditions: temperature 120 ° C., time 1.5 seconds, pressure 1.5 MPa
  • Example 1 Three types of structures (Examples 1a to 1c) having different depression sizes from each other, which were structures after the second semiconductor element was pressure-bonded, were evaluated.
  • Examples 1a to 1c may be collectively referred to as Example 1.
  • Example 2 A structure for evaluation was obtained in the same manner as in Example 1 except that the thickness of the first semiconductor element was 40 ⁇ m instead of 30 ⁇ m. Three types of structures (Examples 2a to 2c) having different depression sizes from each other, which were structures after the second semiconductor element was pressure-bonded, were evaluated. Hereinafter, Examples 2a to 2c may be collectively referred to as Example 2.
  • Examples 2a to 2c may be collectively referred to as Example 2.
  • Comparative Example 2 Structures for evaluation (Comparative Examples 2a to 2c) were obtained in the same manner as in Example 2 except that the first semiconductor element was pressure-bonded to the surface of the substrate having no depressions on the surface.
  • Example 3 A structure for evaluation was obtained in the same manner as in Example 1 except that the thickness of the first semiconductor element was changed to 50 ⁇ m instead of 30 ⁇ m. Three types of structures (Examples 3a to 3c) having different recess sizes from each other, which were structures after the second semiconductor element was pressure-bonded, were evaluated. Hereinafter, Examples 3a to 3c may be collectively referred to as Example 3.
  • the obtained image is edited by using image editing software (Photoshop (registered trademark) manufactured by Adobe Systems) and void ratio is obtained.
  • image editing software Photoshop (registered trademark) manufactured by Adobe Systems
  • void ratio was calculated. That is, the portion embedded with the film adhesive was displayed in white, and the non-embedded portion (void) was displayed in black, and the void ratio (void ratio) was calculated.
  • the improvement rate of the void ratio due to the use of the substrate having a depression was calculated by the following formula.
  • Tables 1 to 3 show the void ratio evaluation results. As shown in Tables 1 to 3, the void ratio improvement rate is a positive value except when the size of the recess is 5 mm ⁇ 5 mm (Example 1-1, Example 2-1 and Example 3-1). Met. When the size of the dent is 5 mm ⁇ 5 mm, the gap between the side surface of the dent and the first semiconductor element (size 3 mm ⁇ 3 mm) was only 1 mm. It is inferred that
  • a semiconductor device having a configuration useful for improving the embedding property of a film adhesive made of a thermosetting resin composition and reducing the overall bowing, and a method for manufacturing the same. Is done.

Abstract

本開示に係る半導体装置は、窪みを有する基板と、窪みに配置された第１の半導体素子と、基板における窪みを含む領域を覆うように配置されており、第１の半導体素子を封止している第１の封止層と、第１の封止層における基板の側と反対側の表面を覆うように配置された第２の半導体素子とを備え、第１の封止層が熱硬化性樹脂組成物の硬化物からなり、窪みの面積が第２の半導体素子の面積よりも小さい。

Description

半導体装置及びその製造方法
　本開示は半導体装置及びその製造方法に関する。
　電子機器の多機能化に伴い、半導体素子が多段に積層された構成のスタックドＭＣＰ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｐａｃｋａｇｅ）が普及している。半導体素子の実装にはフィルム状接着剤が用いられている。フィルム状接着剤を使用した多段積層パッケージの一例として、ワイヤ埋込型のパッケージが挙げられる。これは、高流動なフィルム状接着剤を使用して圧着することで、圧着される側の半導体素子に接続しているワイヤを接着剤で覆いながら圧着するパッケージであり、携帯電話、携帯オーディオ機器用のメモリパッケージ等に搭載されている。
　半導体装置に求められる重要な特性の一つとして接続信頼性が挙げられる。接続信頼性を向上させるために、耐熱性、耐湿性及び耐リフロー性等の特性を考慮したフィルム状接着剤の開発が行われている。例えば、特許文献１には、高分子量成分と、エポキシ樹脂を主成分とする熱硬化性成分とを含む樹脂及びフィラーを含有する、厚さ１０～２５０μｍの接着シートが開示されている。特許文献２には、エポキシ樹脂とフェノール樹脂とを含む混合物及びアクリル共重合体を含む接着剤組成物が開示されている。
　半導体装置の接続信頼性は、接着面にボイド（空隙）を発生させることなく半導体素子を実装できているか否かによっても大きく左右される。このため、ボイドを発生させずに半導体素子を圧着できるように高流動なフィルム状接着剤を使用する、又は発生したボイドを半導体素子の封止工程で消失させることができるように溶融粘度の低いフィルム状接着剤を使用するなどの工夫がなされている。特許文献３には低粘度且つ低タック強度の接着シートが開示されている。
国際公開第２００５／１０３１８０号公報 特開２００２－２２０５７６号公報 特開２００９－１２０８３０号公報
　ところで、半導体チップ（半導体素子）のサイズが小さいと、熱圧着時に単位面積当たりにかかる力が大きすぎ、接着フィルムが潰れ、電気不良を発生する恐れがある。また、チップ埋め込み型接着フィルムであるＦＯＤ（Ｆｉｌｍ　Ｏｖｅｒ　Ｄｉｅ）、あるいは、ワイヤ埋め込み型接着フィルムであるＦＯＷ（Ｆｉｌｍ　Ｏｖｅｒ　Ｗｉｒｅ）を用いて多段積層する際、チップの残留応力によりチップのはく離、パッケージ全体の反りの発生などの問題がある。更に、ＦＯＤ又はＦＯＷを用いる場合、チップ及び／又はワイヤの埋込性が悪化する傾向にある。これによりＦＯＤ又はＦＯＷのはく離、リフロー時のクラック増加に繋がるという問題がある。
　本開示は熱硬化性樹脂組成物からなるフィルム状接着剤の埋込性向上を図り且つ反り（Ｂｏｗｉｎｇ）の発生を低減するのに有用な構成を有する半導体装置及びその製造方法を提供することを目的とする。
　本開示に係る半導体装置の製造方法は、窪みを有する基板を準備する工程と、基板の窪みに第１の半導体素子を配置する工程と、熱硬化性樹脂組成物からなるフィルム状接着剤と第２の半導体素子との積層体をダイシングによって準備する工程と、フィルム状接着剤が基板における窪みを含む領域を覆うとともに第１の半導体素子がフィルム状接着剤に埋め込まれるように積層体を基板に対して押圧する工程と、フィルム状接着剤を加熱することで、当該フィルム状接着剤の硬化物によって第１の半導体素子を封止する工程とを含み、基板の窪みの面積が第２の半導体素子の面積よりも小さい。
　上記製造方法において、上記積層体はダイシングによって準備されるものであるため、第２の半導体素子の面積とフィルム状接着剤の面積は実質的に同じである。窪みの面積（開口面積）がフィルム状接着剤の面積よりも小さいということは、フィルム状接着剤は窪みの開口面積よりも大きいことを意味する。かかる構成は、熱硬化性樹脂組成物からなるフィルム状接着剤の埋込性向上を図り且つ全体の反りを低減するのに有用である。すなわち、図４（ｂ）に示す状態（第１の半導体素子Ｗａの表面にフィルム状接着剤１５Ｐが当接した状態）から図４（ｃ）に示す状態（第１の半導体素子Ｗａがフィルム状接着剤１５Ｐに埋め込まれた状態）に至るまで、第２の半導体素子Ｗｂの押し込み量を少なくすることができる。これにより、第１及び第２の半導体素子の残留応力を低減でき、半導体装置全体の反りを抑制できると推察される。これに対し、図６（ａ）及び図６（ｂ）に示すように窪みを有しない平坦な基板１０Ｂ上に第１の半導体素子Ｗａを配置した場合、図４（ｂ）及び図４（ｃ）に示した態様と比較して第２の半導体素子Ｗｂの押し込み量を多くする必要がある。
　なお、フィルム状接着剤の面積よりも小さい開口面積を有する窪みに第１の半導体素子を配置した後、これをフィルム状接着剤に埋め込むことで（図４（ｃ）参照）、このような窪みを有しない平坦な基板上に第１の半導体素子を配置した場合（図６（ｂ）参照）と比較してフィルム状接着剤の厚さを過度に厚くしなくても第１の半導体素子と第２の半導体素子の距離を確保でき、両者の接触を十分に抑制できる。フィルム状接着剤の厚さは、埋め込むべき第１の半導体素子の厚さ等に応じて、例えば、６０～１５０μｍの範囲とすればよい。
　窪みへのフィルム状接着剤の埋込性の観点から、窪みの面積は第２の半導体素子の面積（フィルム状接着剤の面積）に対して３０～８０％であることが好ましく、窪みの深さは第１の半導体素子の高さに対して１０～３０％であることが好ましい。なお、ここでいう第１の半導体素子の高さは、窪みの底面から第１の半導体素子の上面までの高さ（例えば、第１の半導体素子を基板に圧着するための接着剤の厚さを含む）を意味する。
　フィルム状接着剤として、６０～１５０℃の間のいずれかの温度において、ずり粘度が５０００Ｐａ・ｓ以下となる熱硬化性樹脂組成物を用いることが好ましい。製造される半導体装置の反りを抑制する観点から、基板（窪みの部分を除く）の厚さは、例えば、９０～１４０μｍである。
　基板としてその表面に回路パターンを有するものを使用する場合、本開示に係る製造方法は、第１の半導体素子と回路パターンとを電気的に接続する第１のワイヤボンディング工程を更に含んでもよい。また、この場合、本開示に係る製造方法は、第２の半導体素子と回路パターンとを電気的に接続する第２のワイヤボンディング工程と、第２の半導体素子及び第２のワイヤを樹脂組成物で封止する工程とを更に含んでもよい。
　本開示に係る製造方法は、第２の半導体素子の上に第３の半導体素子を積層する工程を更に含んでもよい。本開示に係る製造方法において、加圧雰囲気下でフィルム状接着剤を加熱することで、当該フィルム状接着剤の硬化物によって第１の半導体素子を封止するようにしてもよい。
　本開示に係る半導体装置は、窪みを有する基板と、窪みに配置された第１の半導体素子と、基板における窪みを含む領域を覆うように配置されており、第１の半導体素子を封止している第１の封止層と、第１の封止層における基板の側と反対側の表面を覆うように配置された第２の半導体素子とを備え、第１の封止層が熱硬化性樹脂組成物からなるフィルム状接着剤の硬化物からなり、窪みの面積が第２の半導体素子の面積よりも小さい。かかる構成は、熱硬化性樹脂組成物からなるフィルム状接着剤の埋込性向上を図り且つ全体の反りを低減するのに有用である。
　本開示に係る半導体装置は、基板の表面に形成された回路パターンと、第１の半導体素子と回路パターンとを電気的に接続する第１のワイヤとを更に備えてもよい。本開示に係る半導体装置は、第２の半導体素子と回路パターンとを電気的に接続する第２のワイヤと、第２の半導体素子及び第２のワイヤを封止している第２の封止層とを更に備えてもよい。本開示に係る半導体装置は、第２の半導体素子の上に積層された第３の半導体素子を更に備えてもよい。
　本開示によれば、熱硬化性樹脂組成物からなるフィルム状接着剤の埋込性向上を図り且つ全体の反り（Ｂｏｗｉｎｇ）を低減するのに有用な構成を有する半導体装置及びその製造方法が提供される。
図１は本開示に係る半導体装置の一実施形態を模式的に示す断面図である。 図２はフィルム状接着剤と第２の半導体素子とからなる積層体の一例を模式的に示す断面図である。 図３（ａ）は窪みを有する基板の一例を模式的に示す断面図であり、図３（ｂ）は図３（ａ）に示す基板の平面図である。 図４（ａ）～図４（ｃ）は図１に示す半導体装置を製造する過程を模式的に示す断面図である。 図５（ａ）～図５（ｅ）は、フィルム状接着剤と第２の半導体素子とからなる積層体を製造する過程を模式的に示す断面図である。 図６（ａ）及び図６（ｂ）は、窪みを有しない基板上に配置された半導体素子をフィルム状接着剤で埋め込む工程を模式的に示す断面図である。
　以下、図面を参照しながら、本開示の実施形態について詳細に説明する。なお、本発明は以下の実施形態に限定されるものではない。
＜半導体装置＞
　図１は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置１００は、窪み１０ａを有する基板１０と、窪み１０ａに配置された第１の半導体素子Ｗａと、第１の半導体素子Ｗａを封止している第１の封止層１５と、第１の半導体素子Ｗａの上方に配置された第２の半導体素子Ｗｂと、第２の半導体素子Ｗｂを封止している第２の封止層２５とを備える。第１の封止層１５はフィルム状接着剤１５Ｐ（図２参照）の硬化物からなる。なお、図２に示すとおり、フィルム状接着剤１５Ｐと第２の半導体素子Ｗｂは実質的に同じサイズである。図２に示す積層体２０は、フィルム状接着剤１５Ｐと第２の半導体素子Ｗｂとからなり、接着剤付き半導体チップとも称される。積層体２０は、後述のとおり、ダイシング工程及びピックアップ工程を経ることによって作製される（図５参照）。
　図３（ａ）に示すように、基板１０の窪み１０ａは、底面１０ｂと、この底面１０ｂから基板１０の表面１０Ｆ（窪み１０ａ以外の表面）の方向に延びている側面１０ｃとによって構成されている。図３（ｂ）に示すように、平面視における窪み１０ａの形状は矩形（正方形又は長方形）である。製造される半導体装置１００の反りを抑制する観点から、基板１０の厚さ（図３（ａ）に示す厚さＴ）は、例えば、９０～１４０μｍであり、１００～１３０μｍであってもよい。なお、窪み１０ａの形状は、矩形に限らず、円形又は楕円形等の丸みを帯びたものであってもよい。また、窪み１０ａの側面は、フィルム状接着剤の埋込性向上の観点から、例えばテーパ状に形成されていてもよい。
　窪み１０ａの底面１０ｂ上に第１の半導体素子Ｗａが配置される。窪み１０ａの底面１０ｂのサイズは第１の半導体素子Ｗａのサイズよりも大きい。平面視における第１の半導体素子Ｗａの形状は、例えば矩形（正方形又は長方形）である。第１の半導体素子Ｗａの一辺の長さは、例えば、５ｍｍ以下であり、１～５ｍｍ又は３～５ｍｍであってもよい。半導体装置１００の反りの抑制及び第１の封止層１５の埋込性を高度に両立する観点から、第１の半導体素子Ｗａと窪み１０ａの側面１０ｃとの隙間は１．２～５ｍｍであることが好ましく、２～５ｍｍであることがより好ましく、４～５ｍｍであることが更に好ましい。
　窪み１０ａの深さ（図３（ａ）に示す深さＤ）は、窪み１０ａへのフィルム状接着剤の埋込性の観点から、例えば、５～６０μｍであり、１０～５０μｍ又は２０～４０μｍであってもよい。窪み１０ａの深さは、窪み１０ａへのフィルム状接着剤の埋込性の観点から、第１の半導体素子Ｗａの高さ（窪み１０ａの底面１０ｂから第１の半導体素子Ｗａの上面までの高さ）に対して１０～３０％であることが好ましく、１５～２５％であることがより好ましい。
　本実施形態において、第１の半導体素子Ｗａは半導体装置１００を駆動するためのコントローラチップである。第１の半導体素子Ｗａの厚さは、例えば、１０～１７０μｍであり、２０～１００μｍであってもよい。なお、第２の半導体素子Ｗｂの厚さは、例えば、２０～４００μｍであり、５０～２００μｍであってもよい。
　窪み１０ａへのフィルム状接着剤の埋込性の観点から、図１に示すとおり、窪み１０ａのサイズは第２の半導体素子Ｗｂのサイズよりも小さい。より具体的には、基板１０の表面１０Ｆにおける窪み１０ａの開口面積は第２の半導体素子Ｗｂの面積より小さい。そして、窪み１０ａを覆うように基板１０上に積層体２０（図３（ｂ）において破線で示す。）をフィルム状接着剤１５Ｐが下を向くようにして配置したとき、フィルム状接着剤１５Ｐの周縁部１５ａが基板１０の表面１０Ｆに当接する。窪み１０ａの面積（表面１０Ｆにおける開口面積）は、窪み１０ａへのフィルム状接着剤１５Ｐの埋込性の観点から、第２の半導体素子Ｗｂの面積（フィルム状接着剤１５Ｐの面積）に対して３０～８０％であることが好ましく、５０～７５％であることがより好ましい。
　平面視における第２の半導体素子Ｗｂの形状は、例えば矩形（正方形又は長方形）である。第２の半導体素子Ｗｂの一辺の長さは、例えば、２０ｍｍ以下であり、２～２０ｍｍ又は７～２０ｍｍであってもよい。
　図１に示すとおり、基板１０は回路パターンＣ１，Ｃ２を有する。回路パターンＣ１は窪み１０ａの底面１０ｂ上に形成されている。回路パターンＣ２は基板１０の表面１０Ｆ上に形成されている。第１の半導体素子Ｗａは、回路パターンＣ１上に接着剤５を介して圧着されており、第１のワイヤ１１を介して回路パターンＣ２に接続されている。第２の半導体素子Ｗｂは、第１の半導体素子Ｗａの全体と回路パターンＣ２の一部とが覆われるように第１の封止層１５を介して基板１０上に搭載されている。第２の半導体素子Ｗｂは、第２のワイヤ１２を介して回路パターンＣ２に接続されるとともに封止層２５により封止されている。
＜半導体装置の製造方法＞
　半導体装置１００の製造方法について説明する。まず、図４（ａ）に示す構造体３０を作製する。すなわち、基板１０の窪み１０ａに第１の半導体素子Ｗａを配置する。その後、第１の半導体素子Ｗａと回路パターンＣ２とを第１のワイヤ１１で電気的に接続する。
　次に、図４（ｂ）及び図４（ｃ）に示すように、別途準備した積層体２０のフィルム状接着剤１５Ｐを基板１０に対して押圧する。これによって、第１の半導体素子Ｗａ及び第１のワイヤ１１をフィルム状接着剤１５Ｐに埋め込む。フィルム状接着剤１５Ｐの厚さは、第１の半導体素子Ｗａの厚さ及び窪み１０ａの容量等に応じて適宜設定すればよく、例えば、６０～１５０μｍの範囲であればよく、７０～１３０μｍ又は９０～１２０μｍであってもよい。フィルム状接着剤１５Ｐの厚さを上記範囲とすることで、第１の半導体素子Ｗａと第２の半導体素子Ｗｂの間隔（図１における距離Ｇ）を十分に確保することができる。距離Ｇは、例えば２０～１２０μｍであり、３０～１００μｍ又は４０～８０μｍであってもよい。フィルム状接着剤１５Ｐを基板１０に対して押圧する際の温度は例えば８０～１６０℃である。
　フィルム状接着剤１５Ｐは、熱硬化性樹脂組成物であって、例えば、６０～１５０℃（好ましくは８０～１４０℃）の間のいずれかの温度においてずり粘度が５０００Ｐａ・ｓ以下（好ましくは２００～４０００Ｐａ・ｓ）となるものからなることが好ましい。埋込性の観点から、フィルム状接着剤１５Ｐの８０℃におけるずり粘度は５００Ｐａ・ｓ以上であることが好ましく、８００Ｐａ・ｓ以上であることが好ましく、１０００Ｐａ・ｓ以上であることがより好ましい。
　次に、加熱によってフィルム状接着剤１５Ｐを硬化させる。これにより、フィルム状接着剤１５Ｐの硬化物（第１の封止層１５）で第１の半導体素子Ｗａが封止される。フィルム状接着剤１５Ｐの硬化処理は、ボイドの低減の観点から、加圧雰囲気下で実施してもよい。第２の半導体素子Ｗｂと回路パターンＣ２とを第２のワイヤ１２で電気的に接続した後、第２の封止層２５によって第２の半導体素子Ｗｂを封止することによって半導体装置１００が完成する（図１参照）。
　なお、ここで図２に示す積層体２０の製造方法の一例について、図５（ａ）～（ｅ）を参照しながら説明する。まず、ダイシングダイボンディング一体型テープ８（以下、単に「テープ８」という。）を所定の装置（不図示）に配置する。テープ８は、基材層１と粘着層２と接着層１５Ａとをこの順序で備える。図５（ａ）及び図５（ｂ）に示すように、半導体ウエハＷの一方の面に接着層１５Ａが接するようにテープ８を貼り付ける。基材層１は、例えば、ポリエチレンテレフタレートフィルム（ＰＥＴフィルム）である。半導体ウエハＷは、例えば、厚さ１０～１００μｍの薄型半導体ウエハである。半導体ウエハＷは、単結晶シリコンであってもよいし、多結晶シリコン、各種セラミック、ガリウム砒素等の化合物半導体であってもよい。
　図５（ｃ）に示すように、半導体ウエハＷ、粘着層２及び接着層１５Ａをダイシングする。これにより、半導体ウエハＷが個片化されて半導体素子Ｗｂとなる。接着層１５Ａも個片化されてフィルム状接着剤１５Ｐとなる。なお、半導体ウエハＷのダイシングに先立って半導体ウエハＷを研削することによって薄膜化してもよい。
　次に、粘着層２が例えばＵＶ硬化型である場合、図５（ｄ）に示すように、粘着層２に対して紫外線を照射することにより粘着層２を硬化させ、粘着層２とフィルム状接着剤１５Ｐとの間の粘着力を低下させる。紫外線照射後、図５（ｅ）に示されるように、基材層１をエキスパンドすることによって半導体素子Ｗｂを互いに離間させつつ、ニードル４２で突き上げることによって粘着層２から積層体２０のフィルム状接着剤１５Ｐを剥離させるとともに、積層体２０を吸引コレット４４で吸引してピックアップする。このようにして得られた積層体２０は、図４（ｂ）に示すとおり、半導体装置１００の製造に供される。
　以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、一つの窪み１０ａを有する基板１０を使用して半導体装置１００を製造する場合を例示したが、複数の窪みを有する基板を使用し、それぞれの窪みに半導体装置が配置された半導体装置を製造してもよい。また、上記実施形態においては、二つの半導体素子Ｗａ，Ｗｂが積層された態様のパッケージを例示したが、第２の半導体素子Ｗｂの上方に第３の半導体素子が積層されていてもよいし、その上方に更に一つ又は複数の半導体素子が積層されていてもよい。
　以下、本開示について、実施例及び比較例によって説明するが、本発明の範囲はこれらによって限定されるものではない。
［実施例１ａ～１ｃ］
＜第１の半導体素子とフィルム状接着剤とからなる積層体の作製＞
　半導体ウエハ（シリコンウエハ、厚さ７７５μｍ）を準備した。フルオートグラインダーポリッシャーＤＧＰ－８７６１（（株）ディスコ製）を使用して、この半導体ウエハを厚さ３０μｍとなるまで削った。半導体ウエハにダイシングダイボンディング一体型フィルム（日立化成（株）製、接着層の厚さ１０μｍ、粘着層の厚さ１１０μｍ）を貼り付けた。この貼り付けは、フルオートマルチウエハマウンターＤＦＭ－２８００（（株）ディスコ製）を使用して行い、ステージ温度は７０℃とした。
　上記半導体ウエハを以下の条件でダイシングした。これにより、第１の半導体素子（コントローラチップ）とフィルム状接着剤とからなる第１の積層体を得た。
・使用装置：１２インチデュアルダイサーＤＦＤ－６３６１（（株）ディスコ製）
・切断方式：シングルカット方式
・ブレード：ＺＨ０５－ＳＤ４８００－Ｎ１－７０－ＢＢ（（株）ディスコ製）
・ブレード回転数：５００００ｒｐｍ
・切断速度：３０ｍｍ／ｓｅｃ
・チップサイズ３ｍｍ×３ｍｍ
＜第２の半導体素子とフィルム状接着剤とからなる積層体の作製＞
　半導体ウエハ（シリコンウエハ、厚さ７７５μｍ）を準備した。ステルスレーザーダイサーＤＦＬ－７３６１（（株）ディスコ製）を使用し、サイズ１０ｍｍ×１０ｍｍの半導体素子が得られるように、半導体ウエハにレーザーで改質層を形成した。続いて、フルオートグラインダーポリッシャーＤＧＰ－８７６１（（株）ディスコ製）を使用して、この半導体ウエハを厚さ６０μｍとなるまで削った。半導体ウエハにダイシングダイボンディング一体型フィルム（日立化成（株）製、接着層の厚さ１１０μｍ、粘着層の厚さ２０μｍ）を貼り付けた。この貼り付けは、フルオートマルチウエハマウンターＤＦＭ－２８００（（株）ディスコ製）を使用して行い、ステージ温度は７０℃とした。なお、上記ダイシングダイボンディング一体型フィルムの接着層は、硬化後の２６０℃における弾性率が比較的高い（９０～１２０ＭＰａ程度）熱硬化性樹脂組成物からなるものである。
　続いて、冷却エキスパンド装置ＤＤＳ２３００（（株）ディスコ製）を使用して、以下の条件でエキスパンドすることによって半導体ウエハ及び接着層を個片化するとともに、得られた積層体（第２の半導体及びフィルム状接着剤）をピックアップした。
・温度：－１５℃
・冷却室内保持時間：９０ｓｅｃ
・突き上げ量：９ｍｍ
・突き上げ速度：３００ｍｍ/ｓｅｃ
　なお、ヒートシュリンク条件は、突き上げ量７ｍｍ、突き上げ速度３０ｍｍ/ｓｅｃ、保持時間１５ｓｅｃ、ドライヤー温度２２０℃とした。洗浄及び乾燥を実施した後、粘着層に対してＵＶを照射した。ＵＶ条件は照度１００ｍＷ/ｃｍ２、照射量１５０ｍＪ/ｃｍ２とした。これにより、第２の半導体ウエハとフィルム状接着剤とからなる第２の積層体を得た。
＜第１の半導体素子のダイボンディング＞
　表面に窪みを有する三種類の基板（日立化成（株）製、Ｅ－７００Ｇ）を準備した。三種類の基板は窪みのサイズが互いに異なるものであり、窪みのサイズはそれぞれ５ｍｍ×５ｍｍ、７．１ｍｍ×７．１ｍｍ及び８．７ｍｍ×８．７ｍｍであり、深さはいずれも１０μｍであった。各基板の窪みの中心に以下の条件で第１の積層体を圧着した。
・装置：ダイボンダＤＢ－８３０ｐｌｕｓ＋（ＦＡＳＦＯＲＤ　ＴＥＣＨＮＯＬＯＧＹ社製）
・圧着条件：温度１２０℃、時間１秒間、圧力１．０ＭＰａ
　第１の積層体のフィルム状接着剤を以下の条件で硬化させた。
・装置：全自動加圧オーブンＰＣＯＡ－０１Ｔ（ＮＴＴアドバンス社製）
・硬化条件：温度９０℃、圧力０．３ＭＰａ、３分間保持させた後、１４０℃、０．７ＭＰａ、３５分間保持した。
＜第２の半導体素子のダイボンディング＞
　第１の半導体素子をダイボンディングした後の基板上に第２の積層体を以下の条件で圧着させた。
・位置：第１の半導体素子の中心と第２の半導体素子の中心が一致するように、第２の積層体の位置合わせを行った。
・圧着条件：温度１２０℃、時間１．５秒間、圧力１.５ＭＰａ
　第２の半導体素子を圧着後の構造体であって、窪みのサイズが互いに異なる三種類の構造体（実施例１ａ～１ｃ）を後述の評価の対象とした。以下、実施例１ａ～１ｃをまとめて実施例１ということがある。
［比較例１］
　表面に窪みを有しない基板の表面に第１の半導体素子を圧着したことの他は、実施例１と同様にして評価用の構造体（比較例１ａ～１ｃ）を得た。
［実施例２］
　第１の半導体素子の厚さを３０μｍとする代わりに、４０μｍとしたことの他は実施例１と同様にして評価用の構造体を得た。第２の半導体素子を圧着後の構造体であって、窪みのサイズが互いに異なる三種類の構造体（実施例２ａ～２ｃ）を後述の評価の対象とした。以下、実施例２ａ～２ｃをまとめて実施例２ということがある。
［比較例２］
　表面に窪みを有しない基板の表面に第１の半導体素子を圧着したことの他は、実施例２と同様にして評価用の構造体（比較例２ａ～２ｃ）を得た。
［実施例３］
　第１の半導体素子の厚さを３０μｍとする代わりに、５０μｍとしたことの他は実施例１と同様にして評価用の構造体を得た。第２の半導体素子を圧着後の構造体であって、窪みのサイズが互いに異なる三種類の構造体（実施例３ａ～３ｃ）を後述の評価の対象とした。以下、実施例３ａ～３ｃをまとめて実施例３ということがある。
［比較例３］
　表面に窪みを有しない基板の表面に第１の半導体素子を圧着したことの他は、実施例３と同様にして評価用の構造体（比較例３ａ～３ｃ）を得た。
＜反り（Ｂｏｗｉｎｇ）の評価＞
　実施例１～３及び比較例１～３に係る構造体は、チップ埋め込み型の半導体装置を想定したものである。これらの構造体の反り量を以下のようにして測定した。すなわち、デジマチックインジケータＩＤ－Ｈ０５３０（Ｍｉｔｕｔｏｙｏ社製）を使用し、平面上に置いた構造体の左上、右上、中心、左下及び右下の５点を測定点とし、測定結果の最大値から最小値を引いた値を反り量とした。窪みを有する基板を使用したことによる反り量の改善率を以下の式で算出した。
・実施例１の改善率（％）＝（比較例１の反り量－実施例１の反り量）／比較例１の反り量×１００
・実施例２の改善率（％）＝（比較例２の反り量－実施例２の反り量）／比較例２の反り量×１００
・実施例３の改善率（％）＝（比較例３の反り量－実施例３の反り量）／比較例３の反り量×１００
　表１～３に反り量の評価結果を示す。表１～３に示すように、実施例１－１（窪みのサイズが５ｍｍ×５ｍｍ）を除き、反り量の改善率はプラスの値であった。なお、実施例１－１に係る構造体は、反り量の改善率がマイナスの値であるものの、その反り量は比較例との差が０．７μｍ（＝２６μｍ－２５．３μｍ）であり、実用に耐え得る程度であると評価できる。
＜埋込性の評価＞
　実施例１～３及び比較例１～３に係る構造体における第１の半導体素子の埋込性を以下のようにして評価した。
・装置：超音波デジタル画像診断装置ＩＳ－３５０（インサイト株式会社製）
・測定：透過（プローブ３５ＭＨｚ、スキャン長さ（Ｘ：１００ｍｍ、Ｙ：５０ｍｍ）、ピッチ：０．１ｍｍ）
　フィルム状接着剤による第１の半導体素子の埋込性を定量的に評価するため、得られた画像を画像編集ソフト（アドビシステムズ社製フォトショップ（登録商標））を用いて編集してボイド率を算出した。すなわち、フィルム状接着剤で埋め込まれている部分を白、埋め込まれていない部分（ボイド）を黒で表示し、ボイドの割合（ボイド率）を算出した。窪みを有する基板を使用したことによるボイド率の改善率を以下の式で算出した。
・実施例１の改善率（％）＝（比較例１のボイド率－実施例１のボイド率）／比較例１のボイド率×１００
・実施例２の改善率（％）＝（比較例２のボイド率－実施例２のボイド率）／比較例２のボイド率×１００
・実施例３の改善率（％）＝（比較例３のボイド率－実施例３のボイド率）／比較例３のボイド率×１００
　表１～３にボイド率の評価結果を示す。表１～３に示すように、窪みのサイズが５ｍｍ×５ｍｍである場合（実施例１－１、実施例２－１及び実施例３－１）を除き、ボイド率の改善率はプラスの値であった。なお、窪みのサイズが５ｍｍ×５ｍｍである場合、窪みの側面と第１の半導体素子（サイズ３ｍｍ×３ｍｍ）との隙間が１ｍｍしかなかったため、この隙間に接着剤が入り込みにくく、ボイド率が高かったと推察される。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　本開示によれば、熱硬化性樹脂組成物からなるフィルム状接着剤の埋込性向上を図り且つ全体の反り（Ｂｏｗｉｎｇ）を低減するのに有用な構成を有する半導体装置及びその製造方法が提供される。
１０…基板、１０ａ…窪み、１１…第１のワイヤ、１２…第２のワイヤ、１５…第１の封止層（フィルム状接着剤の硬化物）、１５Ｐ…フィルム状接着剤、２０…積層体、１００…半導体装置、Ｃ１，Ｃ２…回路パターン、Ｗａ…第１の半導体素子、Ｗｂ…第２の半導体素子

Claims (18)

  1. 　窪みを有する基板を準備する工程と、
    　前記基板の窪みに第１の半導体素子を配置する工程と、
    　熱硬化性樹脂組成物からなるフィルム状接着剤と第２の半導体素子との積層体をダイシングによって準備する工程と、
    　前記フィルム状接着剤が前記基板における前記窪みを含む領域を覆うとともに前記第１の半導体素子が前記フィルム状接着剤に埋め込まれるように前記積層体を前記基板に対して押圧する工程と、
    　前記フィルム状接着剤を加熱することで、当該フィルム状接着剤の硬化物によって前記第１の半導体素子を封止する工程と、
    を含み、
    　前記窪みの面積は前記第２の半導体素子の面積よりも小さい、半導体装置の製造方法。
  2. 　前記窪みの面積は前記第２の半導体素子の面積に対して３０～８０％である、請求項１に記載の半導体装置の製造方法。
  3. 　前記窪みの深さは前記第１の半導体素子の高さに対して１０～３０％である、請求項１又は２に記載の半導体装置の製造方法。
  4. 　前記フィルム状接着剤の厚さは６０～１５０μｍである、請求項１～３のいずれか一項に記載の半導体装置の製造方法。
  5. 　前記窪みに前記第１の半導体素子を配置した状態において、前記第１の半導体素子と前記窪みの側面との隙間が１．２～５ｍｍである、請求項１～４のいずれか一項に記載の半導体装置の製造方法。
  6. 　前記フィルム状接着剤は６０～１５０℃の間のいずれかの温度においてずり粘度が５０００Ｐａ・ｓ以下となる、請求項１～５のいずれか一項に記載の半導体装置の製造方法。
  7. 　前記基板は表面に回路パターンを有し、
    　前記第１の半導体素子と前記回路パターンとを電気的に接続する第１のワイヤボンディング工程を更に含む、請求項１～６のいずれか一項に記載の半導体装置の製造方法。
  8. 　前記第２の半導体素子と前記回路パターンとを電気的に接続する第２のワイヤボンディング工程と、
    　前記第２の半導体素子及び前記第２のワイヤを樹脂組成物で封止する工程と、
    を更に含む、請求項７に記載の半導体装置の製造方法。
  9. 　前記第２の半導体素子の上に第３の半導体素子を積層する工程を更に含む、請求項１～８のいずれか一項に記載の半導体装置の製造方法。
  10. 　加圧雰囲気下で前記フィルム状接着剤を加熱することで、当該フィルム状接着剤の硬化物によって前記第１の半導体素子を封止する、請求項１～９のいずれか一項に記載の半導体装置の製造方法。
  11. 　窪みを有する基板と、
    　前記窪みに配置された第１の半導体素子と、
    　前記基板における前記窪みを含む領域を覆うように配置されており、前記第１の半導体素子を封止している第１の封止層と、
    　前記第１の封止層における前記基板の側と反対側の表面を覆うように配置された第２の半導体素子と、
    を備え、
    　前記第１の封止層が熱硬化性樹脂組成物からなるフィルム状接着剤の硬化物からなり、
    　前記窪みの面積が前記第２の半導体素子の面積よりも小さい、半導体装置。
  12. 　前記窪みの面積は前記第２の半導体素子の面積に対して３０～８０％である、請求項１１に記載の半導体装置。
  13. 　前記窪みの深さは前記第１の半導体素子の高さに対して１０～３０％である、請求項１１又は１２に記載の半導体装置。
  14. 　前記第１の半導体素子と前記窪みの側面との隙間が１．２～５ｍｍである、請求項１１～１３のいずれか一項に記載の半導体装置。
  15. 　前記基板の厚さは９０～１４０μｍである、請求項１１～１４のいずれか一項に記載の半導体装置。
  16. 　前記基板の表面に形成された回路パターンと、
    　前記第１の半導体素子と前記回路パターンとを電気的に接続する第１のワイヤと、
    を更に備える、請求項１１～１５のいずれか一項に記載の半導体装置。
  17. 　前記第２の半導体素子と前記回路パターンとを電気的に接続する第２のワイヤと、
    　前記第２の半導体素子及び前記第２のワイヤを封止している第２の封止層と、
    を更に備える、請求項１６に記載の半導体装置。
  18. 　前記第２の半導体素子の上に積層された第３の半導体素子を更に備える、請求項１１～１７のいずれか一項に記載の半導体装置。
PCT/JP2018/008565 2018-03-06 2018-03-06 半導体装置及びその製造方法 WO2019171467A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2018/008565 WO2019171467A1 (ja) 2018-03-06 2018-03-06 半導体装置及びその製造方法
SG11202008581XA SG11202008581XA (en) 2018-03-06 2018-03-06 Semiconductor device, and method for manufacturing same
CN201880090773.XA CN111819671A (zh) 2018-03-06 2018-03-06 半导体装置及其制造方法
KR1020207025690A KR102466149B1 (ko) 2018-03-06 2018-03-06 반도체 장치 및 그 제조 방법
JP2020504528A JP7127680B2 (ja) 2018-03-06 2018-03-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008565 WO2019171467A1 (ja) 2018-03-06 2018-03-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2019171467A1 true WO2019171467A1 (ja) 2019-09-12

Family

ID=67846571

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/008565 WO2019171467A1 (ja) 2018-03-06 2018-03-06 半導体装置及びその製造方法

Country Status (5)

Country Link
JP (1) JP7127680B2 (ja)
KR (1) KR102466149B1 (ja)
CN (1) CN111819671A (ja)
SG (1) SG11202008581XA (ja)
WO (1) WO2019171467A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022034854A1 (ja) * 2020-08-11 2022-02-17 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063333A (ja) * 2005-08-29 2007-03-15 Nippon Steel Chem Co Ltd 半導体素子固定用フィルム状接着剤、それを用いた半導体装置、及び、その半導体装置の製造方法
JP2010157631A (ja) * 2008-12-27 2010-07-15 Misuzu Kogyo:Kk 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
JP2013110442A (ja) * 2013-03-11 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2014042165A1 (ja) * 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
JP2015050359A (ja) * 2013-09-02 2015-03-16 日東電工株式会社 封止半導体素子および半導体装置の製造方法
JP2015120836A (ja) * 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2017168850A (ja) * 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077293A (ja) 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP5236134B2 (ja) 2001-01-26 2013-07-17 日立化成株式会社 接着剤組成物、接着部材、半導体搭載用支持部材及び半導体装置等
JP2005103180A (ja) 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 洗濯機
JP2006237628A (ja) 2006-04-14 2006-09-07 Sharp Corp 積層型半導体パッケージ用多層基板およびその製造方法
JP4930204B2 (ja) 2007-06-07 2012-05-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5524465B2 (ja) 2007-10-24 2014-06-18 日立化成株式会社 接着シート及びこれを用いた半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063333A (ja) * 2005-08-29 2007-03-15 Nippon Steel Chem Co Ltd 半導体素子固定用フィルム状接着剤、それを用いた半導体装置、及び、その半導体装置の製造方法
JP2010157631A (ja) * 2008-12-27 2010-07-15 Misuzu Kogyo:Kk 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
WO2014042165A1 (ja) * 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
JP2013110442A (ja) * 2013-03-11 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2015050359A (ja) * 2013-09-02 2015-03-16 日東電工株式会社 封止半導体素子および半導体装置の製造方法
JP2015120836A (ja) * 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2017168850A (ja) * 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022034854A1 (ja) * 2020-08-11 2022-02-17 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
SG11202008581XA (en) 2020-10-29
KR20200128027A (ko) 2020-11-11
JPWO2019171467A1 (ja) 2021-02-12
JP7127680B2 (ja) 2022-08-30
CN111819671A (zh) 2020-10-23
KR102466149B1 (ko) 2022-11-11

Similar Documents

Publication Publication Date Title
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
US8003441B2 (en) Manufacturing method of semiconductor device
US7915080B2 (en) Bonding IC die to TSV wafers
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
JP2017098481A (ja) 半導体装置の製造方法
JP2009260226A (ja) 半導体装置の製造方法
JP2015225933A (ja) 半導体装置及びその製造方法
KR101299773B1 (ko) 반도체장치의 제조방법
WO2021045157A1 (ja) 半導体装置の製造方法及びコレット
WO2019171467A1 (ja) 半導体装置及びその製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP4515129B2 (ja) 半導体装置の製造方法
JP7438973B2 (ja) 半導体装置の製造方法
JP2007281415A (ja) 接着シート
JP6926555B2 (ja) 半導体装置の製造方法
JP2010135565A (ja) 半導体装置及びその製造方法
KR20070095636A (ko) 반도체 칩 접착 및 스택 방법
CN113165118B (zh) 半导体装置的制造方法
TWI837325B (zh) 燒結接合用片材及附有基材之燒結接合用片材
JP7065035B2 (ja) 半導体装置の製造方法
CN113053760A (zh) 封装方法
JP2012084784A (ja) 半導体装置の製造方法並びにそれに用いるダイボンディングフィルム及びそのダイボンディングフィルムを用いた半導体装置
CN116210358A (zh) 半导体装置及其制造方法
JP2011066294A (ja) 半導体装置の製造方法
JP2003243567A (ja) 半導体装置用の補強材

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18908862

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020504528

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18908862

Country of ref document: EP

Kind code of ref document: A1