CN113053760A - 封装方法 - Google Patents
封装方法 Download PDFInfo
- Publication number
- CN113053760A CN113053760A CN201911370902.3A CN201911370902A CN113053760A CN 113053760 A CN113053760 A CN 113053760A CN 201911370902 A CN201911370902 A CN 201911370902A CN 113053760 A CN113053760 A CN 113053760A
- Authority
- CN
- China
- Prior art keywords
- adhesive layer
- carrier wafer
- temperature
- semiconductor chip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 57
- 239000012790 adhesive layer Substances 0.000 claims abstract description 147
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 238000010438 heat treatment Methods 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 45
- 238000012545 processing Methods 0.000 claims description 9
- 238000001179 sorption measurement Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 61
- 229920000297 Rayon Polymers 0.000 description 25
- 239000000463 material Substances 0.000 description 19
- 238000012546 transfer Methods 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000002313 adhesive film Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
一种封装方法，包括：提供载体晶圆；提供半导体芯片，包括待键合面，待键合面上形成有粘胶层；对粘胶层进行第一加热处理，使粘胶层处于第一温度；对载体晶圆进行第二加热处理，使载体晶圆处于第二温度，第二温度小于第一温度；通过粘胶层将半导体芯片键合在载体晶圆上。本发明实施例对载体晶圆进行第二加热处理，载体晶圆处于第二温度，第二温度小于第一温度，使得载体晶圆的温度与粘胶层的温度差不至于过大，从而将处于第一温度的粘胶层键合在处于第二温度的载体晶圆上的过程中，粘胶层的收缩量较小，粘胶层底部的边缘区域不易卷曲，因此粘胶层底部的边缘不易与载体晶圆贴合，使得后续过程中更易去除气泡，有利于提高封装方法的封装性能。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种封装方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
在晶圆级系统封装制程中，通常通过胶粘层(DAF)将裸芯片(Die)与载体晶圆(Carrier wafer)实现物理连接，为了保证粘胶层能够更好的将载体晶圆与裸芯片键合到一起，会预先对粘胶层进行加热处理。
发明内容
本发明实施例解决的问题是提供一种封装方法，在降低封装成本、提高封装效率的同时，提高封装精度。
为解决上述问题，本发明实施例提供一种封装方法，包括：提供载体晶圆；提供半导体芯片，包括待键合面，所述待键合面上形成有粘胶层；对所述粘胶层进行第一加热处理，使所述粘胶层处于第一温度；对所述载体晶圆进行第二加热处理，使所述载体晶圆处于第二温度，所述第二温度小于所述第一温度；通过所述粘胶层将半导体芯片键合在所述载体晶圆上。
可选的，所述半导体芯片与所述载体晶圆键合后，升温加压，对所述粘胶层、半导体芯片以及载体晶圆进行气泡去除处理。
可选的，所述气泡去除处理的工艺参数包括：温度为150℃至200℃，压强为5mtorr至10mtorr。
可选的，所述气泡去除处理的工艺参数包括：工艺时间为3小时至5小时。
可选的，采用高温高压烤箱进行所述气泡去除处理。
可选的，所述第二温度位于40℃至80℃的范围内。
可选的，所述第一温度位于100℃至200℃的范围内。
可选的，对所述粘胶层进行第一加热处理的步骤中，所述半导体芯片形成在键合头的底部，所述键合头包括第一加热装置和位于所述第一加热装置底部的吸附装置。
可选的，所述第一加热装置包括焊头。
可选的，提供载体晶圆的步骤中，所述载体晶圆位于所述第二加热装置上；对所述载体晶圆进行第二加热处理的步骤中，通过第二加热装置使所述载体晶圆处于第二温度。
可选的，所述第二加热装置包括具有电阻丝的键合台。
可选的，所述粘胶层包括DAF膜。
可选的，通过所述粘胶层将半导体芯片键合在所述载体晶圆上的步骤中，键合压力处于3N至5N的范围内，键合时间为0.3秒至1秒。
可选的，所述粘胶层的厚度为10微米至20微米。
可选的，所述半导体芯片包括存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的封装方法中，本发明实施例通过对所述粘胶层进行第一加热处理，使所述粘胶层处于第一温度，处于第一温度的所述粘胶层不易变性，且具有较好的粘性；对所述载体晶圆进行第二加热处理，使所述载体晶圆处于第二温度，所述第二温度小于第一温度，使得所述载体晶圆的温度与所述粘胶层的温度差不至于过大，从而将处于第一温度的粘胶层键合在处于第二温度的载体晶圆上的过程中，所述粘胶层的收缩量较小，粘胶层底部的边缘区域不易卷曲，因此粘胶层底部的边缘不易与载体晶圆贴合，使得后续过程中更易将气泡从粘胶层和载体晶圆之间去除，避免气泡残留在所述封装结构中，有利于提高所述封装方法的封装性能。
附图说明
图1至图4是一种封装方法中各步骤的结构示意图；
图5至图7是另一种封装方法中各步骤的结构示意图；
图8至图14是封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，现有封装方法形成的封装结构中存在缺陷，导致封装结构的性能有待提高。现结合一种封装方法分析出现上述问题的原因。
图1至图4是一种封装方法各步骤对应的结构示意图。
如图1所示，提供半导体芯片2和键合头1，所述半导体芯片2包括待键合面21和与所述待键合面21相对应的非键合面，所述键合头1与所述半导体芯片2的非键合面连接，所述半导体芯片2的待键合面21上形成有DAF层3；通过键合头1对所述DAF层3加热，使得所述DAF层3处于键合温度，在所述键合温度下，所述DAF层3具有粘性。
如图2所示，提供承载台5，所述承载台5上形成有载体晶圆4。
如图3和图4所示，图4为图3在AA方向的剖视图，通过键合头1将所述DAF层3将半导体芯片2键合在所述载体晶圆4上。
处于键合温度的所述DAF层3与载体晶圆4接触时，所述DAF层3能够将所述半导体芯片2与载体晶圆4键合在一起。所述载体晶圆4处于室温，处于键合温度的DAF层3的温度通常位于100℃至200℃内，在所述DAF层3与所述载体晶圆4接触的瞬间，DAF层3中与载体晶圆4接触的接触面会发生形变，未及时逃逸出所述DAF层3和载体晶圆4之间的空气，在所述DAF层3与载体晶圆4之间形成气泡B(如图4所述)，且因为所述DAF层3与载体晶圆4的温差较大，所述DAF层3收缩幅度较大，所述DAF层3的边缘与所述载体晶圆4的表面贴合，后续通过气泡去除处理，不易将气泡从DAF层3和载体晶圆4之间去除。
图5至图7是另一种封装方法各步骤对应的结构示意图。
如图5所示，提供半导体芯片20和键合头10，所述半导体芯片20包括待键合面201和与所述待键合面201相对应的非键合面，所述键合头10与所述半导体芯片20的非键合面连接，所述半导体芯片20的待键合面201上形成有DAF层30。
如图6所示，提供承载台50，所述承载台50上形成有载体晶圆40；通过所述承载台50对所述载体晶圆40进行加热，使所述载体晶圆40处于键合温度，在所述键合温度下，所述DAF层30具有粘性。
如图7所示，通过键合头10将所述DAF层30将半导体芯片20键合在所述载体晶圆40上。
所述DAF层30与处于键合温度的载体晶圆40接触时，所述DAF层30会产生粘性，能够将所述半导体芯片20与载体晶圆40键合在一起。在所述DAF层30与所述载体晶圆40接触的瞬间，DAF层30中与载体晶圆40的接触面会发生形变，所述DAF层30与载体晶圆40之间的空气会形成气泡(bubble)。通常所述载体晶圆40上会键合多个半导体芯片20，最先键合在所述载体晶圆40上的半导体芯片20长时间处于键合温度的烘烤下，会导致DAF层30固化，相应的，所述DAF层30与载体晶圆40之间的气泡会固化，在后续气泡去除处理的过程中，所述DAF层30难以再次流动起来，相应的所述气泡难以再次流动起来，后续通过气泡去除处理，不易将气泡从DAF层30和载体晶圆40之间去除。
为了解决所述技术问题，本发明实施例提供一种封装方法，包括：提供载体晶圆；提供半导体芯片，包括待键合面，所述待键合面上形成有粘胶层；对所述粘胶层进行第一加热处理，使所述粘胶层处于第一温度；对所述载体晶圆进行第二加热处理，使所述载体晶圆处于第二温度，所述第二温度小于所述第一温度；通过所述粘胶层将半导体芯片键合在所述载体晶圆上。
本发明实施例所提供的封装方法中，本发明实施例通过对所述粘胶层进行第一加热处理，使所述粘胶层处于第一温度，处于第一温度的所述粘胶层不易变性，且具有较好的粘性；对所述载体晶圆进行第二加热处理，使所述载体晶圆处于第二温度，所述第二温度小于第一温度，使得所述载体晶圆的温度与所述粘胶层的温度差不至于过大，从而将处于第一温度的粘胶层键合在处于第二温度的载体晶圆上的过程中，所述粘胶层的收缩量较小，粘胶层底部的边缘区域不易卷曲，因此粘胶层底部的边缘不易与载体晶圆贴合，使得后续过程中更易将气泡从粘胶层和载体晶圆之间去除，避免气泡残留在所述封装结构中，有利于提高所述封装方法的封装性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图14是本发明摄像组件的封装方法一实施例中各步骤对应的结构示意图。
参考图8，提供载体晶圆200。
所述载体晶圆200用于与半导体芯片相键合。
本实施例中，所述载体晶圆200的材料为硅。其他实施例中，所述载体晶圆的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述载体晶圆还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述载体晶圆的材料可以是适宜于工艺需要或易于集成的材料。载体晶圆200中也可以形成有器件，如在本实施例同时起承载作用的器件晶圆，该器件与半导体芯片集成连接，实现特定功能集成。
本实施例中，载体晶圆200位于第二加热装置203上。在后续过程中，所述第二加热装置203用于对载体晶圆200进行加热，使得所述载体晶圆200高于常温，减小所述载体晶圆200与用于键合的粘胶层的温度差。
具体的，所述第二加热装置203包括具有电阻丝的键合台(bond stage)。所述键合台，为后续将所述半导体芯片和所述载体晶圆200键合，提供操作平台。
本实施例中，所述载体晶圆200包括第一面201和与第一面201相对应的第二面202，所述载体晶圆200的第一面201为待键合的面。具体的，所述载体晶圆200的第二面202与所述第二加热装置203接触。
参考图9，提供半导体芯片100，包括待键合面101，所述待键合面101上形成有粘胶层103。
所述半导体芯片100为晶圆级系统封装中的待集成芯片，在后续的晶圆级系统封装过程中，所述半导体芯片100通过粘胶层103键合到所述载体晶圆200上。
本实施例中，所述半导体芯片100可以为存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。在其他实施例中，所述半导体芯片还可以是其他功能芯片。
本实施例中，所述晶圆级封装方法用于实现异质集成，因此所述半导体芯片100为硅晶圆制成的芯片。在其他实施例中，所述半导体芯片也可以是其他材质形成的芯片。
本实施例中，所述半导体芯片100通过晶圆切割(Dicing)形成。晶圆切割将带有完工的半导体芯片100的晶圆通过切割工艺进行分割，形成多个独立的半导体芯片100(Die)。常用的晶圆切割工艺包括刀片切割(blade saw)和激光切割。
在所述半导体芯片100的所述待键合面101上形成粘胶层103的步骤包括：提供具有固定作用的框架20；在所述框架20上形成粘胶膜叠层(图中未示出)，所述粘胶膜叠层包括胶膜和位于所述胶膜上的粘胶材料层(图中未示出)；将半导体芯片100放置在所述粘胶膜叠层上；将半导体芯片100放置在所述粘胶膜叠层上后，对所述粘胶膜叠层进行烘烤处理；进行所述烘烤处理后，沿着x方向和y方向对所述半导体芯片100露出的所述粘胶材料层进行切割，位于所述半导体芯片100底部剩余的所述粘胶材料层作为粘胶层103。
本实施例中，所述粘胶材料层的材料包括DAF(Die Attach Film)膜。所述DAF膜为双面具有粘性特性的材料，且DAF膜为固态。DAF膜的黏着性强，经过烘烤处理后，能够与半导体芯片100稳固结合，且DAF膜具有优异的裁切性能，在对所述粘胶材料层进行切割的过程中，不会导致粘胶层103和位于粘胶层103上半导体芯片100散乱的排列在框架20上。此外，DAF膜具有优异的剥除性能，将半导体芯片100和粘胶层103拾取的过程中(如图9所示)，粘胶层103易与胶膜分离。
将半导体芯片100放置在所述粘胶膜叠层上的过程中，所述半导体芯片100的待键合面101与所述粘胶材料层接触。
对所述粘胶膜叠层进行烘烤处理，所述粘胶材料层具有粘性，使半导体芯片100和粘胶材料层完全贴附，增加半导体芯片100和粘胶材料层的粘合程度，从而在对所述粘胶材料层进行切割时，粘胶层103能够稳固的结合在所述半导体芯片100的接触面101上，使得所述粘胶层103具有较高的完整性，后续将半导体芯片100键合到载体晶圆200上的过程中，粘胶层103能够起到良好的粘附效果。
需要说明的是，所述粘胶层103不宜过厚也不宜过薄。若所述粘胶层103过厚，易导致最终形成的封装结构的厚度过大，且若所述粘胶层103过厚，也就是说所述粘胶材料层的厚度过大，相应的形成所述粘胶材料层的工艺时间过长。若所述粘胶层103过薄，后续对所述粘胶层103加热，使所述粘胶层103处于第一温度的过程中，所述粘胶层103易卷曲变形，从而所述粘胶层103表面的平坦度较差，后续利用粘胶层103将载体晶圆200与半导体芯片100键合的过程中，所述粘胶层103与载体晶圆200之间易形成过多的气泡，且因为所述粘胶层103与载体晶圆200之间形成的气泡过多，所述粘胶层103不易提供足够的粘性，导致粘胶层103不易将半导体芯片100与所述载体晶圆200稳固的键合在一起。本实施例中，所述粘胶层103的厚度为10微米至20微米。
需要说明的是，所述半导体芯片100具有电极(图中未示出)，所述电极位于所述半导体芯片100的待键合面101上。后续所述半导体芯片100与所述载体晶圆200键合后，对所述载体晶圆200的第二面202进行减薄处理，并从所述第二面202对所述载体晶圆200和粘胶层103进行刻蚀处理，在所述载体晶圆200中形成露出电极的硅通孔(Through SiliconVia，TSV)。
结合图9，参考图10至图11，对所述粘胶层103进行第一加热处理400(如图11所示)，使所述粘胶层103处于第一温度。
对所述粘胶层103进行加热处理，使所述粘胶层103处于第一温度，在所述第一温度下，所述粘胶层103产生粘性，为后续将半导体芯片100与所述载体晶圆200键合做准备。
本实施例中，对所述粘胶层103进行第一加热处理400的步骤中，所述半导体芯片100形成在键合头的底部，所述键合头包括第一加热装置107和位于所述第一加热装置107底部的吸附装置106。
所述第一加热装置107用于产生热量，提供粘胶层103产生粘性所需的热量。
本实施例中，所述第一加热装置107包括焊头。焊头具有升温快，控温稳定的特点。
吸附装置106用于将半导体芯片100和粘胶层103传递至键合台上。且所述吸附装置106，还用于将所述第一加热装置107提供的热量递到所述粘胶层103，使所述粘胶层103处于所述第一温度。
本实施例中，所述吸附装置106包括吸嘴。
需要说明的是，所述第一温度不宜过高也不宜过低。若所述第一温度过高，所述粘胶层103易固化，导致所述粘胶层103失去粘性，后续通过所述粘胶层103将半导体芯片100键合到所述载体晶圆200的过程中，所述粘胶层103不能将所述半导体芯片100与载体晶圆200稳固的键合在一起；且若所述第一温度过高，键合过程中，所述粘胶层103易固化，相应的形成在所述粘胶层103和所述载体晶圆200之间的气泡易固化，后续对粘胶层103和所述载体晶圆200经过气泡去除处理，所述粘胶层103难以再次流动，相应的所述气泡难以再次流动，所述气泡难以去除。若所述第一温度过低，易导致处于所述第一温度的所述粘胶层103还未具有足够的粘性，后续通过所述粘胶层103将半导体芯片100键合到所述载体晶圆200上的过程中，所述粘胶层103不易将所述半导体芯片100与载体晶圆200稳固的键合在一起。本实施例中，所述第一温度位于100℃至200℃的范围内。
具体的，对所述粘胶层103进行第一加热处理400前，所述封装方法还包括：
如图9所示，在所述待键合面101上形成所述粘胶层103后，通过拾取工具104将所述半导体芯片100和位于所述待键合面101上的粘胶层103，从所述框架20上拾取出来。
本实施例中，所述拾取工具104具有吸附功能，当所述拾取工具104接触到所述半导体芯片100时，半导体芯片100和粘胶层103被吸附至拾取工具104的底部。
本实施例中，所述拾取工具104包括拾取手臂(pick arm)。其他实施例中，所述拾取工具还可以包括拾取头(pick up head)。
如图10所示，通过拾取工具104，将所述半导体芯片100和粘胶层103转移到所述交接工具105上。
通过拾取工具104，将所述半导体芯片100和粘胶层103转移到所述交接工具105上，为后续通过交接工具105将半导体芯片100和粘胶层103转移到键合头上做准备。
所述交接工具105具有吸附功能，当所述交接工具105接触到所述粘胶层103时，所述交接工具105吸附所述粘胶层103和半导体芯片100；当所述交接工具105吸附所述粘胶层103和半导体芯片100后，所述拾取工具104停止对所述半导体芯片100的吸附，从而所述粘胶层103和半导体芯片100由拾取工具104转移到交接工具105上。
通过拾取工具104，将所述半导体芯片100和粘胶层103转移到所述交接工具105上的步骤中，所述拾取工具104翻转180°，使得所述粘胶层103位于所述半导体芯片100上方，便于所述交接工具105吸附所述粘胶层103。
本实施例中，所述交接工具105包括交接手臂(Die transferarm)。
需要说明的是，所述交接工具105吸附住所述粘胶层103，从而所述半导体芯片100的非键合面上未与任何装置接触，便于后续通过键合头吸附所述半导体芯片100的非键合面，露出所述粘胶层103，使得后续能够通过粘胶层103将所述半导体芯片100与所述载体晶圆100进行键合。
如图11所示，通过键合头，将所述半导体芯片100和粘胶层103从所述交接工具105上吸附起。
所述键合头包括第一加热装置107和位于所述第一加热装置107底部的吸附装置106。通过吸附装置106将所述半导体芯片100和粘胶层103从所述交接工具105上吸附起，后续过程中，利用键合头将所述半导体芯片100和粘胶层103，与载体晶圆200键合。
具体的，吸附装置106与所述半导体芯片100中的非键合面接触。
参考图12，对所述载体晶圆200进行第二加热处理500，使所述载体晶圆200处于第二温度，所述第二温度小于所述第一温度。
通过对所述载体晶圆200进行第二加热处理500，使所述载体晶圆200处于第二温度，所述第二温度小于第一温度，使得所述载体晶圆200的温度与所述粘胶层103的温度差不至于过大，从而将处于第一温度的粘胶层103键合在处于第二温度的载体晶圆200上的过程中，所述粘胶层103的收缩量较小，粘胶层103底部的边缘区域不易卷曲，因此粘胶层103底部的边缘不易与载体晶圆200贴合，使得后续过程中更易将气泡从粘胶层103和载体晶圆200之间去除，避免气泡残留在所述封装结构中，有利于提高所述封装方法的封装性能。
具体的，对所述载体晶圆200进行第二加热处理500的步骤中，通过第二加热装置203使所述载体晶圆200处于第二温度。
需要说明的是，所述第二温度不宜过高也不宜过低。若所述第二温度过高，通常所述载体晶圆200上会键合多个半导体芯片100，最先键合在所述载体晶圆200上的半导体芯片100底部的粘胶层103，与所述载体晶圆100表面产生的气泡长时间处于第二温度的烘烤下，会导致粘胶层103固化，相应的，所述粘胶层103与载体晶圆200之间的气泡会固化，后续通过气泡去除处理，所述粘胶层103不易再次流动，相应的所述气泡不易再次流动，所述粘胶层103和载体晶圆200之间的气泡不易去除。若所述第二温度过低，不利于减小所述载体晶圆200与所述粘胶层103的温度差，从而将处于第一温度的粘胶层103键合在处于第二温度的载体晶圆200上的过程中，所述粘胶层103的收缩量较大，粘胶层103底部的边线易与载体晶圆200贴合，导致后续过程中不易将气泡挤出所述粘胶层103和载体晶圆200之间，不易去除气泡。本实施例中，所述第二温度位于40℃至80℃的范围内。
需要说明的是，本实施例中，所述室温是指20℃至40℃。
参考图13，通过所述粘胶层103将半导体芯片100键合在所述载体晶圆200上。
将所述半导体芯片100与所述载体晶圆200键合，为后续对所述载体晶圆200的第二面202进行减薄处理，并在减薄处理后，在所述载体晶圆200的第二面202进行形成露出电极的硅通孔做准备。
本实施例中，采用装晶工艺(Diebond)，将半导体芯片100键合在所述载体晶圆200上。
通过所述粘胶层103将半导体芯片100键合在所述载体晶圆200上的步骤包括：通过键合头施加压力至处于第一温度的所述粘胶层103上，将所述半导体芯片100与载体晶圆200键合。
需要说明的是，通过粘胶层103将半导体芯片100键合在所述载体晶圆200上的步骤中，键合压力不宜过大也不宜过小。若所述键合压力过大，所述半导体芯片100受到的压力过大，所述半导体芯片100易受损，导致半导体芯片100的电学性能发生偏移。若所述键合压力过小，不能稳固将半导体芯片100键合在所述载体晶圆200上。本实施例中，所述键合压力处于3N至5N的范围内。
需要说明的是，通过粘胶层103将半导体芯片100键合在所述载体晶圆200上的步骤中，键合时间不宜过长也不宜过短。若所述键合时间过长，也就是说所述粘胶层103过长时间的处于第一温度，粘胶层103易固化，相应的，所述粘胶层103与载体晶圆200之间的气泡会固化，后续通过气泡去除处理，所述粘胶层103不易再次流动，相应的所述气泡不易再次流动，所述粘胶层103和载体晶圆200之间的气泡不易去除。若所述键合时间过短，所述粘胶层103的底面不易与载体晶圆200的待键合面201紧密贴合，所述粘胶层103不易稳固的将所述半导体芯片100和载体晶圆200键合。本实施例中，所述键合时间为0.3秒至1秒。
参考图14，所述半导体结构的形成方法还包括：所述半导体芯片100与所述载体晶圆200键合后，升温加压，对所述粘胶层103、半导体芯片100以及载体晶圆200进行气泡去除处理。
对所述粘胶层103、半导体芯片100以及载体晶圆200进行气泡去除处理的过程中，高温使得所述粘胶层103具有流动性，从而气泡具有流动性；在高压的作用下，所述气泡直接破裂，或者促使气泡在所述粘胶层103和载体晶圆200之间的运动，当气泡接触到粘胶层103的边缘时，所述气泡被去除。
需要说明的是，所述粘胶层103长时间处于高温下，所述粘胶层103会固化，因此，气泡去除处理还能够起到固化粘胶层103的作用，避免后续的封装过程中，所述粘胶层103受热后，粘胶层103与载体晶圆200之间会形成气泡。
本实施例中，将载体晶圆200、粘胶层103以及半导体芯片100放置在高温高压烤箱600中，利用高温高压烤箱600进行所述气泡去除处理。
需要说明的是，气泡去除处理的过程中，所述温度不宜过高，也不宜过低。若所述温度过高，所述粘胶层103易快速固化，相应的所述气泡也固化，在气泡去除处理的过程中，粘胶层103难以流动，粘胶层103与载体晶圆200之间的气泡不易排出，且所述温度过高，还易破坏所述半导体芯片100中的结构，导致半导体芯片100的电学性能发生偏移。若所述温度过低，进行所述气泡去除处理后，所述粘胶层103不易被固化，在后续过程中，所述粘胶层103受热后，粘胶层103与载体晶圆200之间易再次形成气泡。本实施例中，温度为150℃至200℃。
需要说明的是，气泡去除处理的过程中，压强不宜过高，也不宜过低。若所述压强过大，易破坏所述半导体芯片100中的结构，导致半导体芯片100的电学性能发生偏移。若所述压强过小，所述气泡不易破裂，或者所述气泡不易从粘胶层103与载体晶圆200之间挤出。本实施例中，压强为5mtorr至10mtorr。
需要说明的是，气泡去除处理的过程中，气泡去除处理的工艺时间不宜过短，也不宜过长。若工艺时间过长，易导致封装结构的形成效率较低。若工艺时间过短，所述气泡不易破裂，或者所述气泡不易从粘胶层103与载体晶圆200之间挤出，易导致粘胶层103与载体晶圆200之间残留有过多气泡。本实施例中，工艺时间为3小时至5小时。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种封装方法，其特征在于，包括：
提供载体晶圆；
提供半导体芯片，包括待键合面，所述待键合面上形成有粘胶层；
对所述粘胶层进行第一加热处理，使所述粘胶层处于第一温度；
对所述载体晶圆进行第二加热处理，使所述载体晶圆处于第二温度，所述第二温度小于所述第一温度；
通过所述粘胶层将半导体芯片键合在所述载体晶圆上。
2.如权利要求1所述的封装方法，其特征在于，所述半导体芯片与所述载体晶圆键合后，升温加压，对所述粘胶层、半导体芯片以及载体晶圆进行气泡去除处理。
3.如权利要求2所述的封装方法，其特征在于，所述气泡去除处理的工艺参数包括：温度为150℃至200℃，压强为5mtorr至10mtorr。
4.如权利要求2所述的封装方法，其特征在于，所述气泡去除处理的工艺参数包括：工艺时间为3小时至5小时。
5.如权利要求2所述的封装方法，其特征在于，采用高温高压烤箱进行所述气泡去除处理。
6.如权利要求1或2所述的封装方法，其特征在于，所述第二温度位于40℃至80℃的范围内。
7.如权利要求1或2所述的封装方法，其特征在于，所述第一温度位于100℃至200℃的范围内。
8.如权利要求1或2所述的封装方法，其特征在于，对所述粘胶层进行第一加热处理的步骤中，所述半导体芯片形成在键合头的底部，所述键合头包括第一加热装置和位于所述第一加热装置底部的吸附装置。
9.如权利要求8所述的封装方法，其特征在于，所述第一加热装置包括焊头。
10.如权利要求1或2所述的封装方法，其特征在于，提供载体晶圆的步骤中，所述载体晶圆位于所述第二加热装置上；
对所述载体晶圆进行第二加热处理的步骤中，通过第二加热装置使所述载体晶圆处于第二温度。
11.如权利要求10所述的封装方法，其特征在于，所述第二加热装置包括具有电阻丝的键合台。
12.如权利要求1所述的封装方法，其特征在于，所述粘胶层包括DAF膜。
13.如权利要求1所述的封装方法，其特征在于，通过所述粘胶层将半导体芯片键合在所述载体晶圆上的步骤中，键合压力处于3N至5N的范围内，键合时间为0.3秒至1秒。
14.如权利要求1所述的封装方法，其特征在于，所述粘胶层的厚度为10微米至20微米。
15.如权利要求1所述的封装方法，其特征在于，所述半导体芯片包括存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911370902.3A CN113053760A (zh) | 2019-12-27 | 2019-12-27 | 封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911370902.3A CN113053760A (zh) | 2019-12-27 | 2019-12-27 | 封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113053760A true CN113053760A (zh) | 2021-06-29 |
Family
ID=76505711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911370902.3A Pending CN113053760A (zh) | 2019-12-27 | 2019-12-27 | 封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113053760A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114899113A (zh) * | 2022-04-24 | 2022-08-12 | 武汉新芯集成电路制造有限公司 | 键合装置及键合方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5048179A (en) * | 1986-05-23 | 1991-09-17 | Ricoh Company, Ltd. | IC chip mounting method |
| US20030046812A1 (en) * | 2000-03-10 | 2003-03-13 | Katsumi Terada | Chip-mounting device and method of alignment thereof |
| US20050081986A1 (en) * | 2003-10-15 | 2005-04-21 | Heung-Kyu Kwon | Die bonding apparatus and method for bonding semiconductor chip using the same |
| CN101533786A (zh) * | 2008-03-11 | 2009-09-16 | 印能科技有限公司 | 半导体封装的芯片粘着胶层气泡排除方法 |
| CN109003907A (zh) * | 2018-08-06 | 2018-12-14 | 中芯集成电路（宁波）有限公司 | 封装方法 |
-
2019
- 2019-12-27 CN CN201911370902.3A patent/CN113053760A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5048179A (en) * | 1986-05-23 | 1991-09-17 | Ricoh Company, Ltd. | IC chip mounting method |
| US20030046812A1 (en) * | 2000-03-10 | 2003-03-13 | Katsumi Terada | Chip-mounting device and method of alignment thereof |
| US20050081986A1 (en) * | 2003-10-15 | 2005-04-21 | Heung-Kyu Kwon | Die bonding apparatus and method for bonding semiconductor chip using the same |
| CN101533786A (zh) * | 2008-03-11 | 2009-09-16 | 印能科技有限公司 | 半导体封装的芯片粘着胶层气泡排除方法 |
| CN109003907A (zh) * | 2018-08-06 | 2018-12-14 | 中芯集成电路（宁波）有限公司 | 封装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114899113A (zh) * | 2022-04-24 | 2022-08-12 | 武汉新芯集成电路制造有限公司 | 键合装置及键合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100618837B1 (ko) | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 | |
| KR100609806B1 (ko) | 반도체 장치의 제조 방법 | |
| US8394677B2 (en) | Method of fabricating semiconductor device | |
| JP4330821B2 (ja) | 半導体装置の製造方法 | |
| CN101512742B (zh) | 半导体器件的制造方法 | |
| JP2007250886A (ja) | 半導体装置の製造方法 | |
| JP2007266557A (ja) | 半導体装置の製造方法 | |
| JP3822043B2 (ja) | チップ部品組立体の製造方法 | |
| JP4800524B2 (ja) | 半導体装置の製造方法、及び、製造装置 | |
| TW202125651A (zh) | 半導體裝置的製造方法及夾頭 | |
| CN113053760A (zh) | 封装方法 | |
| JP4515129B2 (ja) | 半導体装置の製造方法 | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001015531A (ja) | 半導体装置及びその製造方法 | |
| JP2013171916A (ja) | 半導体装置の製造方法 | |
| JP4057875B2 (ja) | 半導体装置の製造方法 | |
| JP5023664B2 (ja) | 半導体装置の製造方法 | |
| JP2007194303A (ja) | 半導体装置の製造方法 | |
| JP2004311980A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| WO2019171467A1 (ja) | 半導体装置及びその製造方法 | |
| CN107644843B (zh) | 晶圆堆叠制作方法 | |
| JP6455837B2 (ja) | 半導体装置の製造方法 | |
| WO2020085251A1 (ja) | 半導体装置製造方法 | |
| JP2004311603A (ja) | 半導体装置の製造方法 | |
| KR20230050136A (ko) | 디-래미네이션 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |