JP2004311603A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004311603A JP2004311603A JP2003100962A JP2003100962A JP2004311603A JP 2004311603 A JP2004311603 A JP 2004311603A JP 2003100962 A JP2003100962 A JP 2003100962A JP 2003100962 A JP2003100962 A JP 2003100962A JP 2004311603 A JP2004311603 A JP 2004311603A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- chip
- wafer
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
【課題】薄型ウエハの集合電子部品に従来の接着フィルムを貼り付けると接着フィルムの一部が硬化し、薄型ウエハが反り、ダイシングシートに貼り付けられなかった。
【解決手段】接着フィルムの溶融温度以上で且つ反応開始温度以下の温度で接着フィルムを薄型の集合電子部品に貼り付け、薄型の電子部品をダイシングすることで、接着フィルムを貼り付け後薄型の電子部品が反ることが無くなり、ダイシングシートに貼り付けられない等の問題が発生しなくなった。
【選択図】 図１
【解決手段】接着フィルムの溶融温度以上で且つ反応開始温度以下の温度で接着フィルムを薄型の集合電子部品に貼り付け、薄型の電子部品をダイシングすることで、接着フィルムを貼り付け後薄型の電子部品が反ることが無くなり、ダイシングシートに貼り付けられない等の問題が発生しなくなった。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＩＣチップまたはＩＣパッケージの製造方法に係わり、さらに詳しくはＩＣチップへのダイボンドフィルムの貼り付け方法、ＩＣチップへのプレアプライ封止樹脂の貼り付け方法、ウエハレベルＣＳＰ（チップスケールパッケージ）への封止樹脂の貼り付け方法、パッケージスタック用パッケージ基板への接着剤の貼り付け方法、エリアアレイパッケージへの半田バンプ補強樹脂貼り付け方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージの小型化、薄型化及びＩＣチップをマザーボートに高密度化実装するため、スタックパッケージ、フリップチップ実装、パッケージスタック等が使われてきている。そのため、薄型のＩＣチップ及びＩＣパッケージへのプロセス安定性のある接着剤の貼り付け方法に関する市場要求が大きくなってきている。
【０００３】
例えば、スタックパッケージでは、パッケージサイズの互換性を維持するためパッケージ厚みを一定にし、スタックするチップ数が増えるため、チップ厚を薄くし対応してきている。チップ厚が厚い場合液状のダイボンド材が使用されたが、チップ厚が薄くなることでダイボンド材のチップ表面への這い上がり等の問題のため、予めウエハの裏面にダイボンドフィルムを貼り付け、その後チップサイズに切断後ダイボンドする方法が採られてきた。
【０００４】
しかしながら、前述のダイボンドフィルムはウエハの裏面に貼り付ける際、貼り付け温度でダイボンドフィルムが一部硬化しウエハと接着するため、貼り付け後ウエハが反りダイシング工程でダイシングフィルムが貼れない等の問題が発生していた。
【０００５】
また、フリップチップ実装ではプロセス短縮化のため、予め回路基板に封止樹脂を乗せた後フリップチップ実装する方法が採られる様になったが、チップ厚が薄くなることでボンディング時の封止樹脂の這い上がり、フィレット形成ができない等の問題が発生してきた。そのため、予めＩＣチップ側にフィルム状の封止樹脂を貼り付ける方法が検討されたが、フィルム状の封止樹脂を貼り付けた際、フィルム状の封止樹脂が一部硬化しウエハと接着するため、貼り付け後ウエハが反りダイシングフィルムに貼り付けられない等の問題が発生していた。
【０００６】
また、パッケージスタックではパッケージ総厚を薄くするため、個々のパッケージの厚みが薄くなり、予め接着剤をパッケージに仮接着した際、接着剤が仮硬化するため、パッケージに反りが発生し、単個化工程に問題が発生していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述の半導体装置の製造方法には次のような問題点がある。即ち、接着フィルムをウエハ、集合パッケージ等の集合電子部品に貼り付ける時、接着フィルムが一部硬化し接着するため集合電子部品が反り、電子部品分離工程の分離フィルムに貼り付けることができない等の問題があった。
【０００８】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、電子部品の安価で信頼性のある製造方法を提供するものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、電子部品の一方の面に前記電子部品と同じ大きさのフィルム状接着剤を貼り付ける方法に於いて、少なくとも前記電子部品が複数の集まった集合電子部品に前記フィルム状接着剤の溶融温度以上で且つ反応開始温度以下の温度で前記フィルム状接着剤を前記集合電子部品に貼り付けるフィルム貼り付け工程と、前記フィルム状接着剤が張り付いた前記集合電子部品を個々の電子部品に分離する電子部品分離工程とを包含することを特徴とするものである。
【００１０】
また、前記フィルム貼り付け工程は、真空ラミネート法であることを特徴とするものである。
【００１１】
また、前記電子部品分離工程は、ダイシング法であることを特徴とするものである。
【００１２】
また、前記集合電子部品は、ウエハであることを特徴とするものである。
【００１３】
また、前記ウエハは、予め薄型に研磨されていることを特徴とするものである。
【００１４】
また、前記フィルム貼り付け工程は、前記ウエハの裏面に貼り付けることを特徴とするものである。
【００１５】
また、前記フィルム貼り付け工程は、前記ウエハの素子面に貼り付けることを特徴とするものである。
【００１６】
また、前記ウエハは、予め突起電極が形成されていることを特徴とするものである。
【００１７】
また、前記電子部品は、エリアアレイパッケージであることを特徴とするものである。
【００１８】
【発明の実施の形態】
以下図面に基づいて本発明におけるＩＣチップの実装方法について説明する。図１は本発明の実施の形態に係わる半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。図２は本発明の実施の形態に係わる他の半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、突起電極形成工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。図３は本発明の実施の形態に係わる他の半導体装置の製造方法で集合パッケージ完成、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。図４は本発明の製造方法で製造した半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図５は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図６は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図７は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図８は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図９は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図１０は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図１１は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図１２は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【００１９】
先ず、図１は本発明の実施の形態で半導体装置の実装方法を示す。図１（ａ）のウエハ完成は、半導体の前工程が終了し、ウエハ１内にＩＣチップ２が完成し、ＩＣチップ２上にパット３が形成される。
【００２０】
図１（ｂ）に示すウエハ薄型化工程は、従来のウエハ裏面研磨装置を使い、ウエハ１の裏面を研磨し薄型化する。
【００２１】
図１（ｃ）に示すフィルム貼り付け工程は、ウエハ１の裏面にフィルム状接着剤５を貼り付ける。例えば、ナガセケムテックス株式会社製フィルム封止剤Ｒ６０００を使い、８０℃で１００ミクロン厚のウエハにラミネートした。前記フィルム封止剤Ｒ６０００は溶融温度が４０℃、反応開始温度が１２０℃であり、ラミネート温度では反応は始まらないが溶融しているため、ウエハの裏面に密着した。反りを測定したが、数十ミクロン以下であり後工程で問題となる反りは発生しなかった。
【００２２】
図１（ｄ）に示す電子部品分離工程は、隣り合うＩＣチップ２の分離線４に沿ってウエハ１に分離溝６を形成し、ＩＣチップ２に分離する。分離方法にはレーザー等を使う乾式方法とダイシングを使う湿式方法があるが、分離時の温度上昇に伴うフィルム状接着剤の硬化を防止するため、湿式方法で行うことが望ましい。例えば、従来のダイシングソーを使いフィルム状接着剤５にダイシングフィルム（図示せず）を貼り付けでウエハよりＩＣチップを分離した。切断後、フィルム状接着剤の分離面を検査したが切断面の硬化は無かった。
【００２３】
図１（ｅ）に示す完成は、前記ダイシングフィルムを剥離することで接着剤付ＩＣチップ１００が完成する。また、ダイシングフィルムからの剥離は概接着剤付ＩＣチップをダイボンド工程で行っても問題の無いことは言うまでもない。
【００２４】
図２は本発明の実施の形態で他の半導体装置の実装方法を示す。図２（ａ）のウエハ完成と図２（ｂ）のウエハ薄型化工程は、前述の図１（ａ）のウエハ完成、図１（ｂ）のウエハ薄型化工程と同じであるため説明は省略する。
【００２５】
図２（ｃ）に示す突起電極形成工程は、従来のスタッドバンプ形成法、半田バンプ形成法、金バンプ形成法等によりウエハ１のパット３上に突起電極７を形成する。また、概突起電極は従来のスパッタ法または無電解メッキ法等によるパット上のアンダーバンプメタルのみであっても問題の無いことは言うまでもない。
【００２６】
図２（ｄ）に示すフィルム貼り付け工程は、ウエハ１の表面に突起電極７を覆うようにフィルム状接着剤５を貼り付ける。例えば、ナガセケムテックス株式会社製フィルム封止剤Ｒ６０００を使い、８０℃で１００ミクロン厚のウエハにラミネートした。前記フィルム封止剤Ｒ６０００は溶融温度が４０℃、反応開始温度が１２０℃であり、ラミネート温度では反応は始まらないが溶融しているため、ウエハの表面に密着した。反りを測定したが、数十ミクロン以下であり後工程で問題となる反りは発生しなかった。また、ラミネート方法は突起電極に起因するボイドの発生を防ぐため、真空ラミネート法でラミネートすることが望ましい。
【００２７】
図２（ｄ）に示す電子部品分離工程は、隣り合うＩＣチップ２の分離線４に沿ってウエハ１に分離溝６を形成し、ＩＣチップ２に分離する。分離方法にはレーザー等を使う乾式方法とダイシングを使う湿式方法があるが、分離時の温度上昇に伴うフィルム状接着剤の硬化を防止するため、湿式方法で行うことが望ましい。例えば、従来のダイシングソーを使いフィルム状接着剤５にダイシングフィルム（図示せず）を貼り付けでウエハよりＩＣチップを分離した。切断後、フィルム状接着剤の分離面を検査したが切断面の硬化は無かった。
【００２８】
図２（ｅ）に示す完成は、前記ダイシングフィルムを剥離することで接着剤付ＩＣチップ１１０が完成する。フィルム状接着剤をウエハレベルＣＳＰに適用する場合、ダイシングフィルム剥離後封止樹脂を硬化させることで反りのない接着剤付ＩＣチップが完成する。フィルム状接着剤をプレアプライ封止樹脂び適用する場合、ダイシングフィルムからの剥離は概接着剤付ＩＣチップをボンディング工程で行っても問題の無いことは言うまでもない。また、当説明ではフィルム状接着剤は突起電極を完全に覆った図面で説明したが、フィルム状接着剤が突起電極よりも低くても、更に突起電極面がフィルム状接着剤から露出していても問題のないことは言うまでもない。
【００２９】
図３は本発明の実施の形態で他の半導体装置の実装方法を示す。図３（ａ）に示す集合パッケージ基板完成は、単体のパッケージ基板１９がマトリックス状に配置された集合回路基板８の各パッケージ基板１９上にＩＣチップ２が配置されている。ワイヤー１０によりＩＣチップ２とパッケージ基板１９が電気的に接続され、封止樹脂１２により封止されたＩＣパッケージ９がマトリックス状に配置さている。各ＩＣパッケージ９には半田バンプ１１が形成されている。
【００３０】
図３（ｂ）に示すフィルム樹脂貼り付け工程は、集合回路基板８の半田バンプ１１面にフィルム状接着剤５を貼り付ける。例えば、ナガセケムテックス株式会社製フィルム封止剤Ｒ６０００を使い、８０℃で０．５ミリ厚のＩＣチップを実装した集合パッケージ基板にラミネートした。前記フィルム封止剤Ｒ６０００は溶融温度が４０℃、反応開始温度が１２０℃であり、ラミネート温度では反応は始まらないが溶融しているため、パッケージ基板面に密着している。反りを測定したが、数十ミクロン以下であり後工程で問題となる反りは発生しなかった。また、ラミネート方法は突起電極に起因するボイドの発生を防ぐため、真空ラミネート法でラミネートすることが望ましい。
【００３１】
図３（ｃ）に示す電子部品分離工程は、隣り合うＩＣパッケージ９のパッケージ切断線２０に沿って分離溝６を形成し、ＩＣパッケージ９に分離する。分離方法にはルーター等による乾式方法とダイシングを使う湿式方法があるが、分離時の温度上昇に伴うフィルム状接着剤の硬化を防止するため、湿式方法で行うことが望ましい。従来のダイシングソーを使いフィルム状接着剤面にダイシングフィルム（図示せず）を貼り付け、ＩＣパッケージに分離した。切断後、フィルム状接着剤の分離面を検査したが切断面の硬化は無かった。
【００３２】
図３（ｄ）に示す完成は、前記ダイシングフィルムを剥離することで接着剤付ＩＣパッケージ１２０が完成する。また、実装方法はワイヤーボンディング法で説明したが、他の実装方法であっても問題なく、シングルチップパッケージだけでなくマルチチップパッケージであっても問題なく、基板はリジッド基板、フレキシブル基板、セラミック基板、リードフレーム基板であっても問題ないことは言うまでもない。さらに、当説明ではフィルム状接着剤は、半田バンプを完全に覆った図面で説明したが、フィルム状接着剤が半田バンプよりも低くても、更に、半田バンプ面がフィルム状接着剤から露出していても問題のないことは言うまでもない。
【００３３】
図４は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図４（ａ）に示す半導体装置は、ＩＣチップ２の裏面にＩＣチップ２と同じサイズのフィルム状接着剤５が張り付けられている。
【００３４】
図４（ｂ）に示す半導体装置は、実装基板１３上に複数のＩＣチップ２が積層されている。最下層のＩＣチップ２は、フィルム状接着剤５で実装基板１３に接着されており、上部のＩＣチップ２‘はＩＣチップ２にフィルム状接着剤５’により接着している。ＩＣチップの厚みが薄くてもフィルム状接着剤の大きさがＩＣチップと同じなため、はみだし等によるボンディングツールへの接着剤の付着は無かった。各ＩＣチップ２は実装基板１３または他のＩＣチップ２‘にワイヤー１０で接続され、封止樹脂１２で封止されている。
【００３５】
図５は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図５（ａ）に示す半導体装置は、ＩＣチップ２のパット３上にスタッドバンプ１４が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００３６】
図５（ｂ）に示す半導体装置は、実装基板１３上にＩＣチップ２が圧接法等の実装方法によりフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００３７】
図６は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図６（ａ）に示す半導体装置は、ＩＣチップ２のパット３上に半田バンプ１５が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００３８】
図６（ｂ）に示す半導体装置は、実装基板１３上にＩＣチップ２が位置合わせ、仮接着、リフローされることで、半田バンプ１５が溶融しフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００３９】
図７は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図７（ａ）に示す半導体装置は、ＩＣチップ２のパット３上に金バンプ１６が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００４０】
図７（ｂ）に示す半導体装置は、実装基板１３上にＩＣチップ２が熱圧着法等によりフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００４１】
図８は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図８（ａ）に示す半導体装置は、ＩＣチップ２のパット３上に銅バンプ２２が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。銅バンプ２２の上面はフィルム状接着剤５で覆われていない。
【００４２】
図８（ｂ）に示す半導体装置は、フィルム状接着剤５を硬化し、銅バンプ２２の上に半田ボールを配置しリフローすることで半田バンプ２３形成されウエハレベルＣＳＰが完成する。
【００４３】
図９は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図９（ａ）に示す半導体装置は、ＩＣチップ２のパット３上にアンダーバンプメタル１７が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００４４】
図９（ｂ）に示す半導体装置は、実装基板１３上にスタッドバンプ１８が形成されＩＣチップ２が熱圧着法等によりフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００４５】
図１０は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図１０（ａ）に示す半導体装置は、ＩＣパッケージ９の下面にあるエリアアレイ状の半田バンプ１１面にＩＣパッケージ９と同じサイズのフィルム状接着剤５が半田バンプ１１を覆って張り付けられている。
【００４６】
図１０（ｂ）に示す半導体装置は、実装基板１３上にＩＣパッケージ９の半田バンプ１１が半田接続されている。フィルム状接着剤５はＩＣパッケージ９と同じ大きさのため、良好なフィレットが形成されている。
【００４７】
図１１は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図１１（ａ）に示す半導体装置は、ＩＣパッケージ９の下面にあるエリアアレイ状の半田バンプ１１面にＩＣパッケージ９と同じサイズのフィルム状接着剤５が半田バンプ１１を露出し、半田バンプ１１よりも低く貼り付けられている。
【００４８】
図１１（ｂ）に示す半導体装置は、実装基板１３上にＩＣパッケージ９の半田バンプ１１が半田接続されている。フィルム状接着剤５は半田バンプ１１のパッケージ基板１９との密着力の補強となっている。
【００４９】
図１２は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図１２（ａ）に示す半導体装置は、ＩＣパッケージ９の下面にエリアアレイ状に半田バンプ１１が形成され、上面に他のパッケージと接続するためのパット２１が形成されている。ＩＣパッケージ９と同じサイズのフィルム状接着剤５が半田バンプ１１を覆って張り付けられている。
【００５０】
図１２（ｂ）に示す半導体装置は、ＩＣパッケージ９のパット２１と他のＩＣパッケージ９‘の半田バンプ１１がフィルム状接着剤５で封止され、半田接続されている。フィルム状接着剤５はＩＣパッケージ９と同じ大きさのため、良好なフィレットが形成されている。
【００５１】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法よれば、フィルム状接着剤をフィルム状接着剤の溶融温度以上で且つ反応温度以上以下で集合電子部品に接着するため、薄型の集合電子部品でも反ることなく接着できるため、後工程で問題が発生することがなく安価な信頼性のある実装工程を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。
【図２】本発明の実施の形態に係わる他の半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、突起電極形成工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。
【図３】本発明の実施の形態に係わる他の半導体装置の製造方法で集合パッケージ完成、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。
【図４】本発明の製造方法で製造した半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図５】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図６】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図７】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図８】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図９】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図１０】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図１１】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図１２】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【符号の説明】
１ ウエハ
２ ＩＣチップ
３ パット
４ 分離線
５ フィルム状接着剤
６ 分離溝
７ 突起電極
８ 集合回路基板
９ ＩＣパッケージ
１０ ワイヤー
１１ 半田バンプ
１２ 封止樹脂
１３ 実装基板
１４ スタッドバンプ
１５ 半田バンプ
１６ 金バンプ
１７ アンダーバンプメタル
１８ スタッドバンプ
１９ パッケージ基板
２０ パッケージ切断線
２１ パット
２２ 銅バンプ
２３ 半田バンプ
１００ 接着剤付ＩＣチップ
１１０ 接着剤付ＩＣチップ
１２０ 接着剤付ＩＣパッケージ
【発明の属する技術分野】
本発明はＩＣチップまたはＩＣパッケージの製造方法に係わり、さらに詳しくはＩＣチップへのダイボンドフィルムの貼り付け方法、ＩＣチップへのプレアプライ封止樹脂の貼り付け方法、ウエハレベルＣＳＰ（チップスケールパッケージ）への封止樹脂の貼り付け方法、パッケージスタック用パッケージ基板への接着剤の貼り付け方法、エリアアレイパッケージへの半田バンプ補強樹脂貼り付け方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージの小型化、薄型化及びＩＣチップをマザーボートに高密度化実装するため、スタックパッケージ、フリップチップ実装、パッケージスタック等が使われてきている。そのため、薄型のＩＣチップ及びＩＣパッケージへのプロセス安定性のある接着剤の貼り付け方法に関する市場要求が大きくなってきている。
【０００３】
例えば、スタックパッケージでは、パッケージサイズの互換性を維持するためパッケージ厚みを一定にし、スタックするチップ数が増えるため、チップ厚を薄くし対応してきている。チップ厚が厚い場合液状のダイボンド材が使用されたが、チップ厚が薄くなることでダイボンド材のチップ表面への這い上がり等の問題のため、予めウエハの裏面にダイボンドフィルムを貼り付け、その後チップサイズに切断後ダイボンドする方法が採られてきた。
【０００４】
しかしながら、前述のダイボンドフィルムはウエハの裏面に貼り付ける際、貼り付け温度でダイボンドフィルムが一部硬化しウエハと接着するため、貼り付け後ウエハが反りダイシング工程でダイシングフィルムが貼れない等の問題が発生していた。
【０００５】
また、フリップチップ実装ではプロセス短縮化のため、予め回路基板に封止樹脂を乗せた後フリップチップ実装する方法が採られる様になったが、チップ厚が薄くなることでボンディング時の封止樹脂の這い上がり、フィレット形成ができない等の問題が発生してきた。そのため、予めＩＣチップ側にフィルム状の封止樹脂を貼り付ける方法が検討されたが、フィルム状の封止樹脂を貼り付けた際、フィルム状の封止樹脂が一部硬化しウエハと接着するため、貼り付け後ウエハが反りダイシングフィルムに貼り付けられない等の問題が発生していた。
【０００６】
また、パッケージスタックではパッケージ総厚を薄くするため、個々のパッケージの厚みが薄くなり、予め接着剤をパッケージに仮接着した際、接着剤が仮硬化するため、パッケージに反りが発生し、単個化工程に問題が発生していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述の半導体装置の製造方法には次のような問題点がある。即ち、接着フィルムをウエハ、集合パッケージ等の集合電子部品に貼り付ける時、接着フィルムが一部硬化し接着するため集合電子部品が反り、電子部品分離工程の分離フィルムに貼り付けることができない等の問題があった。
【０００８】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、電子部品の安価で信頼性のある製造方法を提供するものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、電子部品の一方の面に前記電子部品と同じ大きさのフィルム状接着剤を貼り付ける方法に於いて、少なくとも前記電子部品が複数の集まった集合電子部品に前記フィルム状接着剤の溶融温度以上で且つ反応開始温度以下の温度で前記フィルム状接着剤を前記集合電子部品に貼り付けるフィルム貼り付け工程と、前記フィルム状接着剤が張り付いた前記集合電子部品を個々の電子部品に分離する電子部品分離工程とを包含することを特徴とするものである。
【００１０】
また、前記フィルム貼り付け工程は、真空ラミネート法であることを特徴とするものである。
【００１１】
また、前記電子部品分離工程は、ダイシング法であることを特徴とするものである。
【００１２】
また、前記集合電子部品は、ウエハであることを特徴とするものである。
【００１３】
また、前記ウエハは、予め薄型に研磨されていることを特徴とするものである。
【００１４】
また、前記フィルム貼り付け工程は、前記ウエハの裏面に貼り付けることを特徴とするものである。
【００１５】
また、前記フィルム貼り付け工程は、前記ウエハの素子面に貼り付けることを特徴とするものである。
【００１６】
また、前記ウエハは、予め突起電極が形成されていることを特徴とするものである。
【００１７】
また、前記電子部品は、エリアアレイパッケージであることを特徴とするものである。
【００１８】
【発明の実施の形態】
以下図面に基づいて本発明におけるＩＣチップの実装方法について説明する。図１は本発明の実施の形態に係わる半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。図２は本発明の実施の形態に係わる他の半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、突起電極形成工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。図３は本発明の実施の形態に係わる他の半導体装置の製造方法で集合パッケージ完成、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。図４は本発明の製造方法で製造した半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図５は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図６は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図７は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図８は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図９は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図１０は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図１１は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。図１２は本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【００１９】
先ず、図１は本発明の実施の形態で半導体装置の実装方法を示す。図１（ａ）のウエハ完成は、半導体の前工程が終了し、ウエハ１内にＩＣチップ２が完成し、ＩＣチップ２上にパット３が形成される。
【００２０】
図１（ｂ）に示すウエハ薄型化工程は、従来のウエハ裏面研磨装置を使い、ウエハ１の裏面を研磨し薄型化する。
【００２１】
図１（ｃ）に示すフィルム貼り付け工程は、ウエハ１の裏面にフィルム状接着剤５を貼り付ける。例えば、ナガセケムテックス株式会社製フィルム封止剤Ｒ６０００を使い、８０℃で１００ミクロン厚のウエハにラミネートした。前記フィルム封止剤Ｒ６０００は溶融温度が４０℃、反応開始温度が１２０℃であり、ラミネート温度では反応は始まらないが溶融しているため、ウエハの裏面に密着した。反りを測定したが、数十ミクロン以下であり後工程で問題となる反りは発生しなかった。
【００２２】
図１（ｄ）に示す電子部品分離工程は、隣り合うＩＣチップ２の分離線４に沿ってウエハ１に分離溝６を形成し、ＩＣチップ２に分離する。分離方法にはレーザー等を使う乾式方法とダイシングを使う湿式方法があるが、分離時の温度上昇に伴うフィルム状接着剤の硬化を防止するため、湿式方法で行うことが望ましい。例えば、従来のダイシングソーを使いフィルム状接着剤５にダイシングフィルム（図示せず）を貼り付けでウエハよりＩＣチップを分離した。切断後、フィルム状接着剤の分離面を検査したが切断面の硬化は無かった。
【００２３】
図１（ｅ）に示す完成は、前記ダイシングフィルムを剥離することで接着剤付ＩＣチップ１００が完成する。また、ダイシングフィルムからの剥離は概接着剤付ＩＣチップをダイボンド工程で行っても問題の無いことは言うまでもない。
【００２４】
図２は本発明の実施の形態で他の半導体装置の実装方法を示す。図２（ａ）のウエハ完成と図２（ｂ）のウエハ薄型化工程は、前述の図１（ａ）のウエハ完成、図１（ｂ）のウエハ薄型化工程と同じであるため説明は省略する。
【００２５】
図２（ｃ）に示す突起電極形成工程は、従来のスタッドバンプ形成法、半田バンプ形成法、金バンプ形成法等によりウエハ１のパット３上に突起電極７を形成する。また、概突起電極は従来のスパッタ法または無電解メッキ法等によるパット上のアンダーバンプメタルのみであっても問題の無いことは言うまでもない。
【００２６】
図２（ｄ）に示すフィルム貼り付け工程は、ウエハ１の表面に突起電極７を覆うようにフィルム状接着剤５を貼り付ける。例えば、ナガセケムテックス株式会社製フィルム封止剤Ｒ６０００を使い、８０℃で１００ミクロン厚のウエハにラミネートした。前記フィルム封止剤Ｒ６０００は溶融温度が４０℃、反応開始温度が１２０℃であり、ラミネート温度では反応は始まらないが溶融しているため、ウエハの表面に密着した。反りを測定したが、数十ミクロン以下であり後工程で問題となる反りは発生しなかった。また、ラミネート方法は突起電極に起因するボイドの発生を防ぐため、真空ラミネート法でラミネートすることが望ましい。
【００２７】
図２（ｄ）に示す電子部品分離工程は、隣り合うＩＣチップ２の分離線４に沿ってウエハ１に分離溝６を形成し、ＩＣチップ２に分離する。分離方法にはレーザー等を使う乾式方法とダイシングを使う湿式方法があるが、分離時の温度上昇に伴うフィルム状接着剤の硬化を防止するため、湿式方法で行うことが望ましい。例えば、従来のダイシングソーを使いフィルム状接着剤５にダイシングフィルム（図示せず）を貼り付けでウエハよりＩＣチップを分離した。切断後、フィルム状接着剤の分離面を検査したが切断面の硬化は無かった。
【００２８】
図２（ｅ）に示す完成は、前記ダイシングフィルムを剥離することで接着剤付ＩＣチップ１１０が完成する。フィルム状接着剤をウエハレベルＣＳＰに適用する場合、ダイシングフィルム剥離後封止樹脂を硬化させることで反りのない接着剤付ＩＣチップが完成する。フィルム状接着剤をプレアプライ封止樹脂び適用する場合、ダイシングフィルムからの剥離は概接着剤付ＩＣチップをボンディング工程で行っても問題の無いことは言うまでもない。また、当説明ではフィルム状接着剤は突起電極を完全に覆った図面で説明したが、フィルム状接着剤が突起電極よりも低くても、更に突起電極面がフィルム状接着剤から露出していても問題のないことは言うまでもない。
【００２９】
図３は本発明の実施の形態で他の半導体装置の実装方法を示す。図３（ａ）に示す集合パッケージ基板完成は、単体のパッケージ基板１９がマトリックス状に配置された集合回路基板８の各パッケージ基板１９上にＩＣチップ２が配置されている。ワイヤー１０によりＩＣチップ２とパッケージ基板１９が電気的に接続され、封止樹脂１２により封止されたＩＣパッケージ９がマトリックス状に配置さている。各ＩＣパッケージ９には半田バンプ１１が形成されている。
【００３０】
図３（ｂ）に示すフィルム樹脂貼り付け工程は、集合回路基板８の半田バンプ１１面にフィルム状接着剤５を貼り付ける。例えば、ナガセケムテックス株式会社製フィルム封止剤Ｒ６０００を使い、８０℃で０．５ミリ厚のＩＣチップを実装した集合パッケージ基板にラミネートした。前記フィルム封止剤Ｒ６０００は溶融温度が４０℃、反応開始温度が１２０℃であり、ラミネート温度では反応は始まらないが溶融しているため、パッケージ基板面に密着している。反りを測定したが、数十ミクロン以下であり後工程で問題となる反りは発生しなかった。また、ラミネート方法は突起電極に起因するボイドの発生を防ぐため、真空ラミネート法でラミネートすることが望ましい。
【００３１】
図３（ｃ）に示す電子部品分離工程は、隣り合うＩＣパッケージ９のパッケージ切断線２０に沿って分離溝６を形成し、ＩＣパッケージ９に分離する。分離方法にはルーター等による乾式方法とダイシングを使う湿式方法があるが、分離時の温度上昇に伴うフィルム状接着剤の硬化を防止するため、湿式方法で行うことが望ましい。従来のダイシングソーを使いフィルム状接着剤面にダイシングフィルム（図示せず）を貼り付け、ＩＣパッケージに分離した。切断後、フィルム状接着剤の分離面を検査したが切断面の硬化は無かった。
【００３２】
図３（ｄ）に示す完成は、前記ダイシングフィルムを剥離することで接着剤付ＩＣパッケージ１２０が完成する。また、実装方法はワイヤーボンディング法で説明したが、他の実装方法であっても問題なく、シングルチップパッケージだけでなくマルチチップパッケージであっても問題なく、基板はリジッド基板、フレキシブル基板、セラミック基板、リードフレーム基板であっても問題ないことは言うまでもない。さらに、当説明ではフィルム状接着剤は、半田バンプを完全に覆った図面で説明したが、フィルム状接着剤が半田バンプよりも低くても、更に、半田バンプ面がフィルム状接着剤から露出していても問題のないことは言うまでもない。
【００３３】
図４は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図４（ａ）に示す半導体装置は、ＩＣチップ２の裏面にＩＣチップ２と同じサイズのフィルム状接着剤５が張り付けられている。
【００３４】
図４（ｂ）に示す半導体装置は、実装基板１３上に複数のＩＣチップ２が積層されている。最下層のＩＣチップ２は、フィルム状接着剤５で実装基板１３に接着されており、上部のＩＣチップ２‘はＩＣチップ２にフィルム状接着剤５’により接着している。ＩＣチップの厚みが薄くてもフィルム状接着剤の大きさがＩＣチップと同じなため、はみだし等によるボンディングツールへの接着剤の付着は無かった。各ＩＣチップ２は実装基板１３または他のＩＣチップ２‘にワイヤー１０で接続され、封止樹脂１２で封止されている。
【００３５】
図５は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図５（ａ）に示す半導体装置は、ＩＣチップ２のパット３上にスタッドバンプ１４が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００３６】
図５（ｂ）に示す半導体装置は、実装基板１３上にＩＣチップ２が圧接法等の実装方法によりフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００３７】
図６は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図６（ａ）に示す半導体装置は、ＩＣチップ２のパット３上に半田バンプ１５が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００３８】
図６（ｂ）に示す半導体装置は、実装基板１３上にＩＣチップ２が位置合わせ、仮接着、リフローされることで、半田バンプ１５が溶融しフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００３９】
図７は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図７（ａ）に示す半導体装置は、ＩＣチップ２のパット３上に金バンプ１６が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００４０】
図７（ｂ）に示す半導体装置は、実装基板１３上にＩＣチップ２が熱圧着法等によりフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００４１】
図８は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図８（ａ）に示す半導体装置は、ＩＣチップ２のパット３上に銅バンプ２２が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。銅バンプ２２の上面はフィルム状接着剤５で覆われていない。
【００４２】
図８（ｂ）に示す半導体装置は、フィルム状接着剤５を硬化し、銅バンプ２２の上に半田ボールを配置しリフローすることで半田バンプ２３形成されウエハレベルＣＳＰが完成する。
【００４３】
図９は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図９（ａ）に示す半導体装置は、ＩＣチップ２のパット３上にアンダーバンプメタル１７が形成され、ＩＣチップ２と同じサイズのフィルム状接着剤５がＩＣチップの上面に張り付けられている。
【００４４】
図９（ｂ）に示す半導体装置は、実装基板１３上にスタッドバンプ１８が形成されＩＣチップ２が熱圧着法等によりフリップチップ実装されている。フィルム状接着剤５はＩＣチップ２と同じ大きさのため、ボンディング時ボンディングツールへの接着剤の付着はなく、また良好なフィレットが形成された。
【００４５】
図１０は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図１０（ａ）に示す半導体装置は、ＩＣパッケージ９の下面にあるエリアアレイ状の半田バンプ１１面にＩＣパッケージ９と同じサイズのフィルム状接着剤５が半田バンプ１１を覆って張り付けられている。
【００４６】
図１０（ｂ）に示す半導体装置は、実装基板１３上にＩＣパッケージ９の半田バンプ１１が半田接続されている。フィルム状接着剤５はＩＣパッケージ９と同じ大きさのため、良好なフィレットが形成されている。
【００４７】
図１１は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図１１（ａ）に示す半導体装置は、ＩＣパッケージ９の下面にあるエリアアレイ状の半田バンプ１１面にＩＣパッケージ９と同じサイズのフィルム状接着剤５が半田バンプ１１を露出し、半田バンプ１１よりも低く貼り付けられている。
【００４８】
図１１（ｂ）に示す半導体装置は、実装基板１３上にＩＣパッケージ９の半田バンプ１１が半田接続されている。フィルム状接着剤５は半田バンプ１１のパッケージ基板１９との密着力の補強となっている。
【００４９】
図１２は本発明の製造方法で製造した半導体装置とその半導体装置を使った半導体装置を示す説明図である。図１２（ａ）に示す半導体装置は、ＩＣパッケージ９の下面にエリアアレイ状に半田バンプ１１が形成され、上面に他のパッケージと接続するためのパット２１が形成されている。ＩＣパッケージ９と同じサイズのフィルム状接着剤５が半田バンプ１１を覆って張り付けられている。
【００５０】
図１２（ｂ）に示す半導体装置は、ＩＣパッケージ９のパット２１と他のＩＣパッケージ９‘の半田バンプ１１がフィルム状接着剤５で封止され、半田接続されている。フィルム状接着剤５はＩＣパッケージ９と同じ大きさのため、良好なフィレットが形成されている。
【００５１】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法よれば、フィルム状接着剤をフィルム状接着剤の溶融温度以上で且つ反応温度以上以下で集合電子部品に接着するため、薄型の集合電子部品でも反ることなく接着できるため、後工程で問題が発生することがなく安価な信頼性のある実装工程を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。
【図２】本発明の実施の形態に係わる他の半導体装置の製造方法でウエハ完成、ウエハ薄型化工程、突起電極形成工程、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。
【図３】本発明の実施の形態に係わる他の半導体装置の製造方法で集合パッケージ完成、フィルム貼り付け工程、電子部品分離工程、完成を示す説明図である。
【図４】本発明の製造方法で製造した半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図５】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図６】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図７】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図８】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図９】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図１０】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図１１】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【図１２】本発明の製造方法で製造した他の半導体装置とその半導体装置をつかった半導体装置を示す説明図である。
【符号の説明】
１ ウエハ
２ ＩＣチップ
３ パット
４ 分離線
５ フィルム状接着剤
６ 分離溝
７ 突起電極
８ 集合回路基板
９ ＩＣパッケージ
１０ ワイヤー
１１ 半田バンプ
１２ 封止樹脂
１３ 実装基板
１４ スタッドバンプ
１５ 半田バンプ
１６ 金バンプ
１７ アンダーバンプメタル
１８ スタッドバンプ
１９ パッケージ基板
２０ パッケージ切断線
２１ パット
２２ 銅バンプ
２３ 半田バンプ
１００ 接着剤付ＩＣチップ
１１０ 接着剤付ＩＣチップ
１２０ 接着剤付ＩＣパッケージ
Claims (9)
- 電子部品の一方の面に前記電子部品と同じ大きさのフィルム状接着剤を貼り付ける方法に於いて、少なくとも前記電子部品が複数の集まった集合電子部品に前記フィルム状接着剤の溶融温度以上で且つ反応開始温度以下の温度で前記フィルム状接着剤を前記集合電子部品に貼り付けるフィルム貼り付け工程と、前記フィルム状接着剤が張り付いた前記集合電子部品を個々の電子部品に分離する電子部品分離工程とを包含することを特徴とする半導体装置の製造方法。
- 前記フィルム貼り付け工程は、真空ラミネート法であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記電子部品分離工程は、ダイシング法であることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記集合電子部品は、ウエハであることを特徴とする請求項１から３記載の半導体装置の製造方法。
- 前記ウエハは、予め薄型に研磨されていることを特徴とする請求項４記載の半導体装置の製造方法。
- 前記フィルム貼り付け工程は、前記ウエハの裏面に貼り付けることを特徴とする請求項４または５記載の半導体装置の製造方法。
- 前記フィルム貼り付け工程は、前記ウエハの素子面に貼り付けることを特徴とする請求項４または５記載の半導体装置の製造方法。
- 前記ウエハは、予め突起電極が形成されていることを特徴とする請求項７記載の半導体装置の製造方法。
- 前記電子部品は、エリアアレイパッケージであることを特徴とする請求項１から３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100962A JP2004311603A (ja) | 2003-04-04 | 2003-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100962A JP2004311603A (ja) | 2003-04-04 | 2003-04-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004311603A true JP2004311603A (ja) | 2004-11-04 |
Family
ID=33464900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003100962A Pending JP2004311603A (ja) | 2003-04-04 | 2003-04-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004311603A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153425A (ja) * | 2006-12-18 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法 |
| JP2009147087A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Chem Co Ltd | 接着フィルムの貼付装置及び接着フィルムの貼付方法 |
| WO2014157329A1 (ja) * | 2013-03-27 | 2014-10-02 | リンテック株式会社 | 半導体チップの製造方法 |
-
2003
- 2003-04-04 JP JP2003100962A patent/JP2004311603A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153425A (ja) * | 2006-12-18 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法 |
| JP2009147087A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Chem Co Ltd | 接着フィルムの貼付装置及び接着フィルムの貼付方法 |
| WO2014157329A1 (ja) * | 2013-03-27 | 2014-10-02 | リンテック株式会社 | 半導体チップの製造方法 |
| JPWO2014157329A1 (ja) * | 2013-03-27 | 2017-02-16 | リンテック株式会社 | 半導体チップの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| KR100609334B1 (ko) | 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법 | |
| US7445963B2 (en) | Semiconductor package having an interfacial adhesive layer | |
| US20040222508A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
| JP4992904B2 (ja) | 半導体装置の製造方法 | |
| JP2011181822A (ja) | 半導体装置の製造方法 | |
| KR20040103780A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
| JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
| US9425177B2 (en) | Method of manufacturing semiconductor device including grinding semiconductor wafer | |
| JP2011187574A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP2006261485A (ja) | 半導体装置およびその製造方法 | |
| JP4260617B2 (ja) | 半導体装置の製造方法 | |
| US20110147905A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI575622B (zh) | 製造半導體構件的方法及相關的半導體構件 | |
| JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| WO2022179296A1 (zh) | 芯片封装工艺 | |
| JP4515129B2 (ja) | 半導体装置の製造方法 | |
| JP3892359B2 (ja) | 半導体チップの実装方法 | |
| JP2013171916A (ja) | 半導体装置の製造方法 | |
| JP2004311603A (ja) | 半導体装置の製造方法 | |
| JP5286303B2 (ja) | 半導体装置の製造方法 | |
| JP2004128339A (ja) | 半導体装置の製造方法 |