JP2007250886A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007250886A
JP2007250886A JP2006073141A JP2006073141A JP2007250886A JP 2007250886 A JP2007250886 A JP 2007250886A JP 2006073141 A JP2006073141 A JP 2006073141A JP 2006073141 A JP2006073141 A JP 2006073141A JP 2007250886 A JP2007250886 A JP 2007250886A
Authority
JP
Japan
Prior art keywords
adhesive layer
cutting
blade
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006073141A
Other languages
English (en)
Other versions
JP4719042B2 (ja
Inventor
Atsushi Yoshimura
淳 芳村
Tadanori Okubo
忠宣 大久保
Shigetaka Onishi
茂尊 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006073141A priority Critical patent/JP4719042B2/ja
Priority to TW096106515A priority patent/TW200739755A/zh
Priority to US11/715,961 priority patent/US7736999B2/en
Priority to KR1020070025359A priority patent/KR100870288B1/ko
Priority to CN2007100883391A priority patent/CN101038891B/zh
Publication of JP2007250886A publication Critical patent/JP2007250886A/ja
Priority to US12/662,591 priority patent/US8039364B2/en
Application granted granted Critical
Publication of JP4719042B2 publication Critical patent/JP4719042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

【課題】厚さが25μmを超える接着剤層を半導体ウエハと共に切断するにあたって、接着剤層の切断不良に起因する半導体素子のピックアップ不良や素子不良を抑制する。
【解決手段】半導体ウエハ２１の裏面に厚さが25μmを超える接着剤層２２とダイシングテープ基材２３とを積層する。切り込み深さが接着剤層２２に達する第１のブレード２５を用いて、半導体ウエハ２１を接着剤層２２の一部と共に切断する。次いで、切り込み深さがダイシングテープ基材２３に達すると共に、第１のブレード２５より幅が狭い第２のブレード２６を用いて、接着剤層２２をダイシングテープ基材２３の一部と共に切断する。これら切断工程で接着剤層２２と共に個片化して作製した半導体素子を、ダイシングテープ基材２３からピックアップして他の半導体素子や回路基材上に接着する。
【選択図】図３

Description

本発明は半導体装置の製造方法に関する。
近年、半導体装置の小型化や高密度実装化等を実現するために、1つのパッケージ内に複数の半導体素子を積層して封止したスタック型マルチチップパッケージが実用化されている。スタック型マルチチップパッケージにおいて、複数の半導体素子は回路基板上に接着剤層を介して順に積層される。各半導体素子の電極パッドは、回路基板の電極部とボンディングワイヤを介して電気的に接続される。このような積層体を封止樹脂でパッケージングすることによって、スタック型マルチチップパッケージが構成される。
スタック型マルチチップパッケージにおいて、同形状の半導体素子同士や上段側に下段側より大きい半導体素子を積層する場合、下段側の半導体素子のボンディングワイヤと上段側の半導体素子とが接触するおそれがある。このため、ボンディングワイヤの接触による絶縁不良やショート等の発生を防止することが重要となる。そこで、半導体素子間を接着する接着剤層の厚さを例えば50〜150μmというように厚くし、下段側の半導体素子のボンディングワイヤを接着剤層内に取り込むことによって、上段側の半導体素子と接触しないようにすることが行われている（例えば特許文献１，２参照）。
上段側の半導体素子を作製するにあたっては、半導体ウエハの裏面に接着剤フィルムとダイシングテープとを順に貼り付けた後、半導体ウエハを素子領域に応じて切断して個片化する。個片化した半導体素子はダイシングテープからピックアップし、裏面の接着剤フィルムを接着剤層として用いて下段側の半導体素子上に接着する。厚さが85μm以下というように薄厚化された半導体ウエハを切断（ダイシング）する場合、半導体素子のチッピングを抑制するために、1軸目のダイシングブレードで半導体ウエハの途中（厚さ方向の一部）まで切断した後、2軸目のダイシングブレードでダイシングテープまで切り込んで個片化するステップカットが適用されている（例えば特許文献３参照）。
通常の10〜25μmというような厚さを有する接着剤フィルムを用いた場合には、接着剤フィルムが半導体ウエハの切断に悪影響を及ぼすことはない。しかしながら、上述したようなスペーサ機能を付与した厚い接着剤フィルムを適用した場合、接着剤が切断時の変形や切断くずの混入、さらには切削熱（80℃程度）で繋がってしまうという問題が生じる。これは半導体素子のピックアップ不良の原因となっている。具体的には、ピックアップ時に半導体素子に割れやクラックが生じたり、数個の半導体素子が連なってピックアップされることで素子不良が発生する。
特開2001-308262号公報 特開2004-072009号公報 特開平5-74932号公報
本発明の目的は、厚さが25μmを超えるような厚い接着剤層を半導体ウエハと共に切断する際に、接着剤層の切断不良に起因する半導体素子のピックアップ不良や素子不良を抑制することを可能にした半導体装置の製造方法を提供することを目的としている。
本発明の一態様に係る積層型半導体装置の製造方法は、複数の素子領域を有する半導体ウエハの裏面に、厚さが25μmを超える接着剤層とダイシングテープ基材とを順に積層する工程と、切り込み深さが前記接着剤層に達する第１のブレードを用いて、前記複数の素子領域に応じて前記半導体ウエハを前記接着剤層の一部と共に切断する第１の切断工程と、切り込み深さが前記ダイシングテープ基材に達すると共に、前記第１のブレードより幅が狭い第２のブレードを用いて、前記接着剤層を前記ダイシングテープ基材の一部と共に切断する第２の切断工程と、前記第１および第２の切断工程で前記接着剤層と共に前記半導体ウエハを個片化して作製した半導体素子を、前記ダイシングテープ基材からピックアップすると共に、その裏面に形成された前記接着剤層を介して装置構成基材上に接着する工程とを具備することを特徴としている。
本発明の他の態様に係る積層型半導体装置の製造方法は、複数の素子領域を有する半導体ウエハの裏面に、厚さが25μmを超える接着剤層とダイシングテープ基材とを順に積層する工程と、切り込み深さが前記半導体ウエハ内に存在する第１のブレードを用いて、前記複数の素子領域に応じて前記半導体ウエハの一部を切断する第１の切断工程と、切り込み深さが前記接着剤層に達すると共に、前記第１のブレードより幅が狭い第２のブレードを用いて、前記半導体ウエハを前記接着剤層の一部と共に切断する第２の切断工程と、切り込み深さが前記ダイシングテープ基材に達すると共に、前記第２のブレードより幅が狭い第３のブレードを用いて、前記接着剤層を前記ダイシングテープ基材の一部と共に切断する第３の切断工程と、前記第１、第２および第３の切断工程で前記接着剤層と共に前記半導体ウエハを個片化して作製した半導体素子を、前記ダイシングテープ基材からピックアップすると共に、その裏面に形成された前記接着剤層を介して装置構成基材上に接着する工程とを具備することを特徴としている。
本発明の態様に係る半導体装置の製造方法は、切り込み深さが接着剤層に達するブレードで接着剤層の一部を切断した後に、切り込み深さがダイシングテープ基材に達するブレードで半導体ウエハを個片化させているため、接着剤層の溶着等による半導体素子のピックアップ不良や素子不良の発生を抑制することができる。従って、素子間や素子と基板間等の接着に厚さが25μmを超える接着剤層を用いた半導体装置を高歩留りでかつ安定して作製することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は本発明の実施形態による半導体装置の製造方法を適用して作製したスタック型マルチチップ構造の積層型半導体装置の構成を示す断面図である。同図に示す積層型半導体装置１は、素子搭載用の回路基材２を有している。素子搭載用の回路基材２は半導体素子を搭載することが可能で、かつ回路を有するものであればよい。このような回路基材２としては、絶縁基板や半導体基板等の表面や内部に回路を形成した回路基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基材等を用いることができる。
図１に示す積層型半導体装置１は、素子搭載用回路基材として回路基板２を有している。回路基板２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した回路基板としては、一般的な多層銅張積層板（多層プリント配線板）等が挙げられる。回路基板２の下面側には、半田バンプ等の外部接続端子３が設けられている。
回路基板２の素子搭載面となる上面側には、外部接続端子３と例えば内層配線（図示せず）を介して電気的に接続された電極部４が設けられている。電極部４はワイヤボンディング部となるものである。このような回路基板２の素子搭載面（上面）には、第１の半導体素子５が第１の接着剤層６を介して接着されている。第１の接着剤層６には一般的なダイアタッチ材（ダイアタッチフィルム等）が用いられる。第１の半導体素子５の上面側に設けられた第１の電極パッド５ａは、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。
第１の半導体素子５上には、第２の半導体素子８が第２の接着剤層９を介して接着されている。第２の半導体素子８は、例えば第１の半導体素子５と同形またはそれより大形の形状を有している。第２の接着剤層９は第２の半導体素子８の接着時の加熱温度で軟化または溶融し、その内部に第１のボンディングワイヤ７の一部（電極パッドとの接続側端部）を取り込みつつ、第１の半導体素子５と第２の半導体素子８とを接着するものである。この際、第１のボンディングワイヤ７の電極パッド側端部は、第２の接着剤層９内に取り込まれることで、第２の半導体素子８との接触が防止される。すなわち、第２の接着剤層はスペーサとしての機能を併せ持つものである。
第１のボンディングワイヤ７と第２の半導体素子８との接触防止機能を得る上で、第２の接着剤層９には厚さが25μmを超える絶縁樹脂が適用される。第２の接着剤層９の厚さが25μm以下であると、第１のボンディングワイヤ７が第２の半導体素子８に接触しやすくなり、絶縁不良やショート等の発生率が高くなる。ワイヤ径等にもよるが、第２の接着剤層９の厚さは50μm以上、さらには70μm以上とすることが好ましい。ボンディングワイヤ７の径が25μmの場合の具体例としては、厚さが75μmや85μmの接着剤層９が挙げられる。なお、第２の接着剤層９を厚くしすぎると積層型半導体装置１の薄型化が阻害されるため、第２の接着剤層９の厚さは150μm以下とすることが好ましい。
接着時に第１のボンディングワイヤ７の一部を良好に取り込む上で、第２の接着剤層９は接着時温度における粘度（接着時粘度）が1kPa・s以上100kPa・s未満であることが好ましい。第２の接着剤層９の接着時粘度が1kPa・s未満であると軟らかすぎて、接着剤が素子端面からはみ出すおそれがある。一方、第２の接着剤層９の接着時粘度が100kPa・s以上であると、第１のボンディングワイヤ７に変形や接続不良等を生じさせるおそれがある。第２の接着剤層９の接着時粘度は1〜50kPa・sの範囲であることがより好ましく、さらには1〜20kPa・sの範囲であることが望ましい。
図１では第２の接着剤層９の厚さに基づいて第１のボンディングワイヤ７と第２の半導体素子８との接触を抑制している。これに加えて、図２に示すように絶縁層９ａと接着層９ｂとを積層した第２の接着剤層９を適用してもよい。絶縁層９ａは接着時の加熱温度で層形状を維持して第１のボンディングワイヤ７と第２の半導体素子８との接触を防止するものであり、第２の半導体素子８側に形成される。これによって、絶縁不良やショートの発生をより確実に防止することができる。絶縁層９ａには例えば接着時粘度が100kPa・s以上の絶縁樹脂が用いられる。絶縁層９ａの接着時粘度は200kPa・s以上であることがより好ましい。ただし、粘度があまり高すぎると接合層としての機能が損なわれるため、絶縁層９ａの接着時粘度は1000kPa・s未満であることが好ましい。
第２の接着剤層９は、予め半導体ウエハの裏面に接着剤シートを貼り付けたり、あるいは接着剤樹脂組成物（塗布用樹脂組成物）を塗布した後、これらを半導体ウエハと共に切断することにより形成される。半導体素子５、８間に絶縁層９ａと接着層９ｂとの2層構造の接着剤層９を適用する場合、例えば接着時温度で層形状を維持する絶縁樹脂シート（接着時粘度が100kPa・s以上の第２の樹脂シート）と接着剤シート（接着時粘度が1kPa・s以上100kPa・s未満の第１の樹脂シート）とを積層し、これを半導体ウエハの裏面に貼り付ける。また、接着層９ａと同一の絶縁樹脂組成物を、層形成時の乾燥温度や乾燥時間を異ならせて塗布することによって、絶縁層９ａと接着層９ｂとの2層構造の接着剤シートや接着剤層９を得るようにしてもよい。
上述したように、予め半導体ウエハの裏面に形成した第２の接着剤層９（絶縁層９ａを適用する場合にはそれも含む）を半導体ウエハと共に切断するにあたって、第２の接着剤層９は硬化前の常温弾性率が100〜3000MPaの範囲であることが好ましい。すなわち、切断時の常温弾性率が100〜3000MPaの範囲の第２の接着剤層９を適用することによって、後述する切断工程における半導体ウエハのチッピングを再現性よく抑制することが可能となる。また、硬化前の常温弾性率が100MPa未満の接着剤層９を使用する場合には、切断時に冷却して第２の接着剤層９の切断時の弾性率を100〜3000MPaの範囲に調整するようにしてもよい。いずれにしても、第２の接着剤層９の切断時の弾性率を100〜3000MPaの範囲とすることで、半導体ウエハのチッピングを抑制することができる。
第２の接着剤層９を構成する絶縁樹脂には、例えばエポキシ樹脂のような熱硬化性樹脂が用いられる。熱硬化性樹脂の接着時粘度や硬化前の常温弾性率は、熱硬化性樹脂の組成（樹脂組成やフィラーによる添加物組成等）で調整してもよいし、また接着工程における加熱温度で調整することも可能である。また、絶縁層９ａの具体的な構成材料としては、ポリイミド樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂が挙げられ、接着剤層９より接着時温度における粘度が高い絶縁樹脂が用いられる。
上述したような第２の接着剤層９を介して第１の半導体素子５上に接着された第２の半導体素子８は、その上面側に設けられた第２の電極パッド８ａが第２のボンディングワイヤ１０を介して回路基板２の電極部４と電気的に接続されている。そして、回路基板２上に積層、配置された第１および第２の半導体素子５、８を、例えばエポキシ樹脂のような封止樹脂１１を用いて封止することによって、スタック型マルチチップパッケージ構造の積層型半導体装置１が構成されている。なお、図１や図２では2個の半導体素子５、８を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、3個もしくはそれ以上であってもよいことは言うまでもない。
上述した実施形態の積層型半導体装置１は、例えば以下のようにして作製される。まず、回路基板２上に第１の接着剤層６を用いて第１の半導体素子５を接着する。続いて、ワイヤボンディング工程を実施して、第１のボンディングワイヤ７で回路基板２の電極部４と第１の半導体素子５の電極パッド５ａとを電気的に接続する。次に、第１の半導体素子５上に第２の接着剤層９を用いて第２の半導体素子８を接着する。本発明の第１の実施形態による半導体装置の製造工程、すなわち第２の半導体素子８の形成工程および接着工程について、図３を参照して詳述する。
第２の半導体素子８の接着工程を実施するにあたって、第２の接着剤層９を第２の半導体素子８の裏面に形成する。この際、第２の接着剤層９は接着剤シートの貼り付け層や接着剤樹脂組成物の塗布層として、予め第２の半導体素子８に分割する前の半導体ウエハの裏面に形成しておく。すなわち、図３（ａ）に示すように、第２の半導体素子８に相当する複数の素子領域を有する半導体ウエハ２１の裏面に接着剤シートを貼り付けたり、あるいは接着剤樹脂組成物を塗布することによって、第２の接着剤層９となる接着剤層２２を形成する。さらに、この状態でダイシングテープ基材２３に貼り付ける。
このように、半導体ウエハ２１の裏面に接着剤層２２とダイシングテープ基材２３とを順に積層する。ダイシングテープ基材２３と接着剤層２２との接着には、例えば厚さが1〜30μm程度の紫外線硬化型樹脂層からなる粘着層２４が用いられる。紫外線硬化型樹脂層からなる粘着層２４は、切断（ブレードダイシング）工程前に予め硬化させておいてもよいが、必ずしもこの限りではない。また、接着剤層２２とダイシングテープ基材２３との組合せによっては、粘着層２４自体を省くことも可能である。
次に、接着剤層２２と共に半導体ウエハ２１を各素子領域に応じて切断し、個片化された第２の接着剤層９を有する第２の半導体素子８を作製する。ここでは、半導体ウエハ２１の切断に2軸構造のブレードダイシング装置、すなわち2つの回転軸にそれぞれ装着された2つのブレードが同一奇跡で進行するように構成されたブレードダイシング装置を使用する。先行する1軸目のブレードには、切り込み深さが接着剤層２２の一部に達するダイヤモンドブレード等を用いる。また、後方の2軸目のブレードには、切り込み深さがダイシングテープ基材２３の一部に達するダイヤモンドブレード等を用いる。
すなわち、まず図３（ｂ）に示すように、1軸目のブレード２５で半導体ウエハ２１を接着剤層２２の一部と共に切断する。このように、1軸目のブレード２５は半導体ウエハ２１を分割して個片化すると共に、接着剤層２２の一部のみを切断するものである。1軸目のブレード２５による第１の切断工程において、接着剤層２２は完全に切断されることなく、その一部は未切断状態で残存する。第１の切断工程における接着剤層２２の未切断部（残存部）の厚さは、接着剤層２２の元厚や硬さ（切断時の常温弾性率）、半導体ウエハ２１の厚さバラツキ等にもよるが、例えば20μm以下の範囲とすることが好ましい。
次に、図３（ｃ）に示すように、2軸目のブレード２６で接着剤層２２をダイシングテープ基材２３の一部と共に切断する。2軸目には1軸目のブレード２５より幅が狭い、すなわち刃厚が薄いブレード２６が用いられる。このように、2軸目のブレード２６は接着剤層２２を分割して個片化すると共に、ダイシングテープ基材２３の一部を切断するものである。2軸目のブレード２６による第２の切断工程で、ダイシングテープ基材２３の一部を切断することによって、個片化された第２の半導体素子８はダイシングテープ基材２３に保持された状態が維持され、この状態でピックアップ工程に送られる。
上述したように、1軸目のブレード２５で接着剤層２２の一部まで切断し、これを2軸目のブレード２６でダイシングテープ基材２３の一部と共に切断して個片化することによって、例えば厚さが25μmを超えるような接着剤層２２を適用した場合においても、接着剤層２２を健全に分割して個片化することができる。すなわち、従来のステップカットのように、接着剤層が切断時の変形や切断くずの混入、さらには切削熱で繋がってしまうという切断不良の発生を抑制することができる。そして、接着剤層２２を精度よく分割して個片化することによって、その後のピックアップ工程における第２の半導体素子８のピックアップ不良や素子不良の発生を抑制することが可能となる。
1軸目のブレード２５による第１の工程と2軸目のブレード２６による第２の工程とを組合せた切断工程は、厚さが25μmを超える接着剤層２２を適用する場合に有効に機能する。特に、接着剤層２２の厚さが50μmを超えるような場合、さらには70μm超えるような場合に、従来の切断工程では接着剤層２２に溶着不良等が生じやすいことから、この実施形態の切断工程は有効である。この実施形態の切断工程は厚さが25μm以下の接着剤層に適用することも可能であるが、従来の切断工程でも溶着不良等を生じさせることなく切断可能であるため、1軸目のブレード２５で接着剤層２２の一部まで切断する必要性は低い。なお、接着剤層２２が絶縁層９ａと接着層９ｂとの2層構造を有する場合、接着剤層２２の厚さは絶縁層９ａと接着層９ｂの合計厚を示すものとする。
ところで、この実施形態では1軸目のブレード２５で半導体ウエハ２１を切断して個片化している。この際、厚さが例えば85μm以下というように薄厚化された半導体ウエハ２１を1軸目のブレード２５のみで切断して個片化すると、切断時にチッピングが生じやすくなるおそれがある。このような点に対しては、前述したように硬化前の常温弾性率（切断時の弾性率）が100〜3000MPaの範囲の接着剤層２２を使用することが有効である。接着剤層２２の切断時の弾性率については、切断時に冷却することで100〜3000MPaの範囲に制御するようにしてもよい。
切断時の弾性率が100MPa以上の接着剤層２２によれば、1軸目のブレード２５で半導体ウエハ２１から連続して接着剤層２２の一部を切断した場合においても、接着剤層２２の硬さが1軸目のブレード２５を受け止めることで、半導体ウエハ２１のチッピング発生を抑制することができる。ただし、接着剤層２２が硬すぎると1軸目のブレード２５による切断効率が低下したり、また接着剤層としての機能が低下するため、接着剤層２２の切断時の弾性率は3000MPa以下とすることが好ましい。
図４に接着剤層２２の常温弾性率と個片化した半導体素子の素子端部におけるバリ長さとの関係の一例を示す。このように、接着剤層２２の切断時の弾性率を制御することで、チッピングやそれに基づくバリの発生を抑制することが可能となる。また、接着剤層２２の弾性率が3000MPaを超えると、接着剤層２２としての機能が低下することが確認された。接着剤層２２の常温弾性率は500〜1200MPaの範囲であることがより好ましい。
この後、吸着コレット等を用いて個片化した第２の半導体素子８をダイシングテープ基材からピックアップする。第２の半導体素子８の裏面には、個片化された第２の接着剤層９が形成されている。第２の接着剤層９は上述した2軸構造のブレードダイシング装置で確実に個片化することができるため、第２の接着剤層９の切断不良に基づくピックアップ不良や素子不良等の発生を抑制することができる。すなわち、裏面に第２の接着剤層９が形成され第２の半導体素子８を安定してピックアップすることができ、ピックアップ工程の歩留りや信頼性を高めることが可能となる。
ダイシングテープ基材からピックアップされた第２の半導体素子８は、裏面の接着剤層９を介して第１の半導体素子５上に接着される。なお、ここでは第２の半導体素子８を第１の半導体素子５上に接着する場合について主として述べているが、上述した切断工程で個片化した半導体素子は例えば回路基板やリードフレーム等の回路基材上に接着してもよい。すなわち、上述した切断工程は厚さが25μmを超える接着剤層を適用した半導体ウエハに適用されるものであり、切断後の半導体素子は裏面の接着剤層（厚さが25μmを超える接着剤層）を利用して他の半導体素子や回路基材等の半導体装置の構成基材（装置構成基材）上に接着することができる。
第２の半導体素子８の接着工程は、例えば以下のようにして実施する。すなわち、第１の半導体素子５を接着した回路基板２を実装ステージ上に載置する。一方、裏面側に接着剤層９を形成した第２の半導体素子８を吸着コレット等の実装ツールで保持する。実装ツールに保持された第２の半導体素子８を、第１の半導体素子５に対して位置合せした後に下降させ、第２の接着剤層９を第１の半導体素子５に押し当てる。この際、実装ステージおよび実装ツールの少なくとも一方を用いて第２の接着剤層９を加熱する。
第２の接着剤層９はその内部に第１のボンディングワイヤ７の一部（第１の半導体素子５との接続側段部）を取り込むことが可能な厚さを有し、かつその接着時粘度（1kPa・s以上100kPa・s未満）に基づいて第１および第２の半導体素子５、８間の間隔を保持する機能を有しているため、第１のボンディングワイヤ７と第２の半導体素子８との接触を抑制することができる。このような状態で第２の接着剤層９をさらに加熱して熱硬化させることによって、第１のボンディングワイヤ７と第２の半導体素子８との接触による絶縁不良やショート等の発生を抑制しつつ、第１の半導体素子５上にそれと同形もしくは大形の第２の半導体素子８を積層することが可能となる。
さらに、第２の半導体素子８の下面に絶縁層９ａを設ける場合には、第１のボンディングワイヤ７を積極的に絶縁層９ａと当接させることによって、第１のボンディングワイヤ７を回路基板２側に変形させるようにしてもよい。これによって、より一層の薄型化と信頼性の向上を両立させたスタック型マルチチップパッケージ構造の半導体装置１を実現することが可能となる。第１の半導体素子５と第２の半導体素子８との間の距離は、第１の半導体素子５の接続に使用されていない電極パッド、すなわちノンコネクションパッド上に、金属材料や樹脂材料等からなるスタッドバンプを形成して維持してもよい。
この後、第２の半導体素子８に対してワイヤボンディング工程を実施して、第２のボンディン１０で回路基板２の電極部４と第２の半導体素子８の電極パッドとを電気的に接続し、さらに第１および第２の半導体素子５、８をボンディングワイヤ７、１０等と共に封止樹脂１１でパッケージングすることによって、図１や図２に示した積層型半導体装置１が作製される。この実施形態の製造方法においては、第２の半導体素子８の切断歩留りやピックアップ成功率を高めることができるため、積層型半導体装置１を効率よくかつ高歩留りで製造することが可能となる。
表１に半導体ウエハの切断条件を種々に変更した場合のピックアップ成功率とチッピング量（最大チッピング長さ）とを測定した結果を示す。表１に示す各例において、厚さ60μmの半導体ウエハの裏面に厚さ85μmの接着剤層と厚さ100μmのダイシングテープ基材（ＤＣテープ）を接着し、これを2軸構造のブレードダイシング装置を用いて切断した。接着剤層とダイシングテープ基材との接着には、厚さ10μmの紫外線硬化型粘着層を使用した。また、1軸目のブレードには粒度が＃4000、刃厚が30μmのダイヤモンドブレードを使用し、2軸目のブレードには粒度が＃3500、刃厚が25μmのダイヤモンドブレードを使用した。
実施例１では、常温弾性率が1000MPaの接着剤を使用し、これを1軸目のブレードで残存厚さが10μmとなるように切断し、これを2軸目のブレードで切断して個片化した。実施例２では1軸目のブレードによる接着剤層の残存厚さが65μmとなるように設定した。実施例３では、常温弾性率が100MPaの接着剤を使用し、これを切断時弾性率が500MPaとなるように冷却する以外は実施例１と同一条件で切断を行った。実施例４は切断時に冷却しない以外は実施例３と同一条件とした。比較例１では1軸目のブレードの切り込み深さを半導体ウエハの厚さ内とし、これを接着剤層と共に2軸目のブレードで個片化した。比較例２では1軸面のブレードのみで切断を行った。
Figure 2007250886
表１から明らかなように、実施例１〜４の各切断工程は比較例１〜２に比べてピックアップ成功率が向上していることが分かる。ただし、1軸目のブレードによる接着剤層の残存厚さが厚すぎるとピックアップ成功率が低下する傾向があるため、接着剤層の残存厚さは20μm以下とすることが好ましい。また、接着剤層の常温弾性率が低すぎるとチッピング量が増大する傾向があるため、接着剤層の常温弾性率は100〜3000Mpaの範囲とすることが好ましい。接着剤層の弾性率は切断時に冷却して制御することによっても同様な効果を得ることができる。
次に、本発明の第２の実施形態による半導体装置の製造工程について、図５を参照して説明する。第２の実施形態による半導体装置の製造方法は、第１の実施形態と同様に、図１や図２に示した積層型半導体装置１の製造工程における第２の半導体素子８の形成工程および接着工程に適用したものである。ただし、本発明の半導体装置の製造方法はこれに限られるものではなく、厚さが25μmを超える接着剤層を半導体ウエハと共に切断する工程、切断工程で個片化した半導体素子を他の半導体素子や回路基材等の半導体装置構成基材上に接着する工程を有する各種半導体装置の製造工程に適用することが可能である。
この実施形態による積層型半導体装置１の製造工程において、第１の半導体素子５の接着工程やワイヤボンディング工程は第１の実施形態と同様にして実施される。さらに、半導体ウエハ２１の裏面に接着剤層２２とダイシングテープ基材２３とを順に積層する工程についても同様であり、第１の実施形態で示したように第２の半導体素子８に相当する複数の素子領域を有する半導体ウエハ２１の裏面に接着剤シートを貼り付けたり、あるいは接着剤樹脂組成物を塗布することで接着剤層２２を形成し、さらにこの状態でダイシングテープ基材２３に貼り付ける。
次に、接着剤層２２と共に半導体ウエハ２１を各素子領域に応じて切断し、個片化された第２の接着剤層９を有する第２の半導体素子８を作製する。ここでは、半導体ウエハ２１の切断に3軸構造のブレードダイシング装置を使用する。先行する1軸目のブレードには、切り込み深さが半導体ウエハ２１の厚さ内に存在するダイヤモンドブレード等を用いる。中間の2軸目のブレードには、切り込み深さが接着剤層２２の一部に達するダイヤモンドブレード等を用いる。後方の3軸目のブレードには、切り込み深さがダイシングテープ基材２３の一部に達するダイヤモンドブレード等を用いる。
まず、図５（ａ）に示すように、1軸目のブレード３１で半導体ウエハ２１の一部を切断する。このように、1軸目のブレード３１は半導体ウエハ２１の一部のみを切断するものである。1軸目のブレード３１による第１の切断工程において、半導体ウエハ２１は完全に切断されることなく、その一部は未切断状態で残存する。第１の切断工程における半導体ウエハ２１の未切断部（残存部）の厚さは、半導体ウエハ２１の元厚等にもよるが、例えば10μm以下の範囲とすることが好ましい。
次に、図５（ｂ）に示すように、2軸目のブレード３２で半導体ウエハ２１を接着剤層２２の一部と共に切断する。2軸目には1軸目のブレード３１より幅が狭い、すなわち刃厚が薄いブレード３２が用いられる。このように、2軸目のブレード３２は半導体ウエハ２１を分割して個片化すると共に、接着剤層２２の一部のみを切断するものである。2軸目のブレード３２による第２の切断工程において、接着剤層２２は完全に切断されることなく、その一部は未切断状態で残存する。第２の切断工程における接着剤層２２の未切断部（残存部）の厚さは、接着剤層２２の元厚や硬さ（切断時の常温弾性率）等にもよるが、例えば20μm以下の範囲とすることが好ましい。
この後、図５（ｃ）に示すように、3軸目のブレード３３で接着剤層２２をダイシングテープ基材２３の一部と共に切断する。3軸目には2軸目のブレード３２より幅が狭い、すなわち刃厚が薄いブレード３３が用いられる。このように、3軸目のブレード３３は接着剤層２２を分割して個片化すると共に、ダイシングテープ基材２３の一部を切断するものである。3軸目のブレード３３による第３の切断工程で、ダイシングテープ基材２３の一部を切断することによって、個片化された第２の半導体素子８はダイシングテープ基材２３に保持された状態が維持され、この状態でピックアップ工程に送られる。
上述したように、1軸目のブレード３１で半導体ウエハ２１の一部のみを切断すると共に、2軸目のブレード３２で半導体ウエハ２１を個片化しつつ接着剤層２２の一部まで切断し、これを3軸目のブレード３３でダイシングテープ基材２３の一部と共に切断して個片化することによって、例えば厚さが25μmを超えるような接着剤層２２を適用した場合においても、接着剤層２２を確実に個片化することができる。さらに、半導体ウエハ２１のチッピングを抑制することができる。従って、接着剤層２２の切断不良の発生を抑制しつつ、ピックアップ不良や素子不良の発生を抑制することが可能となる。
3軸構造のブレードダイシング装置を用いた切断工程は、厚さが25μmを超える接着剤層２２を適用する場合に有効に機能する。特に、接着剤層２２の厚さが50μmを超えるような場合、さらには70μm超えるような場合に、従来の切断工程では接着剤層２２に溶着不良等が生じやすいことから、この実施形態の切断工程は有効である。なお、接着剤層２２の硬化前の常温弾性率（切断時の弾性率）は第１の実施形態と同様に制御することが有効であるが、必ずしもこの限りではない。すなわち、1軸目のブレード３１と2軸目のブレード３２で半導体ウエハ２１を順に切断することでチッピングが抑制されるため、硬化前の常温弾性率が100MPa未満の接着剤層２２を適用してもよい。
この後、第１の実施形態と同様にして、第２の半導体素子８のピックアップ工程、第１の半導体素子５上への接着工程、第２の半導体素子８へのワイヤボンディング工程、封止樹脂１１による封止工程等を実施することによって、図１や図２に示した積層型半導体装置１を作製する。第２の半導体素子８の第１の半導体素子５上への接着工程は、第１の実施形態と同様に、ボンディングワイヤ７の一部を第２の接着剤層８内に取り込みつつ実施される。第２の接着剤層８は絶縁層９ａと接着層９ｂとの2層構造であってもよい。
この実施形態の製造方法によっても、第２の半導体素子８の切断歩留りやピックアップ成功率を高めることができるため、積層型半導体装置１を効率よくかつ高歩留りで製造することが可能となる。さらに、1軸目のブレードで半導体素子のチッピングを抑制しているため、接着剤層に対する制約を少なくすることができる。ただし、切断効率や切断精度は2軸構造のブレードダイシング装置の方が高いため、この点からは第２の実施形態より第１の実施形態の方が有利である。
なお、本発明は上記した各実施形態に限定されるものではなく、複数の半導体素子を積層して搭載した各種の積層型半導体装置の製造工程、さらに厚さが25μmを超える接着剤層を用いて半導体素子を他の半導体素子や回路基材等の装置構成基材上に接着する半導体装置の製造工程に適用することができる。そのような半導体装置の製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の実施形態による製造方法を適用して作製した半導体装置の一構成例を示す断面図である。 図１に示す半導体装置の変形例を示す断面図である。 本発明の第１の実施形態による半導体装置の製造工程を示す断面図である。 本発明の第１の実施形態で適用した接着剤層の硬化前常温弾性率とダイシング工程におけるバリ長さとの関係の一例を示す図である。 本発明の第２の実施形態による半導体装置の製造工程を示す断面図である。
符号の説明
１…積層型半導体装置、２…回路基板、４…電極部、５…第１の半導体素子、６…第１の接着剤層、７…第１のボンディングワイヤ、８…第２の半導体素子、９…第２の接着剤層、１０…第２のボンディングワイヤ、１１……封止樹脂、２１…半導体ウエハ、２２…接着剤層、２３…ダイシングテープ基材、２４…粘着層、２５…２軸構造における1軸目のブレード、２６…２軸構造における２軸目のブレード、３１…３軸構造における1軸目のブレード、３２…３軸構造における2軸目のブレード、３３…３軸構造における３軸目のブレード。

Claims (5)

  1. 複数の素子領域を有する半導体ウエハの裏面に、厚さが25μmを超える接着剤層とダイシングテープ基材とを順に積層する工程と、
    切り込み深さが前記接着剤層に達する第１のブレードを用いて、前記複数の素子領域に応じて前記半導体ウエハを前記接着剤層の一部と共に切断する第１の切断工程と、
    切り込み深さが前記ダイシングテープ基材に達すると共に、前記第１のブレードより幅が狭い第２のブレードを用いて、前記接着剤層を前記ダイシングテープ基材の一部と共に切断する第２の切断工程と、
    前記第１および第２の切断工程で前記接着剤層と共に前記半導体ウエハを個片化して作製した半導体素子を、前記ダイシングテープ基材からピックアップすると共に、その裏面に形成された前記接着剤層を介して装置構成基材上に接着する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 複数の素子領域を有する半導体ウエハの裏面に、厚さが25μmを超える接着剤層とダイシングテープ基材とを順に積層する工程と、
    切り込み深さが前記半導体ウエハ内に存在する第１のブレードを用いて、前記複数の素子領域に応じて前記半導体ウエハの一部を切断する第１の切断工程と、
    切り込み深さが前記接着剤層に達すると共に、前記第１のブレードより幅が狭い第２のブレードを用いて、前記半導体ウエハを前記接着剤層の一部と共に切断する第２の切断工程と、
    切り込み深さが前記ダイシングテープ基材に達すると共に、前記第２のブレードより幅が狭い第３のブレードを用いて、前記接着剤層を前記ダイシングテープ基材の一部と共に切断する第３の切断工程と、
    前記第１、第２および第３の切断工程で前記接着剤層と共に前記半導体ウエハを個片化して作製した半導体素子を、前記ダイシングテープ基材からピックアップすると共に、その裏面に形成された前記接着剤層を介して装置構成基材上に接着する工程と
    を具備することを特徴とする半導体装置の製造方法。
  3. 請求項１または請求項２記載の半導体装置の製造方法において、
    前記接着剤層は常温弾性率が100MPa以上3000MPa以下の範囲であることを特徴とする半導体装置の製造方法。
  4. 請求項１または請求項２記載の半導体装置の製造方法において、
    前記接着剤層の切断時の弾性率が100MPa以上3000MPa以下の範囲となるように、前記接着剤層を切断時に冷却することを特徴とする半導体装置の製造方法。
  5. 請求項１ないし請求項４のいずれか１項記載の半導体装置の製造方法において、
    さらに、回路基材上に前記装置構成基材として第１の半導体素子を接着する工程と、
    前記回路基材の電極部と前記第１の半導体素子の電極パッドとをボンディングワイヤを介して電気的に接続する工程と、
    前記ボンディングワイヤの一部を前記接着剤層内に取り込みつつ、前記第１の半導体素子上に第２の半導体素子として前記半導体素子を接着する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2006073141A 2006-03-16 2006-03-16 半導体装置の製造方法 Active JP4719042B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006073141A JP4719042B2 (ja) 2006-03-16 2006-03-16 半導体装置の製造方法
TW096106515A TW200739755A (en) 2006-03-16 2007-02-26 Manufacturing method of semiconductor device
US11/715,961 US7736999B2 (en) 2006-03-16 2007-03-09 Manufacturing method of semiconductor device
KR1020070025359A KR100870288B1 (ko) 2006-03-16 2007-03-15 반도체 장치의 제조 방법
CN2007100883391A CN101038891B (zh) 2006-03-16 2007-03-16 半导体装置的制造方法
US12/662,591 US8039364B2 (en) 2006-03-16 2010-04-23 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006073141A JP4719042B2 (ja) 2006-03-16 2006-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250886A true JP2007250886A (ja) 2007-09-27
JP4719042B2 JP4719042B2 (ja) 2011-07-06

Family

ID=38518374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073141A Active JP4719042B2 (ja) 2006-03-16 2006-03-16 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7736999B2 (ja)
JP (1) JP4719042B2 (ja)
KR (1) KR100870288B1 (ja)
CN (1) CN101038891B (ja)
TW (1) TW200739755A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141085A (ja) * 2008-12-11 2010-06-24 Disco Abrasive Syst Ltd 積層製品の製造方法
JP2011071427A (ja) * 2009-09-28 2011-04-07 Sekisui Chem Co Ltd 接着剤層付き半導体チップの製造方法
JP2011171711A (ja) * 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウェハ加工用接着フィルム
JP2012023124A (ja) * 2010-07-13 2012-02-02 Toyota Industries Corp 放熱部材付き半導体装置
JP2012191027A (ja) * 2011-03-11 2012-10-04 Sekisui Chem Co Ltd 接着剤層付き半導体チップ及び半導体装置の製造方法
JP2013008861A (ja) * 2011-06-24 2013-01-10 Toshiba Corp 半導体装置、その製造方法及び製造装置
JP2015005636A (ja) * 2013-06-21 2015-01-08 日東電工株式会社 ダイシング・ダイボンディングフィルム
JP2015213135A (ja) * 2014-05-07 2015-11-26 株式会社ディスコ ウェーハの加工方法
WO2016158935A1 (ja) * 2015-03-30 2016-10-06 東レエンジニアリング株式会社 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
WO2019054177A1 (ja) * 2017-09-12 2019-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、撮像装置、並びに電子機器
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
KR101129762B1 (ko) * 2006-06-23 2012-03-26 히다치 가세고교 가부시끼가이샤 반도체 디바이스의 제조 방법
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
JP5122893B2 (ja) * 2007-09-14 2013-01-16 株式会社ディスコ デバイスの製造方法
KR101047923B1 (ko) * 2007-12-27 2011-07-08 주식회사 엘지화학 버 특성 및 신뢰성이 우수한 다이싱 다이 본딩 필름 및반도체 장치
JP2011060807A (ja) * 2009-09-07 2011-03-24 Renesas Electronics Corp 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
US20120204931A1 (en) * 2009-10-29 2012-08-16 Takahiro Seike Method for manufacturing organic thin film solar cell module
US20120275088A1 (en) * 2011-04-27 2012-11-01 Huang Wayne W Multi-layer adhesive assemblies for electronic devices
US8647966B2 (en) * 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
FR2980996B1 (fr) * 2011-10-05 2013-12-27 Commissariat Energie Atomique Procede de realisation d'une operation mecanique dans une structure comportant deux couches de rigidites differentes
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
CN103050771B (zh) * 2012-12-28 2016-03-02 东莞市康庄电路有限公司 小额支付手机天线手撕位的加工治具
WO2018043008A1 (ja) * 2016-08-31 2018-03-08 リンテック株式会社 半導体装置の製造方法
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
JP2021044435A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345287A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574932A (ja) 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP2003031526A (ja) 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP3760378B2 (ja) * 2001-09-14 2006-03-29 株式会社村田製作所 端面反射型表面波装置及びその製造方法
JP2003158096A (ja) 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法
AU2002219529A1 (en) * 2001-12-25 2003-07-15 Hitachi, Ltd. Semiconductor device and method for fabricating the same
JP3912223B2 (ja) 2002-08-09 2007-05-09 富士通株式会社 半導体装置及びその製造方法
JP4123027B2 (ja) 2003-03-31 2008-07-23 セイコーエプソン株式会社 半導体装置の製造方法
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
TWI318649B (en) * 2003-06-06 2009-12-21 Hitachi Chemical Co Ltd Sticking sheep, connecting sheet unified with dicing tape,and fabricating method of semiconductor device
JP2005142399A (ja) 2003-11-07 2005-06-02 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005243947A (ja) 2004-02-26 2005-09-08 Sumitomo Electric Ind Ltd 半導体装置の製造方法、及び半導体装置
US20050205981A1 (en) 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
TWI294904B (en) * 2004-05-11 2008-03-21 Hitachi Chemical Co Ltd Adhesive film, lead frame with adhesive film, and semiconductor device using same
CN1700467A (zh) 2004-05-20 2005-11-23 株式会社东芝 半导体器件
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP4677758B2 (ja) * 2004-10-14 2011-04-27 日立化成工業株式会社 ダイボンドダイシングシート及びその製造方法、並びに、半導体装置の製造方法
TW200727446A (en) 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345287A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141085A (ja) * 2008-12-11 2010-06-24 Disco Abrasive Syst Ltd 積層製品の製造方法
JP2011071427A (ja) * 2009-09-28 2011-04-07 Sekisui Chem Co Ltd 接着剤層付き半導体チップの製造方法
JP2011171711A (ja) * 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウェハ加工用接着フィルム
JP2012023124A (ja) * 2010-07-13 2012-02-02 Toyota Industries Corp 放熱部材付き半導体装置
JP2012191027A (ja) * 2011-03-11 2012-10-04 Sekisui Chem Co Ltd 接着剤層付き半導体チップ及び半導体装置の製造方法
JP2013008861A (ja) * 2011-06-24 2013-01-10 Toshiba Corp 半導体装置、その製造方法及び製造装置
JP2015005636A (ja) * 2013-06-21 2015-01-08 日東電工株式会社 ダイシング・ダイボンディングフィルム
JP2015213135A (ja) * 2014-05-07 2015-11-26 株式会社ディスコ ウェーハの加工方法
WO2016158935A1 (ja) * 2015-03-30 2016-10-06 東レエンジニアリング株式会社 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
US10181460B2 (en) 2015-03-30 2019-01-15 Toray Engineering Co., Ltd. Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device
WO2019054177A1 (ja) * 2017-09-12 2019-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、撮像装置、並びに電子機器
US11315971B2 (en) 2017-09-12 2022-04-26 Sony Semiconductor Solutions Corporation Imaging device, method of producing imaging device, imaging apparatus, and electronic apparatus
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法
JP7240455B2 (ja) 2018-02-27 2023-03-15 株式会社東芝 半導体装置及びダイシング方法

Also Published As

Publication number Publication date
KR20070094495A (ko) 2007-09-20
JP4719042B2 (ja) 2011-07-06
TW200739755A (en) 2007-10-16
KR100870288B1 (ko) 2008-11-25
US20100207252A1 (en) 2010-08-19
US20070218586A1 (en) 2007-09-20
TWI340415B (ja) 2011-04-11
CN101038891A (zh) 2007-09-19
CN101038891B (zh) 2010-08-25
US7736999B2 (en) 2010-06-15
US8039364B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
JP4719042B2 (ja) 半導体装置の製造方法
TWI295500B (ja)
JP4261356B2 (ja) 半導体パッケージを製造する方法
JP5215244B2 (ja) 半導体装置
TW200805569A (en) Process for manufacturing semiconductor device
JP2011061112A (ja) 半導体チップ積層体及び製造方法
JP4666887B2 (ja) 接着シート及び接着剤つき半導体チップの製造方法
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP4612450B2 (ja) 積層型半導体装置の製造方法
JP2009260226A (ja) 半導体装置の製造方法
JP2007188944A (ja) 半導体装置の製造方法
JP2001015531A (ja) 半導体装置及びその製造方法
JP5023664B2 (ja) 半導体装置の製造方法
JP4774999B2 (ja) 半導体装置の製造方法
JP2009252799A (ja) 半導体装置の製造方法
JP2006148154A (ja) 接着シート及び半導体装置の製造方法
JP2009260219A (ja) 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5136305B2 (ja) 半導体装置の製造方法
CN112530816A (zh) 半导体装置的制造方法
WO2023136004A1 (ja) 積層フィルム及び支持片の製造方法
JP7402176B2 (ja) 半導体装置の製造方法
JP2006140303A (ja) 半導体装置の製造方法
JP2007103739A (ja) 半導体素子の製造方法
JP2012084784A (ja) 半導体装置の製造方法並びにそれに用いるダイボンディングフィルム及びそのダイボンディングフィルムを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R151 Written notification of patent or utility model registration

Ref document number: 4719042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350