JPH0574932A - 半導体ウエハのダイシング方法 - Google Patents

半導体ウエハのダイシング方法

Info

Publication number
JPH0574932A
JPH0574932A JP3235252A JP23525291A JPH0574932A JP H0574932 A JPH0574932 A JP H0574932A JP 3235252 A JP3235252 A JP 3235252A JP 23525291 A JP23525291 A JP 23525291A JP H0574932 A JPH0574932 A JP H0574932A
Authority
JP
Japan
Prior art keywords
blade
wafer
semiconductor wafer
cutting
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3235252A
Other languages
English (en)
Inventor
Yutaka Yamada
山田　　豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3235252A priority Critical patent/JPH0574932A/ja
Priority to US07/942,235 priority patent/US5266528A/en
Publication of JPH0574932A publication Critical patent/JPH0574932A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0524—Plural cutting steps
    • Y10T83/0572—Plural cutting steps effect progressive cut

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 半導体ウエハのダイシングに関し、欠けの発
生を抑制することを目的とする。 【構成】 多数の素子をマトリックス状に形成した半導
体ウエハをダイヤモンドブレードを用いて多数のチップ
に分割する際に、先ず、ダイヤモンドブレードを用いて
ダイシングを行い、ウエハの厚さ方向に部分的な残部を
残して切削を行ってウエハ上に複数の溝を横方向と縦方
向に形成した後、幅がダイヤモンドブレードと同じか或
いは狭い樹脂ブレードを用い、送り速度を先よりも遅く
して、この溝に沿って切削を行ってウエハを切断するこ
とを特徴として半導体ウエハのダイシング方法を構成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はチップの欠けの発生を抑
制した半導体ウエハのダイシング方法に関する。
【０００２】IC,LSIなどの集積回路はシリコン(Si)など
の半導体ウエハ上に薄膜形成技術,写真蝕刻技術( フォ
トリソグラフィ),不純物注入技術などを用いて形成した
後、高速回転するダイヤモンドブレードを用い、パター
ン形成されている集積回路のスクライブラインに沿って
横方向と縦方向にダイシング(dicing)を行って多数のチ
ップが形成される。
【０００３】次に、ダイシングした半導体チップをピッ
クアップコレット（Pick-up Collet) を用いてピックア
ップしてチップトレイに並べた後、個々に分離した半導
体チップを別に設けてあるピックアップコレットにより
セラミック基板やセラミックパッケージに搭載し、既に
パターン形成されているボンディングパッドとワイヤボ
ンディングを行うかフリップチップ接続を行うかなどの
方法で回路接続が行われている。
【０００４】
【従来の技術】デバイスの形成が終わった半導体ウエハ
は粘着テープに搭載して固定した後、図２に示すように
ダイヤモンドブレードを用い、横方向と縦方向に順次に
ダイシングしてチップに分離している。
【０００５】こゝで、ダイヤモンドブレードはニッケル
(Ni)などの金属中にダイヤモンド微粒子を混在させて形
成されており、製造過程より電着ブレードとも言われ
る。また、半導体ウエハの裏面は高信頼性品の場合は、
共晶半田を用いて接着する必要から、チタン(Ti), 金(A
u)の薄膜が層形成されており、一般品の場合は接着剤を
用いて接着することから、直接に粘着テープに接着して
いる。
【０００６】そして、切断に当たっては、既にパターン
形成されているスクライブラインの幅が150 μm 程度の
場合は先端部分の幅が80μm 程度のダイヤモンドブレー
ドを用い、また、スクライブラインの幅が60〜90μm の
場合は先端部分の幅が25μm程度のダイヤモンドブレー
ドを用い、粘着テープが切り込む深さまでダイシングを
行い、これをスクライブラインに沿って横方向と縦方向
に順次繰り返すことにより分離を行っていた。
【０００７】こゝで、ダイシングは一般に回転数が数万
rpm の高速で行われており、半導体ウエハの材質が硬
く、振動を吸収することができないことゝ、半導体ウエ
ハと粘着テープとでは硬さが異なることゝ、ダイヤモン
ドブレードの高速回転に当たってはブレの発生が避けら
れない、などのことから粘着テープと接する裏面に多数
の欠けを生じていた。
【０００８】次に、ダイシングが終わったウエハは粘着
テープの裏面より半導体チップを順次に突き上げてピッ
クアップコレットで真空吸着し、チップトレイに配列し
ているが、この真空吸着，転送の過程で欠けの一部が半
導体チップより剥がれて他の半導体チップの上に飛び、
この欠けの存在のために半導体チップの装着に当たって
短絡障害を生じていた。
【０００９】
【発明が解決しようとする課題】集積回路素子の形成が
終わった半導体ウエハをダイシングして多数の半導体チ
ップを製造する段階で半導体チップの分離面に多数の欠
けを生じており、この欠けがピックアップ工程で飛散し
て他の半導体チップ面に付着すると云う問題がある。
【００１０】そこで、ダイシングに当たって欠けの発生
を抑制することが課題である。
【００１１】
【課題を解決するための手段】多数の素子をマトリック
ス状に形成した半導体ウエハをダイヤモンドブレードを
用いて多数のチップに分割する際に、先ず、ダイヤモン
ドブレードを用いてダイシングを行い、ウエハの厚さ方
向に部分的な残部を残して切削を行ってウエハ上に複数
の溝を横方向と縦方向に形成した後、幅がダイヤモンド
ブレードと同じか或いは狭い樹脂ブレードを用い、送り
速度を遅くし、この溝に沿って切削を行ってウエハを切
断することを特徴として半導体ウエハのダイシング方法
を構成することにより解決することができる。
【００１２】
【作用】本発明はダイヤモンドブレードを用いて従来の
ように半導体ウエハのフルカット（切断）を行うのでは
なく、図１（Ａ）に示すように半導体ウエハ１が割れな
い程度の深さまでハーフカット（部分カット）を行って
切削溝２を作り、次に、ブレード（刃）の幅がダイヤモ
ンドブレードより狭く、また、加工面との当たりが軟ら
かい樹脂ブレードを用い、送り速度を先の場合よりも遅
くした状態で同図（Ｂ）に示すように切削溝２の中央を
粘着テープ３に切り込むまでフルカットするものであ
る。
【００１３】このような方法をとることにより、ダイヤ
モンドブレードのブレが主な原因で生ずる欠けを抑制で
き、発生を最小限に留めることができる。なお、ダイシ
ングを行うに当たっては、ダイヤモンドブレードと樹脂
ブレードの回転方向によりダウンカット（前回り）とア
ッパアカット（後回り）があり、欠けのでき具合も微妙
に異なるが、本発明は何れの場合にも適用することがで
きる。
【００１４】また、ダイシングを複数のダイヤモンドブ
レードを用いて並列に行う場合でも同様に適用すること
ができる。
【００１５】
【実施例】大きさが５インチで厚さが500 μm のSiウエ
ハを用い、ウエハ上に13mm角のLSI 素子をマトリックス
状に形成した。
【００１６】こゝで、スクライブラインの幅は150 μm
である。このSiウエハを粘着剤の厚さが30μm で基材部
の厚さが70μm 計100 μm の厚さをもつ粘着テープに接
着し、フレームを用いて固定した。
【００１７】次に、幅が80μm のダイヤモンドブレード
を用い、400 μm の深さまでダウンカットした。なお、
ダイヤモンドブレードの回転数は30000 rpm であり、送
り速度は毎秒80mmとした。
【００１８】次に、樹脂ブレードとしては幅が50μm で
フェノール樹脂にダイヤモンド微粒子を埋め込んである
ものを使用し、同じ回転数で送り速度を毎秒10mmとして
粘着テープの基材部に20μm の深さに達するまでアッパ
ーカットした。
【００１９】そして９個のチップについて欠けの発生数
を測定した。その結果、従来の一回のフルカットでダイ
シングを行う場合は200 〜500個の欠けが存在していた
のに対し、この例の場合、10個程度にまで減少させるこ
とができた。
【００２０】
【発明の効果】本発明の実施により半導体ウエハのダイ
シングに当たって欠けの発生数を少なく抑えることがで
き、これにより半導体チップのアセンブリ工程におい
て、ワイヤ間の短絡や半導体チップのバッド間の短絡に
よる障害を無くすることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施法を示す断面図である。
【図２】半導体ウエハのダイシング方法を示す平面図で
ある。
【符号の説明】
１ 半導体ウエハ ２ 切削溝 ３ 粘着テープ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 多数の素子をマトリックス状に形成した
    半導体ウエハをダイヤモンドブレードを用いて多数のチ
    ップに分割する際に、 先ず、ダイヤモンドブレードを用いてダイシングを行
    い、ウエハの厚さ方向に部分的な残部を残して切削を行
    って該ウエハ上に複数の溝を横方向と縦方向に形成した
    後、幅が前記ダイヤモンドブレードと同じか或いは狭い
    樹脂ブレードを用い、送り速度を前者より遅く保ちつゝ
    該溝に沿って切削を行ってウエハを切断することを特徴
    とする半導体ウエハのダイシング方法。
JP3235252A 1991-09-17 1991-09-17 半導体ウエハのダイシング方法 Pending JPH0574932A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3235252A JPH0574932A (ja) 1991-09-17 1991-09-17 半導体ウエハのダイシング方法
US07/942,235 US5266528A (en) 1991-09-17 1992-09-09 Method of dicing semiconductor wafer with diamond and resin blades

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3235252A JPH0574932A (ja) 1991-09-17 1991-09-17 半導体ウエハのダイシング方法

Publications (1)

Publication Number Publication Date
JPH0574932A true JPH0574932A (ja) 1993-03-26

Family

ID=16983329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3235252A Pending JPH0574932A (ja) 1991-09-17 1991-09-17 半導体ウエハのダイシング方法

Country Status (2)

Country Link
US (1) US5266528A (ja)
JP (1) JPH0574932A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736999B2 (en) 2006-03-16 2010-06-15 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2015153874A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 半導体装置およびその製造方法
JP2016162973A (ja) * 2015-03-04 2016-09-05 Ｔｏｗａ株式会社 製造装置及び製造方法
JP2017537797A (ja) * 2014-09-26 2017-12-21 コーニング インコーポレイテッド マスキングおよび導電トレースを備えたテープ付き中間層フローセルのための方法および装置
CN107579045A (zh) * 2017-08-14 2018-01-12 晶能光电（江西）有限公司 晶圆切割方法
JP2020123641A (ja) * 2019-01-30 2020-08-13 新日本無線株式会社 半導体装置およびその製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
JP3293930B2 (ja) * 1993-03-01 2002-06-17 ローム株式会社 半導体ダイシング方法
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JP2939726B2 (ja) * 1996-04-19 1999-08-25 株式会社エスアイアイ・アールディセンター 半導体加速度センサの製造方法
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
EP1189271A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Wiring boards and mounting of semiconductor devices thereon
US5827394A (en) * 1996-07-15 1998-10-27 Vanguard International Semiconductor Corporation Step and repeat exposure method for loosening integrated circuit dice from a radiation sensitive adhesive tape backing
US6127245A (en) * 1997-02-04 2000-10-03 Micron Technology, Inc. Grinding technique for integrated circuits
DE19710375C2 (de) * 1997-03-13 2002-11-07 Micronas Semiconductor Holding Verfahren zum Herstellen von räumlich strukturierten Bauteilen
CN1106036C (zh) * 1997-05-15 2003-04-16 日本电气株式会社 芯片型半导体装置的制造方法
JPH1140521A (ja) * 1997-05-20 1999-02-12 Seiko Instr Inc 半導体チップの製造方法
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US6339251B2 (en) * 1998-11-10 2002-01-15 Samsung Electronics Co., Ltd Wafer grooves for reducing semiconductor wafer warping
KR100375848B1 (ko) * 1999-03-19 2003-03-15 가부시끼가이샤 도시바 전계방출소자의 제조방법 및 디스플레이 장치
US6428883B1 (en) * 1999-05-13 2002-08-06 Xerox Corporation Resinoid dicing blade including a dry lubricant
JP4394210B2 (ja) * 1999-09-08 2010-01-06 株式会社ディスコ 切削方法
JP2001189288A (ja) * 1999-12-20 2001-07-10 Ind Technol Res Inst イオン注入利用の基板ダイシング法
KR20020006078A (ko) * 2000-07-11 2002-01-19 이은상 플라즈마 디스플레이 패널 격벽 제조용 금형의 미세홈 가공방법
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
US6291317B1 (en) 2000-12-06 2001-09-18 Xerox Corporation Method for dicing of micro devices
JP3857118B2 (ja) * 2001-12-04 2006-12-13 富士通株式会社 レジンダイヤモンドブレード及び該ブレードを使用した光導波路の製造方法
WO2003049165A1 (fr) * 2001-12-06 2003-06-12 Hitachi Chemical Co.,Ltd. Procede de fabrication de dispositif optique et dispositif optique correspondant
US6911155B2 (en) * 2002-01-31 2005-06-28 Hewlett-Packard Development Company, L.P. Methods and systems for forming slots in a substrate
US20030140496A1 (en) * 2002-01-31 2003-07-31 Shen Buswell Methods and systems for forming slots in a semiconductor substrate
US7051426B2 (en) * 2002-01-31 2006-05-30 Hewlett-Packard Development Company, L.P. Method making a cutting disk into of a substrate
RU2314905C2 (ru) 2002-03-11 2008-01-20 Бектон, Дикинсон Энд Компани Способ изготовления хирургических лезвий (варианты)
US7387742B2 (en) 2002-03-11 2008-06-17 Becton, Dickinson And Company Silicon blades for surgical and non-surgical use
US20050036004A1 (en) * 2003-08-13 2005-02-17 Barbara Horn Methods and systems for conditioning slotted substrates
WO2005027728A2 (en) 2003-09-17 2005-03-31 Becton, Dickinson And Company Method for creating trenches in silicon wafers using a router
US7396484B2 (en) 2004-04-30 2008-07-08 Becton, Dickinson And Company Methods of fabricating complex blade geometries from silicon wafers and strengthening blade geometries
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
KR101456673B1 (ko) * 2007-09-11 2014-11-03 삼성전자주식회사 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치
US8482105B2 (en) * 2010-01-29 2013-07-09 Headway Technologies, Inc. Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
EP2530709B1 (en) 2011-06-03 2015-09-09 Nxp B.V. Method of producing a semiconductor wafer
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
FR2980996B1 (fr) * 2011-10-05 2013-12-27 Commissariat Energie Atomique Procede de realisation d'une operation mecanique dans une structure comportant deux couches de rigidites differentes
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
JP2015005636A (ja) * 2013-06-21 2015-01-08 日東電工株式会社 ダイシング・ダイボンディングフィルム
TWI651783B (zh) * 2013-11-02 2019-02-21 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP2018181900A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
CN110739216B (zh) * 2019-10-28 2022-03-29 东莞记忆存储科技有限公司 一种单轴分步切割晶圆的加工工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412563A (en) * 1977-06-29 1979-01-30 Toshiba Corp Fabricating method of semiconductor crystals
JPS6485712A (en) * 1987-09-28 1989-03-30 Nec Corp Dicing method of semiconductor
JPH02132843A (ja) * 1988-11-14 1990-05-22 Fujikura Ltd 半導体圧力センサ用ウェハの切断方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572055A (en) * 1978-11-27 1980-05-30 Nec Corp Preparation of semiconductor device
US4878992A (en) * 1988-11-25 1989-11-07 Xerox Corporation Method of fabricating thermal ink jet printheads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412563A (en) * 1977-06-29 1979-01-30 Toshiba Corp Fabricating method of semiconductor crystals
JPS6485712A (en) * 1987-09-28 1989-03-30 Nec Corp Dicing method of semiconductor
JPH02132843A (ja) * 1988-11-14 1990-05-22 Fujikura Ltd 半導体圧力センサ用ウェハの切断方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736999B2 (en) 2006-03-16 2010-06-15 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US8039364B2 (en) 2006-03-16 2011-10-18 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2015153874A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 半導体装置およびその製造方法
JP2017537797A (ja) * 2014-09-26 2017-12-21 コーニング インコーポレイテッド マスキングおよび導電トレースを備えたテープ付き中間層フローセルのための方法および装置
JP2016162973A (ja) * 2015-03-04 2016-09-05 Ｔｏｗａ株式会社 製造装置及び製造方法
CN107579045A (zh) * 2017-08-14 2018-01-12 晶能光电（江西）有限公司 晶圆切割方法
JP2020123641A (ja) * 2019-01-30 2020-08-13 新日本無線株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5266528A (en) 1993-11-30

Similar Documents

Publication Publication Date Title
JPH0574932A (ja) 半導体ウエハのダイシング方法
KR100318551B1 (ko) 웨이퍼의분할방법및반도체장치의제조방법
KR100650538B1 (ko) 반도체 장치의 제조 방법
US6051875A (en) Semiconductor chip
JP2921953B2 (ja) 半導体装置の製造方法
US6448151B2 (en) Process for producing a large number of semiconductor chips from a semiconductor wafer
JP2007266557A (ja) 半導体装置の製造方法
US7342296B2 (en) Wafer street buffer layer
JP2004146487A (ja) 半導体装置の製造方法
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JP2000294522A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2007116141A (ja) Ｗｌｐのパッケージ分離方法
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2001060591A (ja) 半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JPH07302772A (ja) ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
JP3147455B2 (ja) 半導体ウェーハの切断方法
JPH097975A (ja) 半導体装置およびその製造方法
JP2009016420A (ja) 半導体装置の製造方法
JP2004207591A (ja) 半導体装置の製造方法
JP2002231659A (ja) 半導体装置の製造方法
US6894389B2 (en) Semiconductor device and manufacturing method therefor
JP2000195826A (ja) ウェ―ハの分割方法及び半導体装置の製造方法
JPH0831773A (ja) 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
JP2890855B2 (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990817