JP2004146487A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004146487A JP2004146487A JP2002308025A JP2002308025A JP2004146487A JP 2004146487 A JP2004146487 A JP 2004146487A JP 2002308025 A JP2002308025 A JP 2002308025A JP 2002308025 A JP2002308025 A JP 2002308025A JP 2004146487 A JP2004146487 A JP 2004146487A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- area
- chip
- dicing
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】半導体ウエハのダイシング時に生じるウエハの小片（三角チップ）の飛散を低減し、ブレードの破損を防止する。
【解決手段】半導体ウエハＷの裏面にテープを接着し、ブレードを、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１、即ち、ウエハの禁止領域内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置Ｐ１に当接し、この地点Ｐ１よりＸ方向に延在するスクライブ領域に沿ってウエハを切断し、地点Ｐ２、即ち、ウエハの禁止領域内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置Ｐ２で、ブレードを上昇させる。このようなダイシングをＸ方向およびＹ方向について繰り返し行うことにより、禁止領域ＯＵＴを切断せず、チップ領域の端部からＤ１離れた領域の内部のみを切断する。
【選択図】 図６
【解決手段】半導体ウエハＷの裏面にテープを接着し、ブレードを、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１、即ち、ウエハの禁止領域内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置Ｐ１に当接し、この地点Ｐ１よりＸ方向に延在するスクライブ領域に沿ってウエハを切断し、地点Ｐ２、即ち、ウエハの禁止領域内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置Ｐ２で、ブレードを上昇させる。このようなダイシングをＸ方向およびＹ方向について繰り返し行うことにより、禁止領域ＯＵＴを切断せず、チップ領域の端部からＤ１離れた領域の内部のみを切断する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの切断工程に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置（半導体集積回路装置）を実装（パッケージ）する前には、ウエハ状態の半導体基板を個々のチップに切断（ダイシング）する。
【０００３】
この工程は、例えば、半導体ウエハを縦横の碁盤目状に切断し、略矩形状のチップを切り出すのが一般的である。
【０００４】
【発明が解決しようとする課題】
本発明者らは、半導体装置の研究、開発に従事しており、前記半導体ウエハのダイシングの際における三角チップの問題に直面した。
【０００５】
即ち、円形の半導体ウエハの内部は、略矩形状の複数のチップ領域が設けられるが、その外周部は、半導体素子等の形成が禁止される禁止領域となる。かかる領域には、もはや矩形状のチップ領域が確保できず、追って詳細に説明するように、ダイシングの際には、略三角形状の小片（三角チップ）が多数形成される。
【０００６】
かかるダイシングの際には、個々のチップがバラバラにならないよう半導体ウエハの裏面にはテープが接着されているものの、前記三角チップにおいては、テープとの接触面積が小さく、また、半導体ウエハの端部に形成されるため、テープから剥がれやすい。
【０００７】
このような三角チップが、テープから剥がれると、異物となり、実デバイスとなるチップを破損させたり、また、ダイシングブレード（ダイシングソー、切断部材、刃）を破損させたりする。
【０００８】
本発明の目的は、半導体ウエハのダイシング時に生じる三角チップの影響を低減することにある。
【０００９】
また、本発明の他の目的は、半導体ウエハの製造効率を向上させ、また、半導体装置の特性を向上させることにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
（１）本発明の半導体装置の製造方法は、スクライブ領域によって区画された複数のチップ領域の外周部の禁止領域に、半導体ウエハの端部から一定の距離離間して切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハを切断するものである。
【００１３】
（２）また、本発明の半導体装置の製造方法は、スクライブ領域によって区画された複数のチップ領域の外周部の禁止領域に、半導体ウエハの端部から一定の距離離間して切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハに切断溝を形成し、さらに、前記禁止領域の途中まで前記半導体ウエハに切断溝を形成した後、前記切断部材を前記半導体ウエハから離し、さらに、その後、前記半導体ウエハの裏面を研削するものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
以下、本実施の形態を、図１〜図１２を参照しながら詳細に説明する。
【００１６】
図１に、本実施の形態の半導体装置が形成される半導体ウエハＷ（半導体基板１）の要部平面図を示す。
【００１７】
図１に示すように、半導体ウエハＷは、略円状であり、略矩形状のチップ領域ＣＡを複数有する。チップ領域ＣＡ間には、スクライブ領域（スクライブライン）ＳＡが形成され、この領域に沿って、切断することにより、チップ領域ＣＡが分離される。また、この半導体ウエハＷの外周部（複数のチップ領域ＣＡの外側の部分）は、半導体素子等の形成が禁止される禁止領域ＯＵＴである。また、半導体ウエハＷの切りかき部は、オリフラＯＦである。
【００１８】
なお、チップ領域ＣＡやスクライブ領域ＳＡは、半導体装置の製造前に外見上、明確になっている必要はない。このチップ領域ＣＡには、種々の半導体素子や配線等が形成される。
【００１９】
図２および図３は、本実施の形態の半導体装置の製造方法を示す半導体基板の要部断面図である。ＣＡは、チップ領域、ＳＡは、スクライブ領域、ＯＵＴは、禁止領域を示す。
【００２０】
図２に示すように、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｑｎ、Ｑｐ等の素子が形成された半導体基板１（半導体ウエハＷ）を準備する。なお、ＭＩＳＦＥＴの上部には、酸化シリコン膜１１が形成され、この酸化シリコン膜１１には、複数の配線やプラグ等が形成されているが、その図示は省略する。また、酸化シリコン膜１１上の配線Ｍは、例えば、Ａｌ（アルミニウム）膜等の導電性膜よりなる最上層配線である。なお、Ｑｎは、ｎチャネル型ＭＩＳＦＥＴ、Ｑｐは、ｐチャネル型ＭＩＳＦＥＴである。また、２は、酸化シリコン膜等の絶縁膜よりなる素子分離であり、３は、ｐ型ウエル、４は、ｎ型ウエルである。
【００２１】
次いで、図３に示すように、配線Ｍ上に、窒化シリコン膜および酸化シリコン膜を例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で順次堆積し、これらの積層膜よりなるパッシベーション膜ＰＶを形成する。なお、パッシベーション膜ＰＶを単層で構成してもよい。
【００２２】
次いで、パッシベーション膜ＰＶの上層に、所望の位置に開口部を有するポリイミド樹脂膜ＰＩを形成し、このポリイミド樹脂膜ＰＩをマスクにして下層のパッシベーション膜ＰＶをドライエッチングし、配線Ｍのパッド部ＰＡＤを露出させる。
【００２３】
例えば、この際、スクライブ領域ＳＡや禁止領域ＯＵＴの両端のパッシベーション膜ＰＶもドライエッチングにより除去する。これにより、図１を参照しながら説明したスクライブ領域ＳＡが明確になる。
【００２４】
次いで、半導体ウエハＷを、スクライブ領域ＳＡに沿ってダイシング（切断）し、複数のチップＣＡを切り出すのであるが、以下このダイシング工程について詳細に説明する。
【００２５】
図４は、ダイシング装置の概略図であり、図４（ａ）は、その要部斜視図、図４（ｂ）は、要部断面図である。ステージＳｔに半導体ウエハＷを搭載し、ダイシングブレード（ダイシングソー、ダイシング用の刃、切断部材）Ｂによって半導体ウエハＷを切断する。このダイシングブレード（以下、単に「ブレード」という）Ｂは、図示しないアームを介してコントローラＣで制御される。このダイシングの際、切断された個々のチップがばらばらにならないよう、半導体ウエハＷの裏面にはテープＴが接着されている。
【００２６】
図５は、本実施の形態の半導体ウエハＷのＸ方向のダイシング時のブレードの軌跡を示す断面図である。図６は、その平面図である。
【００２７】
図示するように、ブレードＢは、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１に当接する。この地点Ｐ１は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置である（図６）。即ち、半導体ウエハＷの端部から地点Ｐ１までの間は、切断されていない。
【００２８】
次いで、地点Ｐ１よりＸ方向に延在するスクライブ領域ＳＡに沿って半導体ウエハＷを切断していく。この場合、半導体ウエハＷはその裏面まで完全に切断されるフルカットである（図９参照）。
【００２９】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。即ち、半導体ウエハＷの端部から地点Ｐ２までの間は、切断されていない。
【００３０】
このようなダイシングをＸ方向について繰り返し行い、また、Ｙ方向についても繰り返し行う（図７）。図７は、本実施の形態の半導体ウエハＷのＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【００３１】
即ち、ブレードＢは、半導体ウエハＷの上部をＹ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１に当接する。この地点Ｐ１は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置である。
【００３２】
次いで、地点Ｐ１よりＹ方向に延在するスクライブ領域ＳＡに沿って半導体ウエハＷを切断していく。この場合も、半導体ウエハＷはその裏面まで完全に切断されるフルカットである。
【００３３】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。
【００３４】
このようなブレードの下降位置や上昇位置の制御は、コントローラＣによって行われる。
【００３５】
このように、半導体ウエハＷ内の地点Ｐ１からＰ２までは切断されているが、半導体ウエハＷの端部から地点Ｐ１までの間、地点Ｐ２から半導体ウエハＷの端部までの間は、切断されていない。なお、半導体ウエハＷの端部からＰ１までの距離と、Ｐ２までの距離とは同じである必要はない。
【００３６】
ここで、ダイシングの方向は、図５および図７に示すように、Ｘ方向に付いては、例えば、図中の左から右へ、Ｙ方向については、図中の下から上へと、常に一定方向のダイシングを繰り返す。例えば、Ｘ方向について、左から右へダイシングを行った後、次のスクライブ領域ＳＡを右から左へダイシングすることも可能であり、その方がブレードの軌跡は短くて済む。しかしながら、一定方向のダイシングを繰り返した方が、チッピング（ウエハの欠け）が低減する。
【００３７】
例えば、右回転のブレードを用いて半導体ウエハを左から右へダイシングする場合には、半導体ウエハの表面側から裏面側に向かう応力が加わる。その後、半導体ウエハを右から左へダイシングする場合には、半導体ウエハの裏面側から表面側に向かう応力が加わる。このように、半導体ウエハの下側から応力が加わる場合には、チッピングが増加しやすい。
【００３８】
図８に、本実施の形態の半導体ウエハＷのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す。
【００３９】
このように、本実施の形態においては、禁止領域ＯＵＴを切断せず、チップ領域の端部からＤ１離れた領域の内部のみを切断することとしたので、いわゆる三角チップ（半導体ウエハＷの小片）の生成を防止することができる。
【００４０】
即ち、図１３および図１４に示すように、禁止領域ＯＵＴも含め半導体ウエハＷの端部から端部までをダイシングした場合には、三角チップＴＣが形成される。図１３は、この場合のダイシング時のブレードの軌跡を示す断面図であり、図１４は、その平面図である。
【００４１】
このような、三角チップＴＣは、テープＴとの接触面積が小さく、また、半導体ウエハＷの端部に形成されるため、テープＴから剥がれやすい。
【００４２】
テープＴから三角チップＴＣが剥がれ、ブレードに当たると、ブレードに穴が開く等し、破損の原因となる。ブレードは、非常に薄く、例えば、スクライブ領域ＳＡの幅が８０μｍ程度の場合には、３０μｍ程度となるため、その側面からの衝撃に弱い。従って、微細な三角チップＴＣが当たるだけでも破損してしまう。
【００４３】
その結果、ブレードの交換による生産効率の低下が生じる。また、新規のブレードを用いたダイシングの初期段階においては、カットラインのずれやチッピングの増加が起こりやすい。寿命によるブレードの交換の際には、ダミーウエハ等を用いて、カットラインの微調整やブレードの刃の状態の調整を行うことも可能であるが、ダイシング工程の途中においては、このような調整を行うことが困難である。従って、ダイシングの再開時においては、チップの不良が生じやすい。また、特定の半導体ウエハのスクライブ領域の途中でダイシングが中断した場合には、当該スクライブ領域を自動的にダイシングすることが困難であり、マニュアル操作でダイシングをせざるを得ない場合がある。このような場合には、生産効率が低下し、また、ダイシングの制御性が劣化する。また、ダイシングは、切削水を流しながら行われる。従って、ブレードの交換により半導体ウエハ表面に露出したパッド部（導電性部）が、長時間切削水に晒されることとなり、パッド部の腐食の原因となる。
【００４４】
また、三角チップＴＣが、チップ領域の表面に当たると、チップが破損する恐れがあり、また、チップの表面に傷が付いてしまう等の問題が生じる。
【００４５】
これに対し本実施の形態によれば、禁止領域ＯＵＴの一部を切断せず、繋がった状態としておくので、三角チップＴＣが発生せず、これによるブレードの破損を防止することができる。また、ブレードの交換によるダイシング工程の中断がなく、製品の製造効率を向上させることができる。また、製品の歩留まりを向上させることができ、また、製品性能を向上させることができる。
【００４６】
特に、半導体ウエハの大口径化やチップの微細化が進むに従い三角チップの数が多くなり、また、三角チップ自身の大きさも小さくなる。従って、かかる場合には、本実施の形態を適用して効果的である。
【００４７】
次いで、図９に示すように、例えば、複数のチップＣＡが搭載されたテープＴの端部をリングＲに固定し、チップＣＡの裏面から、針Ｎをつき当て、テープＴから剥離させるとともに、その上部からコレットＣｏを介して吸引する（ピックアップ）。図９は、本実施の形態の半導体装置の製造方法を示す半導体基板およびその周辺の要部断面図である（図１０〜図１２について同じ）。
【００４８】
なお、ピックアップ工程の前に、テープＴを引っ張ることにより、チップ領域ＣＡ間の間隔を大きくし、個々のチップＣＡを完全に切り離してもよい（ストレッチ）。この際、半導体ウエハＷの禁止領域ＯＵＴの部分がリング状に残っているため（図８参照）、あらかじめこの部分を除去する等の工夫が必要である。
【００４９】
次いで、図１０に示すように、ピックアップしたチップ（ダイ）ＣＡを、例えば、リードフレームＲＦのダイパッドＤＰ上に銀ペースト等を用いて固着する（ダイボンディング）。次いで、チップＣＡ表面のパッド部とリードＲｅとを金線２１等を用いて接続する（ワイヤボンディング）。さらに、リードフレームＲＦを金型（図示せず）等で挟持し、金型の内部に溶融樹脂を注入し、硬化させることによりチップＣＡや金線２１の周囲を樹脂２３で封止する（図１１）。次いで、リードＲｅの所定の部分を切断し、さらに、樹脂２３から突出したリードＲｅを必要に応じて所望の形状に整形し、半導体装置が完成する（図１２）。
【００５０】
なお、本実施の形態においては、チップを金線２１等を用いてリードフレームＲＦ等の実装板との接続を図ったが、この他、バンプ電極を介して例えば印刷配線が形成された実装基板と接続してもよい。また、樹脂封止型のパッケージの他、セラミックパッケージ等、種々のパッケージの形態を採用し得るのは言うまでもない。
【００５１】
（実施の形態２）
実施の形態１のダイシングにおいては、例えば、Ｘ方向のダイシングにおいて半導体ウエハＷの両端の禁止領域ＯＵＴを切断せず、禁止領域ＯＵＴをリング状に残したが、どちらか一方の禁止領域ＯＵＴのみを未切断としてもよい。
【００５２】
例えば、切断開始端においては、禁止領域ＯＵＴをも切断し、切断終了端においては、禁止領域ＯＵＴを切断しないでおく。
【００５３】
図１５は、本実施の形態の半導体ウエハＷのダイシング時のブレードの軌跡を示す断面図である。図１６は、その平面図である。
【００５４】
図示するように、ブレードＢは、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの側壁（切断開始端）に当接する。
【００５５】
次いで、半導体ウエハＷの端部よりＸ方向に延在するスクライブ領域ＳＡに沿って半導体ウエハＷを切断していく。この場合、半導体ウエハＷはその裏面まで完全に切断されるフルカットである。
【００５６】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、半導体ウエハの禁止領域ＯＵＴ内に位置し、前記切断開始端と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。即ち、地点Ｐ２から半導体ウエハＷの端部までの間は、切断されていない。
【００５７】
このようなダイシングをＸ方向について繰り返し行う。従って、図１６に示す半導体ウエハＷの左側の禁止領域ＯＵＴは、切断され、右側の禁止領域ＯＵＴは、未切断である。
【００５８】
また、図１７に示すように、Ｙ方向についても、半導体ウエハＷの切断開始端（例えば、図中の下側）においては、禁止領域ＯＵＴを切断し、切断終了端（図中の上側、地点Ｐ２からウエハの端部までの間）においては、禁止領域ＯＵＴを切断しない。
【００５９】
なお、ダイシングの方向は、Ｘ方向に付いては、例えば、図中の左から右へ、Ｙ方向については、図中の下から上へと、常に一定方向のダイシングを繰り返す。
【００６０】
この場合、図１８に示すように、半導体ウエハＷの左下の約１／３の領域については、三角チップＴＣが生じるが、残りの２／３の領域については、三角チップＴＣの発生を防止することができる。
【００６１】
その結果、三角チップＴＣによるブレードＢの破損確率を低減でき、製品の製造効率を向上させ、また、製品の歩留まりを向上させることができる。また、製品性能を向上させることができる。
【００６２】
また、本実施の形態においては、切断開始端においては、半導体ウエハＷの側壁にブレードを当てることができるため、切断時に加わる衝撃を緩和することができる。
【００６３】
即ち、半導体ウエハＷの表面にブレードを当接させた場合には、半導体ウエハＷとブレードとの接触面積が大きく、高速回転しているブレードと半導体ウエハＷが接触することによる衝撃が大きい。従って、ブレードの制御、例えば、半導体ウエハに当接する際の速度を小さくし、また、ブレードに加える押し圧の加減などを慎重に行う必要がある。
【００６４】
これに対し、本実施の形態によれば、切断開始端においては、半導体ウエハＷの端部（側壁）から切断を開始したので、ダイシングの処理速度を確保しつつ、ブレードの破損確率を低減できる。また、容易にダイシング工程を行うことができる。
【００６５】
なお、ダイシング工程以外の工程は実施の形態１と同様であるため、その詳細な説明を省略する。
【００６６】
（実施の形態３）
実施の形態１において詳細に説明したダイシング工程の後、半導体ウエハＷをその裏面より研磨（薄膜化）し、実装してもよい。
【００６７】
半導体装置においては、半導体装置の放熱性を良くし、また、パッケージを薄型化する等のために、ウエハ状態の半導体基板の裏面（素子形成面と逆側の面）を薄膜化した後、実装される製品が少なくない。
【００６８】
このような製品の製造工程について説明する。
【００６９】
例えば、実施の形態１において、図３を参照しながら説明した半導体ウエハＷを準備する。この半導体ウエハＷ（半導体基板１）の厚さは、例えば７２５μｍ程度である。
【００７０】
この半導体ウエハＷを以下のようにダイシングした後、裏面研磨（バックグラインド）する。
【００７１】
図１９は、本実施の形態の半導体ウエハＷのＸ方向のダイシング時のブレードの軌跡を示す断面図である。図２０は、その平面図である。
【００７２】
図示するように、ブレードＢは、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１に当接する。この地点Ｐ１は、ウエハの禁止領域ＯＵＴ内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置である。即ち、ウエハの端部から地点Ｐ１までの間は、切断されていない。
【００７３】
次いで、地点Ｐ１よりＸ方向に延在するスクライブ領域ＳＡに沿ってウエハを切断し、切断溝Ｇを形成する。即ち、ウエハはその裏面まで完全に切断されず、例えば、切断溝Ｇの深さは、ウエハの表面から１００μｍ程度とする（図２１参照）。
【００７４】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、ウエハの禁止領域ＯＵＴ内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。即ち、地点Ｐ２からウエハの端部までの間は、切断されていない。
【００７５】
このようなダイシングをＸ方向について繰り返し行い、また、Ｙ方向についても繰り返し行う（図７参照）。なお、ダイシングの方向は、Ｘ方向に付いては、例えば、図中の左から右へ、Ｙ方向については、図中の下から上へと、常に一定方向のダイシングを繰り返す。
【００７６】
次いで、図２１（ａ）に示すように、半導体ウエハＷの表面（素子形成側）を保護テープＰＴで保護した後、半導体ウエハＷの保護テープＰＴ側を下側とし、研磨装置のステージＳｔに搭載する。次いで、半導体ウエハＷの裏面から砥石ＷＳを押し当て研磨（研削）する（図２１（ｂ））。研削量は、例えば、６７５μｍであり、残存する半導体ウエハＷの厚さを５０μｍ程度とする。即ち、研磨後の半導体ウエハＷにおいては、その裏面まで切断溝Ｇが到達している（図２１（ｃ））。
【００７７】
このように、本実施の形態によれば、禁止領域ＯＵＴを切断しなかったので、その後の裏面研磨の際に、三角チップが発生することを防止できる。
【００７８】
このような、三角チップは、保護テープＰＴとの接触面積が小さく、また、半導体ウエハＷの端部に形成されるため、保護テープＰＴから剥がれやすい。保護テープＰＴから三角チップが剥がれると、異物となり、また、研磨精度を劣化させる。
【００７９】
これに対し本実施の形態によれば、三角チップの発生による不具合を回避でき、製品の歩留まりを向上させることができ、また、製品性能を向上させることができる。
【００８０】
その後、研磨面（半導体ウエハＷの裏面）に再びテープを接着した後、保護テープＰＴを剥がし、実施の形態１の場合と同様に、半導体ウエハＷの裏面から針をつき当て、ピックアップする。さらに、実施の形態１と同様に、ダイボンディング、ワイヤボンディングを行い樹脂等で封止する。
【００８１】
なお、本実施の形態においては、半導体ウエハＷを、その厚さが、切断溝Ｇの深さより小さくなるまで裏面研磨したが、裏面研磨後において切断溝Ｇは半導体ウエハＷの裏面から露出していなくてもよい。即ち、裏面研磨後において、半導体ウエハＷはセミフルカット状態となってもよい。
【００８２】
この場合は、半導体ウエハＷの裏面に接着された前記テープを引っ張る（ストレッチする）ことにより、個々のチップＣＡを完全に切り離す。なお、切断溝底部と半導体ウエハ裏面との間は、テープを引っ張った際に切断される程度の厚さでなければならない。
【００８３】
従って、前記のように切断溝の底部にウエハが残存している場合であっても、ウエハの裏面研磨時には、半導体ウエハＷに応力が加わるため、三角チップ領域が存在する場合には、切断溝が割れて、三角チップが飛散しやすい。よって、本実施の形態を適用して効果的である。
【００８４】
なお、実施の形態２で説明したように、切断方向に対し、半導体ウエハＷの両端の禁止領域ＯＵＴのうち、切断開始端側の禁止領域ＯＵＴのみを未切断としてもよい。
【００８５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８６】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００８７】
スクライブ領域によって区画された複数のチップ領域の外周部の禁止領域に、半導体ウエハの端部から一定の距離離間してブレードを当接し、前記スクライブ領域に沿ってダイシングし、半導体ウエハの端部の手前の禁止領域においてダイシングを止めたので、半導体ウエハの小片（三角チップ）の飛散を低減することができる。また、半導体ウエハの製造効率を向上させることができる。また、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置が形成される半導体ウエハの要部平面図である。
【図２】本発明の実施の形態１である半導体装置の製造方法を示す半導体ウエハ（半導体基板）の要部断面図である。
【図３】本発明の実施の形態１である半導体装置の製造方法を示す半導体ウエハ（半導体基板）の要部断面図である。
【図４】ダイシング装置の概略図であり、（ａ）は、その要部斜視図、（ｂ）は、その要部断面図である。
【図５】本発明の実施の形態１の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す断面図である。
【図６】本発明の実施の形態１の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す平面図である。
【図７】本発明の実施の形態１の半導体ウエハのＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図８】本発明の実施の形態１の半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図９】本発明の実施の形態１である半導体装置の製造方法を示す半導体ウエハ（半導体基板）の要部断面図である。
【図１０】本発明の実施の形態１である半導体装置の製造方法を示す半導体基板等の要部断面図である。
【図１１】本発明の実施の形態１である半導体装置の製造方法を示す半導体基板等の要部断面図である。
【図１２】本発明の実施の形態１である半導体装置の製造方法を示す半導体基板等の要部断面図である。
【図１３】本発明の実施の形態１の効果を説明するための半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す断面図である。
【図１４】本発明の実施の形態１の効果を説明するための半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１５】本発明の実施の形態２の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す断面図である。
【図１６】本発明の実施の形態２の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１７】本発明の実施の形態２の半導体ウエハのＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１８】本発明の実施の形態２の半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１９】本発明の実施の形態３の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す断面図である。
【図２０】本発明の実施の形態３の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す平面図である。
【図２１】（ａ）〜（ｃ）は、本発明の実施の形態３である半導体装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離
３ ｐ型ウエル
４ ｎ型ウエル
１１ 酸化シリコン膜
２１ 金線
２３ 樹脂
Ｂ ブレード
Ｃ コントローラ
ＣＡ チップ領域（チップ）
ＣＡ１ チップ領域
ＣＡ２ チップ領域
Ｃｏ コレット
ＤＰ ダイパッド
Ｇ 切断溝
Ｍ 配線
Ｎ 針
ＯＦ オリフラ
ＯＵＴ 禁止領域
Ｐ１ 最外のチップ領域ＣＡ１の端部から距離Ｄ１離れた位置
Ｐ２ 最外のチップ領域ＣＡ２の端部から距離Ｄ１離れた位置
ＰＡＤ パッド部
ＰＩ ポリイミド樹脂膜
ＰＴ 保護テープ
ＰＶ パッシベーション膜
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｒ リング
ＲＦ リードフレーム
Ｒｅ リード
ＳＡ スクライブ領域
Ｓｔ ステージ
Ｔ テープ
ＴＣ 三角チップ
Ｗ 半導体ウエハ
ＷＳ 砥石
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの切断工程に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置（半導体集積回路装置）を実装（パッケージ）する前には、ウエハ状態の半導体基板を個々のチップに切断（ダイシング）する。
【０００３】
この工程は、例えば、半導体ウエハを縦横の碁盤目状に切断し、略矩形状のチップを切り出すのが一般的である。
【０００４】
【発明が解決しようとする課題】
本発明者らは、半導体装置の研究、開発に従事しており、前記半導体ウエハのダイシングの際における三角チップの問題に直面した。
【０００５】
即ち、円形の半導体ウエハの内部は、略矩形状の複数のチップ領域が設けられるが、その外周部は、半導体素子等の形成が禁止される禁止領域となる。かかる領域には、もはや矩形状のチップ領域が確保できず、追って詳細に説明するように、ダイシングの際には、略三角形状の小片（三角チップ）が多数形成される。
【０００６】
かかるダイシングの際には、個々のチップがバラバラにならないよう半導体ウエハの裏面にはテープが接着されているものの、前記三角チップにおいては、テープとの接触面積が小さく、また、半導体ウエハの端部に形成されるため、テープから剥がれやすい。
【０００７】
このような三角チップが、テープから剥がれると、異物となり、実デバイスとなるチップを破損させたり、また、ダイシングブレード（ダイシングソー、切断部材、刃）を破損させたりする。
【０００８】
本発明の目的は、半導体ウエハのダイシング時に生じる三角チップの影響を低減することにある。
【０００９】
また、本発明の他の目的は、半導体ウエハの製造効率を向上させ、また、半導体装置の特性を向上させることにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
（１）本発明の半導体装置の製造方法は、スクライブ領域によって区画された複数のチップ領域の外周部の禁止領域に、半導体ウエハの端部から一定の距離離間して切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハを切断するものである。
【００１３】
（２）また、本発明の半導体装置の製造方法は、スクライブ領域によって区画された複数のチップ領域の外周部の禁止領域に、半導体ウエハの端部から一定の距離離間して切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハに切断溝を形成し、さらに、前記禁止領域の途中まで前記半導体ウエハに切断溝を形成した後、前記切断部材を前記半導体ウエハから離し、さらに、その後、前記半導体ウエハの裏面を研削するものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
以下、本実施の形態を、図１〜図１２を参照しながら詳細に説明する。
【００１６】
図１に、本実施の形態の半導体装置が形成される半導体ウエハＷ（半導体基板１）の要部平面図を示す。
【００１７】
図１に示すように、半導体ウエハＷは、略円状であり、略矩形状のチップ領域ＣＡを複数有する。チップ領域ＣＡ間には、スクライブ領域（スクライブライン）ＳＡが形成され、この領域に沿って、切断することにより、チップ領域ＣＡが分離される。また、この半導体ウエハＷの外周部（複数のチップ領域ＣＡの外側の部分）は、半導体素子等の形成が禁止される禁止領域ＯＵＴである。また、半導体ウエハＷの切りかき部は、オリフラＯＦである。
【００１８】
なお、チップ領域ＣＡやスクライブ領域ＳＡは、半導体装置の製造前に外見上、明確になっている必要はない。このチップ領域ＣＡには、種々の半導体素子や配線等が形成される。
【００１９】
図２および図３は、本実施の形態の半導体装置の製造方法を示す半導体基板の要部断面図である。ＣＡは、チップ領域、ＳＡは、スクライブ領域、ＯＵＴは、禁止領域を示す。
【００２０】
図２に示すように、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｑｎ、Ｑｐ等の素子が形成された半導体基板１（半導体ウエハＷ）を準備する。なお、ＭＩＳＦＥＴの上部には、酸化シリコン膜１１が形成され、この酸化シリコン膜１１には、複数の配線やプラグ等が形成されているが、その図示は省略する。また、酸化シリコン膜１１上の配線Ｍは、例えば、Ａｌ（アルミニウム）膜等の導電性膜よりなる最上層配線である。なお、Ｑｎは、ｎチャネル型ＭＩＳＦＥＴ、Ｑｐは、ｐチャネル型ＭＩＳＦＥＴである。また、２は、酸化シリコン膜等の絶縁膜よりなる素子分離であり、３は、ｐ型ウエル、４は、ｎ型ウエルである。
【００２１】
次いで、図３に示すように、配線Ｍ上に、窒化シリコン膜および酸化シリコン膜を例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で順次堆積し、これらの積層膜よりなるパッシベーション膜ＰＶを形成する。なお、パッシベーション膜ＰＶを単層で構成してもよい。
【００２２】
次いで、パッシベーション膜ＰＶの上層に、所望の位置に開口部を有するポリイミド樹脂膜ＰＩを形成し、このポリイミド樹脂膜ＰＩをマスクにして下層のパッシベーション膜ＰＶをドライエッチングし、配線Ｍのパッド部ＰＡＤを露出させる。
【００２３】
例えば、この際、スクライブ領域ＳＡや禁止領域ＯＵＴの両端のパッシベーション膜ＰＶもドライエッチングにより除去する。これにより、図１を参照しながら説明したスクライブ領域ＳＡが明確になる。
【００２４】
次いで、半導体ウエハＷを、スクライブ領域ＳＡに沿ってダイシング（切断）し、複数のチップＣＡを切り出すのであるが、以下このダイシング工程について詳細に説明する。
【００２５】
図４は、ダイシング装置の概略図であり、図４（ａ）は、その要部斜視図、図４（ｂ）は、要部断面図である。ステージＳｔに半導体ウエハＷを搭載し、ダイシングブレード（ダイシングソー、ダイシング用の刃、切断部材）Ｂによって半導体ウエハＷを切断する。このダイシングブレード（以下、単に「ブレード」という）Ｂは、図示しないアームを介してコントローラＣで制御される。このダイシングの際、切断された個々のチップがばらばらにならないよう、半導体ウエハＷの裏面にはテープＴが接着されている。
【００２６】
図５は、本実施の形態の半導体ウエハＷのＸ方向のダイシング時のブレードの軌跡を示す断面図である。図６は、その平面図である。
【００２７】
図示するように、ブレードＢは、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１に当接する。この地点Ｐ１は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置である（図６）。即ち、半導体ウエハＷの端部から地点Ｐ１までの間は、切断されていない。
【００２８】
次いで、地点Ｐ１よりＸ方向に延在するスクライブ領域ＳＡに沿って半導体ウエハＷを切断していく。この場合、半導体ウエハＷはその裏面まで完全に切断されるフルカットである（図９参照）。
【００２９】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。即ち、半導体ウエハＷの端部から地点Ｐ２までの間は、切断されていない。
【００３０】
このようなダイシングをＸ方向について繰り返し行い、また、Ｙ方向についても繰り返し行う（図７）。図７は、本実施の形態の半導体ウエハＷのＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【００３１】
即ち、ブレードＢは、半導体ウエハＷの上部をＹ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１に当接する。この地点Ｐ１は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置である。
【００３２】
次いで、地点Ｐ１よりＹ方向に延在するスクライブ領域ＳＡに沿って半導体ウエハＷを切断していく。この場合も、半導体ウエハＷはその裏面まで完全に切断されるフルカットである。
【００３３】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、半導体ウエハＷの禁止領域ＯＵＴ内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。
【００３４】
このようなブレードの下降位置や上昇位置の制御は、コントローラＣによって行われる。
【００３５】
このように、半導体ウエハＷ内の地点Ｐ１からＰ２までは切断されているが、半導体ウエハＷの端部から地点Ｐ１までの間、地点Ｐ２から半導体ウエハＷの端部までの間は、切断されていない。なお、半導体ウエハＷの端部からＰ１までの距離と、Ｐ２までの距離とは同じである必要はない。
【００３６】
ここで、ダイシングの方向は、図５および図７に示すように、Ｘ方向に付いては、例えば、図中の左から右へ、Ｙ方向については、図中の下から上へと、常に一定方向のダイシングを繰り返す。例えば、Ｘ方向について、左から右へダイシングを行った後、次のスクライブ領域ＳＡを右から左へダイシングすることも可能であり、その方がブレードの軌跡は短くて済む。しかしながら、一定方向のダイシングを繰り返した方が、チッピング（ウエハの欠け）が低減する。
【００３７】
例えば、右回転のブレードを用いて半導体ウエハを左から右へダイシングする場合には、半導体ウエハの表面側から裏面側に向かう応力が加わる。その後、半導体ウエハを右から左へダイシングする場合には、半導体ウエハの裏面側から表面側に向かう応力が加わる。このように、半導体ウエハの下側から応力が加わる場合には、チッピングが増加しやすい。
【００３８】
図８に、本実施の形態の半導体ウエハＷのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す。
【００３９】
このように、本実施の形態においては、禁止領域ＯＵＴを切断せず、チップ領域の端部からＤ１離れた領域の内部のみを切断することとしたので、いわゆる三角チップ（半導体ウエハＷの小片）の生成を防止することができる。
【００４０】
即ち、図１３および図１４に示すように、禁止領域ＯＵＴも含め半導体ウエハＷの端部から端部までをダイシングした場合には、三角チップＴＣが形成される。図１３は、この場合のダイシング時のブレードの軌跡を示す断面図であり、図１４は、その平面図である。
【００４１】
このような、三角チップＴＣは、テープＴとの接触面積が小さく、また、半導体ウエハＷの端部に形成されるため、テープＴから剥がれやすい。
【００４２】
テープＴから三角チップＴＣが剥がれ、ブレードに当たると、ブレードに穴が開く等し、破損の原因となる。ブレードは、非常に薄く、例えば、スクライブ領域ＳＡの幅が８０μｍ程度の場合には、３０μｍ程度となるため、その側面からの衝撃に弱い。従って、微細な三角チップＴＣが当たるだけでも破損してしまう。
【００４３】
その結果、ブレードの交換による生産効率の低下が生じる。また、新規のブレードを用いたダイシングの初期段階においては、カットラインのずれやチッピングの増加が起こりやすい。寿命によるブレードの交換の際には、ダミーウエハ等を用いて、カットラインの微調整やブレードの刃の状態の調整を行うことも可能であるが、ダイシング工程の途中においては、このような調整を行うことが困難である。従って、ダイシングの再開時においては、チップの不良が生じやすい。また、特定の半導体ウエハのスクライブ領域の途中でダイシングが中断した場合には、当該スクライブ領域を自動的にダイシングすることが困難であり、マニュアル操作でダイシングをせざるを得ない場合がある。このような場合には、生産効率が低下し、また、ダイシングの制御性が劣化する。また、ダイシングは、切削水を流しながら行われる。従って、ブレードの交換により半導体ウエハ表面に露出したパッド部（導電性部）が、長時間切削水に晒されることとなり、パッド部の腐食の原因となる。
【００４４】
また、三角チップＴＣが、チップ領域の表面に当たると、チップが破損する恐れがあり、また、チップの表面に傷が付いてしまう等の問題が生じる。
【００４５】
これに対し本実施の形態によれば、禁止領域ＯＵＴの一部を切断せず、繋がった状態としておくので、三角チップＴＣが発生せず、これによるブレードの破損を防止することができる。また、ブレードの交換によるダイシング工程の中断がなく、製品の製造効率を向上させることができる。また、製品の歩留まりを向上させることができ、また、製品性能を向上させることができる。
【００４６】
特に、半導体ウエハの大口径化やチップの微細化が進むに従い三角チップの数が多くなり、また、三角チップ自身の大きさも小さくなる。従って、かかる場合には、本実施の形態を適用して効果的である。
【００４７】
次いで、図９に示すように、例えば、複数のチップＣＡが搭載されたテープＴの端部をリングＲに固定し、チップＣＡの裏面から、針Ｎをつき当て、テープＴから剥離させるとともに、その上部からコレットＣｏを介して吸引する（ピックアップ）。図９は、本実施の形態の半導体装置の製造方法を示す半導体基板およびその周辺の要部断面図である（図１０〜図１２について同じ）。
【００４８】
なお、ピックアップ工程の前に、テープＴを引っ張ることにより、チップ領域ＣＡ間の間隔を大きくし、個々のチップＣＡを完全に切り離してもよい（ストレッチ）。この際、半導体ウエハＷの禁止領域ＯＵＴの部分がリング状に残っているため（図８参照）、あらかじめこの部分を除去する等の工夫が必要である。
【００４９】
次いで、図１０に示すように、ピックアップしたチップ（ダイ）ＣＡを、例えば、リードフレームＲＦのダイパッドＤＰ上に銀ペースト等を用いて固着する（ダイボンディング）。次いで、チップＣＡ表面のパッド部とリードＲｅとを金線２１等を用いて接続する（ワイヤボンディング）。さらに、リードフレームＲＦを金型（図示せず）等で挟持し、金型の内部に溶融樹脂を注入し、硬化させることによりチップＣＡや金線２１の周囲を樹脂２３で封止する（図１１）。次いで、リードＲｅの所定の部分を切断し、さらに、樹脂２３から突出したリードＲｅを必要に応じて所望の形状に整形し、半導体装置が完成する（図１２）。
【００５０】
なお、本実施の形態においては、チップを金線２１等を用いてリードフレームＲＦ等の実装板との接続を図ったが、この他、バンプ電極を介して例えば印刷配線が形成された実装基板と接続してもよい。また、樹脂封止型のパッケージの他、セラミックパッケージ等、種々のパッケージの形態を採用し得るのは言うまでもない。
【００５１】
（実施の形態２）
実施の形態１のダイシングにおいては、例えば、Ｘ方向のダイシングにおいて半導体ウエハＷの両端の禁止領域ＯＵＴを切断せず、禁止領域ＯＵＴをリング状に残したが、どちらか一方の禁止領域ＯＵＴのみを未切断としてもよい。
【００５２】
例えば、切断開始端においては、禁止領域ＯＵＴをも切断し、切断終了端においては、禁止領域ＯＵＴを切断しないでおく。
【００５３】
図１５は、本実施の形態の半導体ウエハＷのダイシング時のブレードの軌跡を示す断面図である。図１６は、その平面図である。
【００５４】
図示するように、ブレードＢは、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの側壁（切断開始端）に当接する。
【００５５】
次いで、半導体ウエハＷの端部よりＸ方向に延在するスクライブ領域ＳＡに沿って半導体ウエハＷを切断していく。この場合、半導体ウエハＷはその裏面まで完全に切断されるフルカットである。
【００５６】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、半導体ウエハの禁止領域ＯＵＴ内に位置し、前記切断開始端と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。即ち、地点Ｐ２から半導体ウエハＷの端部までの間は、切断されていない。
【００５７】
このようなダイシングをＸ方向について繰り返し行う。従って、図１６に示す半導体ウエハＷの左側の禁止領域ＯＵＴは、切断され、右側の禁止領域ＯＵＴは、未切断である。
【００５８】
また、図１７に示すように、Ｙ方向についても、半導体ウエハＷの切断開始端（例えば、図中の下側）においては、禁止領域ＯＵＴを切断し、切断終了端（図中の上側、地点Ｐ２からウエハの端部までの間）においては、禁止領域ＯＵＴを切断しない。
【００５９】
なお、ダイシングの方向は、Ｘ方向に付いては、例えば、図中の左から右へ、Ｙ方向については、図中の下から上へと、常に一定方向のダイシングを繰り返す。
【００６０】
この場合、図１８に示すように、半導体ウエハＷの左下の約１／３の領域については、三角チップＴＣが生じるが、残りの２／３の領域については、三角チップＴＣの発生を防止することができる。
【００６１】
その結果、三角チップＴＣによるブレードＢの破損確率を低減でき、製品の製造効率を向上させ、また、製品の歩留まりを向上させることができる。また、製品性能を向上させることができる。
【００６２】
また、本実施の形態においては、切断開始端においては、半導体ウエハＷの側壁にブレードを当てることができるため、切断時に加わる衝撃を緩和することができる。
【００６３】
即ち、半導体ウエハＷの表面にブレードを当接させた場合には、半導体ウエハＷとブレードとの接触面積が大きく、高速回転しているブレードと半導体ウエハＷが接触することによる衝撃が大きい。従って、ブレードの制御、例えば、半導体ウエハに当接する際の速度を小さくし、また、ブレードに加える押し圧の加減などを慎重に行う必要がある。
【００６４】
これに対し、本実施の形態によれば、切断開始端においては、半導体ウエハＷの端部（側壁）から切断を開始したので、ダイシングの処理速度を確保しつつ、ブレードの破損確率を低減できる。また、容易にダイシング工程を行うことができる。
【００６５】
なお、ダイシング工程以外の工程は実施の形態１と同様であるため、その詳細な説明を省略する。
【００６６】
（実施の形態３）
実施の形態１において詳細に説明したダイシング工程の後、半導体ウエハＷをその裏面より研磨（薄膜化）し、実装してもよい。
【００６７】
半導体装置においては、半導体装置の放熱性を良くし、また、パッケージを薄型化する等のために、ウエハ状態の半導体基板の裏面（素子形成面と逆側の面）を薄膜化した後、実装される製品が少なくない。
【００６８】
このような製品の製造工程について説明する。
【００６９】
例えば、実施の形態１において、図３を参照しながら説明した半導体ウエハＷを準備する。この半導体ウエハＷ（半導体基板１）の厚さは、例えば７２５μｍ程度である。
【００７０】
この半導体ウエハＷを以下のようにダイシングした後、裏面研磨（バックグラインド）する。
【００７１】
図１９は、本実施の形態の半導体ウエハＷのＸ方向のダイシング時のブレードの軌跡を示す断面図である。図２０は、その平面図である。
【００７２】
図示するように、ブレードＢは、半導体ウエハＷの上部をＸ方向に移動した後、下降し、半導体ウエハＷの端部からある距離離れた地点Ｐ１に当接する。この地点Ｐ１は、ウエハの禁止領域ＯＵＴ内に位置し、最外のチップ領域ＣＡ１の端部から一定の距離Ｄ１離れた位置である。即ち、ウエハの端部から地点Ｐ１までの間は、切断されていない。
【００７３】
次いで、地点Ｐ１よりＸ方向に延在するスクライブ領域ＳＡに沿ってウエハを切断し、切断溝Ｇを形成する。即ち、ウエハはその裏面まで完全に切断されず、例えば、切断溝Ｇの深さは、ウエハの表面から１００μｍ程度とする（図２１参照）。
【００７４】
さらに、ブレードＢは、地点Ｐ２において上昇する。この地点Ｐ２は、ウエハの禁止領域ＯＵＴ内に位置し、前記チップ領域ＣＡ１と反対側の最外のチップ領域ＣＡ２の端部から一定の距離Ｄ１離れた位置である。即ち、地点Ｐ２からウエハの端部までの間は、切断されていない。
【００７５】
このようなダイシングをＸ方向について繰り返し行い、また、Ｙ方向についても繰り返し行う（図７参照）。なお、ダイシングの方向は、Ｘ方向に付いては、例えば、図中の左から右へ、Ｙ方向については、図中の下から上へと、常に一定方向のダイシングを繰り返す。
【００７６】
次いで、図２１（ａ）に示すように、半導体ウエハＷの表面（素子形成側）を保護テープＰＴで保護した後、半導体ウエハＷの保護テープＰＴ側を下側とし、研磨装置のステージＳｔに搭載する。次いで、半導体ウエハＷの裏面から砥石ＷＳを押し当て研磨（研削）する（図２１（ｂ））。研削量は、例えば、６７５μｍであり、残存する半導体ウエハＷの厚さを５０μｍ程度とする。即ち、研磨後の半導体ウエハＷにおいては、その裏面まで切断溝Ｇが到達している（図２１（ｃ））。
【００７７】
このように、本実施の形態によれば、禁止領域ＯＵＴを切断しなかったので、その後の裏面研磨の際に、三角チップが発生することを防止できる。
【００７８】
このような、三角チップは、保護テープＰＴとの接触面積が小さく、また、半導体ウエハＷの端部に形成されるため、保護テープＰＴから剥がれやすい。保護テープＰＴから三角チップが剥がれると、異物となり、また、研磨精度を劣化させる。
【００７９】
これに対し本実施の形態によれば、三角チップの発生による不具合を回避でき、製品の歩留まりを向上させることができ、また、製品性能を向上させることができる。
【００８０】
その後、研磨面（半導体ウエハＷの裏面）に再びテープを接着した後、保護テープＰＴを剥がし、実施の形態１の場合と同様に、半導体ウエハＷの裏面から針をつき当て、ピックアップする。さらに、実施の形態１と同様に、ダイボンディング、ワイヤボンディングを行い樹脂等で封止する。
【００８１】
なお、本実施の形態においては、半導体ウエハＷを、その厚さが、切断溝Ｇの深さより小さくなるまで裏面研磨したが、裏面研磨後において切断溝Ｇは半導体ウエハＷの裏面から露出していなくてもよい。即ち、裏面研磨後において、半導体ウエハＷはセミフルカット状態となってもよい。
【００８２】
この場合は、半導体ウエハＷの裏面に接着された前記テープを引っ張る（ストレッチする）ことにより、個々のチップＣＡを完全に切り離す。なお、切断溝底部と半導体ウエハ裏面との間は、テープを引っ張った際に切断される程度の厚さでなければならない。
【００８３】
従って、前記のように切断溝の底部にウエハが残存している場合であっても、ウエハの裏面研磨時には、半導体ウエハＷに応力が加わるため、三角チップ領域が存在する場合には、切断溝が割れて、三角チップが飛散しやすい。よって、本実施の形態を適用して効果的である。
【００８４】
なお、実施の形態２で説明したように、切断方向に対し、半導体ウエハＷの両端の禁止領域ＯＵＴのうち、切断開始端側の禁止領域ＯＵＴのみを未切断としてもよい。
【００８５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８６】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００８７】
スクライブ領域によって区画された複数のチップ領域の外周部の禁止領域に、半導体ウエハの端部から一定の距離離間してブレードを当接し、前記スクライブ領域に沿ってダイシングし、半導体ウエハの端部の手前の禁止領域においてダイシングを止めたので、半導体ウエハの小片（三角チップ）の飛散を低減することができる。また、半導体ウエハの製造効率を向上させることができる。また、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置が形成される半導体ウエハの要部平面図である。
【図２】本発明の実施の形態１である半導体装置の製造方法を示す半導体ウエハ（半導体基板）の要部断面図である。
【図３】本発明の実施の形態１である半導体装置の製造方法を示す半導体ウエハ（半導体基板）の要部断面図である。
【図４】ダイシング装置の概略図であり、（ａ）は、その要部斜視図、（ｂ）は、その要部断面図である。
【図５】本発明の実施の形態１の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す断面図である。
【図６】本発明の実施の形態１の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す平面図である。
【図７】本発明の実施の形態１の半導体ウエハのＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図８】本発明の実施の形態１の半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図９】本発明の実施の形態１である半導体装置の製造方法を示す半導体ウエハ（半導体基板）の要部断面図である。
【図１０】本発明の実施の形態１である半導体装置の製造方法を示す半導体基板等の要部断面図である。
【図１１】本発明の実施の形態１である半導体装置の製造方法を示す半導体基板等の要部断面図である。
【図１２】本発明の実施の形態１である半導体装置の製造方法を示す半導体基板等の要部断面図である。
【図１３】本発明の実施の形態１の効果を説明するための半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す断面図である。
【図１４】本発明の実施の形態１の効果を説明するための半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１５】本発明の実施の形態２の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す断面図である。
【図１６】本発明の実施の形態２の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１７】本発明の実施の形態２の半導体ウエハのＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１８】本発明の実施の形態２の半導体ウエハのＸ方向およびＹ方向のダイシング時のブレードの軌跡を示す平面図である。
【図１９】本発明の実施の形態３の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す断面図である。
【図２０】本発明の実施の形態３の半導体ウエハのＸ方向のダイシング時のブレードの軌跡を示す平面図である。
【図２１】（ａ）〜（ｃ）は、本発明の実施の形態３である半導体装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離
３ ｐ型ウエル
４ ｎ型ウエル
１１ 酸化シリコン膜
２１ 金線
２３ 樹脂
Ｂ ブレード
Ｃ コントローラ
ＣＡ チップ領域（チップ）
ＣＡ１ チップ領域
ＣＡ２ チップ領域
Ｃｏ コレット
ＤＰ ダイパッド
Ｇ 切断溝
Ｍ 配線
Ｎ 針
ＯＦ オリフラ
ＯＵＴ 禁止領域
Ｐ１ 最外のチップ領域ＣＡ１の端部から距離Ｄ１離れた位置
Ｐ２ 最外のチップ領域ＣＡ２の端部から距離Ｄ１離れた位置
ＰＡＤ パッド部
ＰＩ ポリイミド樹脂膜
ＰＴ 保護テープ
ＰＶ パッシベーション膜
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｒ リング
ＲＦ リードフレーム
Ｒｅ リード
ＳＡ スクライブ領域
Ｓｔ ステージ
Ｔ テープ
ＴＣ 三角チップ
Ｗ 半導体ウエハ
ＷＳ 砥石
Claims (5)
- （ａ）スクライブ領域によって区画された複数のチップ領域を有する半導体ウエハであって、前記半導体ウエハの外周部に、前記複数のチップ領域を囲むように位置する禁止領域を有する半導体ウエハを準備する工程と、
（ｂ）前記禁止領域に前記半導体ウエハの端部から一定の距離離間して切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハを切断する工程と、を有することを特徴とする半導体装置の製造方法。 - （ａ）スクライブ領域によって区画された複数のチップ領域を有する半導体ウエハであって、前記半導体ウエハの外周部に、前記複数のチップ領域を囲むように位置する禁止領域を有する半導体ウエハを準備する工程と、
（ｂ）前記禁止領域内であって、前記複数のチップ領域のうち、最外のチップ領域の端部より一定の距離外側の位置に、切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハを切断する工程と、
を有することを特徴とする半導体装置の製造方法。 - （ａ）スクライブ領域によって区画された複数のチップ領域を有する半導体ウエハであって、前記半導体ウエハの外周部に、前記複数のチップ領域を囲むように位置する禁止領域を有する半導体ウエハを準備する工程と、
（ｂ）前記禁止領域内であって、前記複数のチップ領域のうち、最外のチップ領域の端部より一定の距離外側の位置に、切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハを切断し、
（ｃ）さらに、前記禁止領域の途中まで前記半導体ウエハを切断し、前記切断部材を前記半導体ウエハから離す工程と、
を有することを特徴とする半導体装置の製造方法。 - （ａ）スクライブ領域によって区画された複数のチップ領域を有する半導体ウエハであって、前記半導体ウエハの外周部に、前記複数のチップ領域を囲むように位置する禁止領域を有する半導体ウエハを準備する工程と、
（ｂ）前記半導体ウエハの側壁に切断部材を当接し、前記半導体ウエハの禁止領域中を切断し、前記複数のチップ領域内を前記スクライブ領域に沿って切断した後、前記禁止領域の途中まで前記半導体ウエハを切断し、前記切断部材を前記半導体ウエハから離す工程と、
を有することを特徴とする半導体装置の製造方法。 - （ａ）スクライブ領域によって区画された複数のチップ領域を有する半導体ウエハであって、前記半導体ウエハの外周部に、前記複数のチップ領域を囲むように位置する禁止領域を有する半導体ウエハを準備する工程と、
（ｂ）前記半導体ウエハの表面の禁止領域内であって、前記複数のチップ領域のうち、最外のチップ領域の端部より一定の距離外側の位置に、切断部材を当接し、前記スクライブ領域に沿って前記半導体ウエハに切断溝を形成し、
（ｃ）さらに、前記禁止領域の途中まで前記半導体ウエハに切断溝を形成した後、前記切断部材を前記半導体ウエハから離す工程と、
（ｄ）前記（ｃ）工程の後、前記半導体ウエハの裏面を研削する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308025A JP2004146487A (ja) | 2002-10-23 | 2002-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308025A JP2004146487A (ja) | 2002-10-23 | 2002-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146487A true JP2004146487A (ja) | 2004-05-20 |
Family
ID=32454279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308025A Pending JP2004146487A (ja) | 2002-10-23 | 2002-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004146487A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156638A (ja) * | 2004-11-29 | 2006-06-15 | Denso Corp | 半導体ウェハのダイシング方法 |
| JP2008091779A (ja) * | 2006-10-04 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2009141276A (ja) * | 2007-12-10 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| US7635191B2 (en) | 2006-08-09 | 2009-12-22 | Funai Electric Co., Ltd. | Manufacturing method for variable shape mirror |
| JP2012109364A (ja) * | 2010-11-17 | 2012-06-07 | Disco Abrasive Syst Ltd | 光デバイスユニットの加工方法 |
| JP2012227485A (ja) * | 2011-04-22 | 2012-11-15 | Disco Abrasive Syst Ltd | パッケージ基板の加工方法 |
| JP2013187272A (ja) * | 2012-03-07 | 2013-09-19 | Disco Abrasive Syst Ltd | 加工方法 |
| JP2014204015A (ja) * | 2013-04-08 | 2014-10-27 | 株式会社ディスコ | 円形板状物の分割方法 |
| JP2015076561A (ja) * | 2013-10-11 | 2015-04-20 | 株式会社ディスコ | 円形板状物の分割方法 |
| JP2015144197A (ja) * | 2014-01-31 | 2015-08-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2017050319A (ja) * | 2015-08-31 | 2017-03-09 | 株式会社東京精密 | ダイシング方法及びダイシング装置 |
| US9601440B2 (en) | 2013-03-19 | 2017-03-21 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device and exposure mask used in the same method |
| KR20170048156A (ko) * | 2015-10-23 | 2017-05-08 | 가부시기가이샤 디스코 | 가공 방법 |
| JP2017157679A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社ディスコ | パッケージウェーハの製造方法及びパッケージウェーハ |
| JP2017216274A (ja) * | 2016-05-30 | 2017-12-07 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2017220532A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社ディスコ | ウエーハの切削方法 |
| CN109216270A (zh) * | 2017-06-30 | 2019-01-15 | 株式会社迪思科 | 晶片的加工方法 |
| CN110216728A (zh) * | 2018-03-01 | 2019-09-10 | 株式会社迪思科 | 板状物的加工方法 |
| JP2019160904A (ja) * | 2018-03-09 | 2019-09-19 | リンテック株式会社 | 方位認識装置および方位認識方法、並びに、位置決め装置および位置決め方法 |
-
2002
- 2002-10-23 JP JP2002308025A patent/JP2004146487A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156638A (ja) * | 2004-11-29 | 2006-06-15 | Denso Corp | 半導体ウェハのダイシング方法 |
| JP4734903B2 (ja) * | 2004-11-29 | 2011-07-27 | 株式会社デンソー | 半導体ウェハのダイシング方法 |
| US7635191B2 (en) | 2006-08-09 | 2009-12-22 | Funai Electric Co., Ltd. | Manufacturing method for variable shape mirror |
| JP2008091779A (ja) * | 2006-10-04 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2009141276A (ja) * | 2007-12-10 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2012109364A (ja) * | 2010-11-17 | 2012-06-07 | Disco Abrasive Syst Ltd | 光デバイスユニットの加工方法 |
| JP2012227485A (ja) * | 2011-04-22 | 2012-11-15 | Disco Abrasive Syst Ltd | パッケージ基板の加工方法 |
| JP2013187272A (ja) * | 2012-03-07 | 2013-09-19 | Disco Abrasive Syst Ltd | 加工方法 |
| US9601440B2 (en) | 2013-03-19 | 2017-03-21 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device and exposure mask used in the same method |
| JP2014204015A (ja) * | 2013-04-08 | 2014-10-27 | 株式会社ディスコ | 円形板状物の分割方法 |
| TWI601197B (zh) * | 2013-04-08 | 2017-10-01 | Disco Corp | The method of segmenting the circular plate |
| JP2015076561A (ja) * | 2013-10-11 | 2015-04-20 | 株式会社ディスコ | 円形板状物の分割方法 |
| JP2015144197A (ja) * | 2014-01-31 | 2015-08-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2017050319A (ja) * | 2015-08-31 | 2017-03-09 | 株式会社東京精密 | ダイシング方法及びダイシング装置 |
| CN107017336B (zh) * | 2015-10-23 | 2021-12-07 | 株式会社迪思科 | 形成四棱柱的加工方法 |
| KR20170048156A (ko) * | 2015-10-23 | 2017-05-08 | 가부시기가이샤 디스코 | 가공 방법 |
| CN107017336A (zh) * | 2015-10-23 | 2017-08-04 | 株式会社迪思科 | 加工方法 |
| KR102412482B1 (ko) * | 2015-10-23 | 2022-06-22 | 가부시기가이샤 디스코 | 가공 방법 |
| JP2017157679A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社ディスコ | パッケージウェーハの製造方法及びパッケージウェーハ |
| JP2017216274A (ja) * | 2016-05-30 | 2017-12-07 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2017220532A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社ディスコ | ウエーハの切削方法 |
| JP2019012773A (ja) * | 2017-06-30 | 2019-01-24 | 株式会社ディスコ | ウェーハの加工方法 |
| CN109216270A (zh) * | 2017-06-30 | 2019-01-15 | 株式会社迪思科 | 晶片的加工方法 |
| CN110216728A (zh) * | 2018-03-01 | 2019-09-10 | 株式会社迪思科 | 板状物的加工方法 |
| JP2019160904A (ja) * | 2018-03-09 | 2019-09-19 | リンテック株式会社 | 方位認識装置および方位認識方法、並びに、位置決め装置および位置決め方法 |
| JP7016730B2 (ja) | 2018-03-09 | 2022-02-07 | リンテック株式会社 | 方位認識装置および方位認識方法、並びに、位置決め装置および位置決め方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004146487A (ja) | 半導体装置の製造方法 | |
| JP4185704B2 (ja) | 半導体装置の製造方法 | |
| US5157001A (en) | Method of dicing semiconductor wafer along protective film formed on scribe lines | |
| TWI664668B (zh) | 用於單一化半導體晶圓之方法 | |
| US11848237B2 (en) | Composite wafer, semiconductor device and electronic component | |
| US20100323469A1 (en) | Methods for separating individual semiconductor devices from a carrier | |
| JP2007194469A (ja) | 半導体装置の製造方法 | |
| JP2006253402A (ja) | 半導体装置の製造方法 | |
| TWI741197B (zh) | 半導體封裝件及半導體封裝件之製造方法 | |
| US7655539B2 (en) | Dice by grind for back surface metallized dies | |
| US7518240B2 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| US9917011B2 (en) | Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device | |
| JP7240455B2 (ja) | 半導体装置及びダイシング方法 | |
| US7498236B2 (en) | Silicon wafer thinning end point method | |
| US9947716B2 (en) | Chip package and manufacturing method thereof | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| US7659140B2 (en) | Integrated circuit system with a debris trapping system | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| TW202306702A (zh) | 半導體裝置及使用多個cmp程序製造半導體裝置之方法 | |
| JP2001308036A (ja) | 半導体装置の製造方法 | |
| JP2009016420A (ja) | 半導体装置の製造方法 | |
| JP2008244132A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004119573A (ja) | 半導体装置の製造方法およびフィルム貼付装置 | |
| JP4724729B2 (ja) | 半導体装置の製造方法 |