JP2009016420A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ウエハ面内でチップを区画するスクライブラインが延在方向によって異なる幅を有する場合において、作業効率および加工精度を低下させることなくダイシング作業を行う。
【解決手段】相対的に幅の広いスクライブラインＳＬ１のダイシング時には、スクライブラインＳＬ１内に２個所の切断個所を設け、スクライブラインＳＬ１のダイシングも相対的に幅の狭いスクライブラインのダイシングも、すべて同一のステップカット（追従）方式のダイサを用いて行う。まず、相対的に切刃の幅の広いダイシングブレードがウエハＷＨの表面の配線形成層を切削し、その後、相対的に切刃の幅の広いダイシングブレードＤＢ２が残りのウエハＷＨを切削する。
【選択図】図１４

Description

本発明は、半導体装置の製造技術に関し、特に、半導体ウエハ面内で異なる幅のスクライブラインが存在する場合におけるウエハダイシング工程に適用して有効な技術に関するものである。

特開平１１−２３３４５８号公報（特許文献１）および特開平８−８８２０３号公報（特許文献２）には、長方形状の半導体チップ領域が縦横に複数配列された半導体ウエハにおいて、半導体チップ領域の短辺に沿って延在する第１のスクライブライン（ダイシングライン）の幅を、半導体チップ領域の長辺に沿って延在する第２のスクライブラインの幅より広く形成することにより、１枚の半導体ウエハから取得できる半導体チップ数を増加する技術が開示されている。また、特開平１１−２３３４５８号公報には、相対的に幅の広い第１のスクライブラインは相対的に幅の広いブレードで切断し、相対的に幅の狭い第２のスクライブラインは相対的に幅の狭いブレードで切断する技術も開示されている。

特開２００１−７６９９７号公報（特許文献３）には、半導体ウエハ内で複数のチップパターンを区画するＸ方向およびＹ方向に延在するスクライブラインのうち、相対的に幅の広いＸ方向に延在するスクライブラインにそってアライメントターゲットを配置し、相対的に幅の狭いＹ方向に延在するスクライブラインとＸ方向に延在するスクライブラインとの交差部にもアライメントマークを配置する技術が開示されている。

特開２００６−２８６９６８号公報（特許文献４）には、半導体ウエハをダイシングラインに沿って切断して個片化する工程を、半導体ウエハの表面側のダイシングラインの両側にて半導体ウエハの半分以下の深さまでダイシングを行う第１のダイシング工程と、半導体ウエハの裏面側のダイシングラインの中心に沿って１回のダイシングを行う第２のダイシング工程とに分けることにより、高い寸法精度で半導体チップを作成する技術が開示されている。

特開２００３−２５８０４９号公報（特許文献５）には、半導体チップを個々の半導体チップ形成領域に区画するスクライブ領域のうち、半導体チップ形成領域の長辺の延在方向に平行な方向のスクライブ領域の幅を可能な限り狭くすることにより、１枚の半導体ウエハから取得できる半導体チップ数を向上する技術が開示されている。また、特開２００３−２５８０４９号公報では、半導体チップ形成領域の短辺の延在方向に平行な方向のスクライブ領域の幅を可能な限り広くし、この広くなったスクライブ領域にのみ、かつこのスクライブ領域の片側に寄せてＴＥＧ（Test Element Group）を配置し、ダイシング時にはＴＥＧを避けてスクライブ領域で半導体領域を切断する構成とすることにより、ＴＥＧ用配線の切り屑が異物となって発生してしまう不具合を防ぐ技術が開示されている。
特開平１１−２３３４５８号公報 特開平８−８８２０３号公報 特開２００１−７６９９７号公報 特開２００６−２８６９６８号公報 特開２００３−２５８０４９号公報

ＬＣＤドライバとなる半導体チップ（以下、単にチップと記す）の平面形状は、長辺及び短辺を有する矩形となっている。このような形状のチップの１枚の半導体ウエハ（以下、単にウエハと記す）からの取得数を向上するために、単にチップサイズを小さくするばかりでなく、チップの長辺に沿って延在するスクライブラインの幅を狭めてチップを狭ピッチ化する技術がある。

上記のように延在方向によって幅の異なるスクライブラインによってウエハ面内でチップが区画されている場合においては、チップを寸法精度よく取得するために、相対的に幅の広いダイシングラインは相対的に幅の広いダイシングブレードを備えたダイサで切断し、相対的に幅の狭いダイシングラインは相対的に幅の狭いダイシングブレードを備えたダイサで切断すること、もしくは１台のダイサで２種類のダイシングブレードを交換しつつダイシングラインを切断していくことが求められる。しかしながら、２台のダイサのそれぞれに対する加工（ダイシング）のための準備作業、もしくはダイシングブレード交換を含めた準備作業に長時間を要することとなり、ダイシング工程の効率が低下してしまう課題が生じる。

また、１本のスクライブラインに対してダイシングブレードを１度だけ通すことによってそのスクライブラインにて完全にウエハを切断する、いわゆるシングルカット方式を用いた場合には、ダイシングブレードに加わる機械的負荷が大きくなり、ダイシングブレードを破損してしまう虞があるばかりか、チップ自体にもクラックや欠け等のダメージを発生させて品質を低下させてしまう虞がある。ダイシングブレードが破損してしまった場合には、ダイシングブレードを交換した後に、ダイシング作業再開のための長時間の準備作業が必要となり、ダイシング工程の進捗が低下してしまう課題が生じる。

本発明の目的は、ウエハ面内でチップを区画するスクライブラインが延在方向によって異なる幅を有する場合において、作業効率および加工精度を低下させることなくダイシング作業を行うことのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、
（ａ）半導体回路が形成され長辺および短辺を有するチップ領域が、前記長辺に沿って延在し第１の幅を有する第１の分割領域と前記短辺に沿って延在し前記第１の幅より狭い第２の幅を有する第２の分割領域とによって複数区画された半導体ウエハを用意する工程、
（ｂ）前記第２の幅より狭い第３の幅を有するダイシングブレードを備えたダイサを用意する工程、
（ｃ）前記ダイサが備えた前記ダイシングブレードにより前記第１の分割領域および前記第２の分割領域に沿って前記半導体ウエハを切断し、複数の半導体チップを形成する工程、
を有し、
前記（ｃ）工程において、前記第１の分割領域の切断時には、前記ダイシングブレードは、前記第１の分割領域を挟む２つの前記チップ領域の前記短辺に沿った２個所を切断し、
前記第１の分割領域の切断後には、前記２つのチップ領域の前記短辺に挟まれた第４の幅を有する第１の分割片が残るものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

ウエハ面内でチップを区画するスクライブラインが延在方向によって異なる幅を有する場合において、作業効率および加工精度を低下させることなくダイシング作業を行うことができる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

ウエハとは、半導体素子または集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

デバイス面もしくは素子形成面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

ダイシングソーまたはダイサとは、高速回転するスピンドル（軸）の先端に取り付けられた極薄外周刃（ダイシングブレード）によりウエハを切削したり、ウエハに切溝を加工したりする装置をいう。

ダイシングブレードとは、ウエハの切削や、ウエハへの切溝の加工に用いられるブレードをいい、アルミニウム合金鋳物等で作られた台金（ハブ）と切刃とが一体形成されたハブブレードや、切刃のみで取り付け支持部を含まないハブレスブレード（リングブレード）等がある。切刃部は、電気めっき法によりダイヤモンド砥粒が固定された構造等を有している。

ステップカットとは、２軸のスピンドルに異なるダイシングブレードを装着し、１軸目のダイシングブレードによってウエハ表面の金属膜（配線層）、層間絶縁膜および表面保護膜等の切削し難い物質を取り除き、次いで２軸目のダイシングブレードにて残りのウエハを切削し、高品質の加工状態を得る切削方法をいう。

ＴＥＧとは、評価用素子および回路の集まりをいい、ウエハ内で各チップを隔て、後に切断されるスクライブライン（ダイシングライン）中等に配置される。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

図１は、本実施の形態の半導体装置となるチップ（チップ領域）ＣＨＰが複数区画されたウエハＷＨの平面図である。図２は、ウエハＷＨの要部である４個分のチップＣＨＰを拡大して示す平面図であり、４個のチップＣＨＰをそれぞれ隔てる２本のスクライブラインＳＬ１、ＳＬ２が交差する領域付近をさらに拡大して示している。図３は、１個のチップＣＨＰの平面図であり、さらにその一部（バンプ電極が形成された領域）をさらに拡大して示している。

ウエハＷＨは、たとえば単結晶シリコン基板からなり、主面には長辺（たとえば約２０ｍｍ）と短辺（たとえば１ｍｍ〜１．５ｍｍ程度）とを有するチップＣＨＰが前述のスクライブラインＳＬ１、ＳＬ２によって複数区画されている。また、区画された複数のチップＣＨＰのそれぞれには、ＬＣＤ（Liquid Crystal Display）ドライバ回路（半導体回路）が形成されている。チップＣＨＰの主面の周辺部には、ＬＣＤドライバ回路と電気的に接続する多数のパッドＰＤ１、ＰＤ２が配置されており、図３中におけるチップＣＨＰの上側の長辺および両短辺に沿って配列されたパッドＰＤ１は出力端子となり、チップＣＨＰの下側の長辺に沿って配列されたパッドＰＤ２は入力端子となっている。ＬＣＤドライバの出力端子数は入力端子数より多いことから、隣り合ったパッドＰＤ１の間隔をできる限り広げるために、パッドＰＤ１はチップＣＨＰの上側の長辺および両短辺に沿って２列で配列され、チップＣＨＰの上側の長辺および両短辺に沿って互いの列のパッドＰＤ１が互い違いに配列されている。パッドＰＤ１、ＰＤ２は、たとえばＡｕ（金）から形成されたバンプ電極（突起電極）であり、チップＣＨＰの入出力端子（ボンディングパッド）上に、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によって形成されたものである。

また、上記ウエハＷＨの主面に区画されたチップＣＨＰは、それぞれに対して半導体製造技術を使ってＬＣＤドライバ回路や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッドＰＤ１、ＰＤ２を形成した後、ウエハＷＨをダイシングして個片化することにより製造することができる。

図２に示すように、本実施の形態においては、ウエハＷＨの主面にて複数のチップＣＨＰを区画するスクライブラインＳＬ１、ＳＬ２の幅が異なっており、チップＣＨＰの短辺に沿って延在するスクライブライン（第１の分割領域）ＳＬ１の幅（第１の幅）Ｗ１は、チップＣＨＰの長辺に沿って延在するスクライブライン（第２の分割領域）ＳＬ２の幅（第２の幅）Ｗ２より相対的に広くなっている。本実施の形態においては、スクライブラインＳＬ１の幅Ｗ１は２００μｍ程度とし、スクライブラインＳＬ２の幅Ｗ２は５０μｍ程度とすることを例示できる。また、スクライブラインＳＬ１中には、ＴＥＧとなる素子を含む配線パターンＭＬ１が形成されている。この配線パターンＭＬ１は、チップＣＨＰの短辺から距離Ｌ１だけ離間した位置の幅Ｗ３の領域内に配置されている。本実施の形態においては、この距離Ｌ１は最小で３０μｍ程度とし、幅Ｗ３は最大で１４０μｍ程度とすることを例示できる。配線パターンＭＬ１が形成するＴＥＧは、チップＣＨＰ内に形成されたＬＣＤドライバ回路と同様の回路となっており、ＴＥＧを用いて動作試験を行うことにより、チップＣＨＰ内に形成されたＬＣＤドライバ回路を間接的に評価することが可能となっている。

上記のように、本実施の形態では、ウエハＷＨに長辺および短辺を有するチップＣＨＰを複数区画する場合において、チップＣＨＰの短辺に沿って延在するスクライブラインＳＬ１の幅Ｗ１を、チップＣＨＰの長辺に沿って延在するスクライブラインＳＬ２の幅Ｗ２より相対的に広くし、ＴＥＧとなる素子を含む配線パターンＭＬ１はスクライブラインＳＬ１中に配置する構造としている。また、チップＣＨＰの長辺は短辺の約１０倍以上の長さとなっている。ウエハＷＨに長辺および短辺を有するチップＣＨＰを複数区画する場合（図１参照）には、スクライブラインＳＬ１（図１中では、図を見やすくするために符号の付与を省略）の数に比べてスクライブラインＳＬ２（図１中では、図を見やすくするために符号の付与を省略）の数が圧倒的に多くなる。そのため、スクライブラインＳＬ２中へのＴＥＧの配置を省略し、スクライブラインＳＬ２の幅Ｗ２をできるだけ狭くすることによって、１枚のウエハＷＨから取得できるチップＣＨＰの数を効率よく増加することが可能となる。それにより、本実施の形態の半導体装置の製造コストを低減することができる。たとえば、スクライブラインＳＬ２の幅をスクライブラインＳＬ１の幅に合わせて広くした場合には、１枚のウエハＷＨから取得できるチップＣＨＰは２０５０個程度であるのに対し、本実施の形態のようにスクライブラインＳＬ２の幅をスクライブラインＳＬ１より狭くした場合には、１枚のウエハＷＨから取得できるチップＣＨＰは２１８５個程度まで増加することができ、チップＣＨＰの取得数は約６．５％増加することができる。

図４および図５は、チップＣＨＰの断面図であり、それぞれ異なる断面を示している。

基板１（ウエハＷＨ）は、たとえばｐ型の単結晶シリコンからなり、その主面のデバイス形成面には、分離部２が形成され活性領域Ｌａおよびダミー活性領域Ｌｂが規定されている。分離部２は、たとえばＬＯＣＯＳ（Local Oxidization of Silicon）法によって形成された酸化シリコン膜からなる。ただし、分離部２を溝型（ＳＧＩ：Shallow Groove IsolationまたはＳＴＩ：Shallow Trench Isolation）の分離部２で形成しても良い。

図４に示すパッドＰＤ３の下層の基板１の分離部２に囲まれた活性領域Ｌａには、たとえばｐｎ接合ダイオードＤが形成されている。このｐｎ接合ダイオードＤは、たとえば静電破壊防止用の保護ダイオードであり、基板１のｐ型ウエルＰＷＬとその上部のｎ型半導体領域８とのｐｎ接合により形成されている。基板１の主面上には、たとえば酸化シリコン膜からなる絶縁膜ＩＳ１が形成されている。その上には、第１層配線Ｍ１が形成されている。第１層配線Ｍ１は、たとえばチタン、窒化チタン、アルミニウム（またはアルミニウム合金）および窒化チタンが下層から順に堆積される構成を有している。このアルミニウムまたはアルミニウム合金等の膜が主配線材料であり、最も厚く形成されている。第１層配線Ｍ１は、絶縁膜ＩＳ１に形成された平面円形状の複数のコンタクトホールＣＮＴを通じてｎ型半導体領域８と、すなわち、ｐｎ接合ダイオードＤと接続されている。第１層配線Ｍ１は、たとえば酸化シリコン膜からなる絶縁膜ＩＳ２によって覆われている。この絶縁膜ＩＳ２上には、第２層配線Ｍ２が形成されている。第２層配線Ｍ２の材料構成は、上記第１層配線Ｍ１と同じである。第２層配線Ｍ２は、絶縁膜ＩＳ２に形成された平面円形状の複数のスルーホールＴＨ１を通じて第１層配線Ｍ１と電気的に接続されている。第２層配線Ｍ２は、たとえば酸化シリコン膜からなる絶縁膜ＩＳ３によって覆われている。その絶縁膜ＩＳ３上には、第３層配線Ｍ３が形成されている。第３層配線Ｍ３は、絶縁膜ＩＳ３に形成された平面円形状の複数のスルーホールＴＨ２を通じて第２層配線Ｍ２と電気的に接続されている。さらに、第３層配線Ｍ３は、表面保護用の絶縁膜ＩＳ４によってその大半が覆われているが、第３層配線Ｍ３の一部は絶縁膜ＩＳ４の一部に形成された平面長方形状の開口部９から露出されている。この開口部９から露出された第３層配線Ｍ３部分がパッドＰＤ３となっている。表面保護用の絶縁膜ＩＳ４は、たとえば酸化シリコン膜の単体膜、酸化シリコン膜上に窒化シリコン膜を積み重ねた構造を有する積層膜あるいは酸化シリコン膜上に窒化シリコン膜およびポリイミド膜を下層から順に積み重ねた構造を有する積層膜からなる。パッドＰＤ３は、開口部９を通じてバンプ電極用下地膜１１Ａを介してバンプ電極（突起電極）１１（パッドＰＤ１、ＰＤ２（図３参照））と接合されている。バンプ電極用下地膜１１Ａは、バンプ電極１１とパッドＰＤ３や絶縁膜ＩＳ４との接着性を向上させる機能の他、バンプ電極１１の金属元素が第３層配線Ｍ３側に移動することや反対に第３層配線Ｍ３の金属元素がバンプ電極１１側に移動するのを抑制または防止するバリア機能を有する膜であり、たとえばチタンまたはチタンタングステン等のような高融点金属膜の単体膜やチタン膜上にニッケル膜および金を下層から順に積み重ねた構造を有する積層膜からなる。このバンプ電極１１は、たとえばＡｕ膜からなり、めっき法によって形成されている。

一方、図５に示すダミー用のパッドＰＤ４下層の基板１には、上記のようにダミー活性領域Ｌｂが形成されているが、そのダミー活性領域Ｌｂには、特に素子は形成されていない。もちろん、他のパッドＰＤ１と同様にダイオードや他の素子を形成したり、ｐ型ウエルやｎ型ウエル等を設けたりしても良い。このダミー用のパッドＰＤ２下層の第２層配線Ｍ２と第１層配線Ｍ１とは複数のスルーホールＴＨ１を通じて電気的に接続されている。パッドＰＤ４は、ダミーなのでその下層の第２層配線Ｍ２と第１層配線Ｍ１とを電気的に接続する必要はないが、ダミー用のパッドＰＤ４に接合されるバンプ電極１１の天辺の高さを他のパッドＰＤ３に接合されるバンプ電極１１の天辺の高さにさらに近づけるために、パッドＰＤ４の下層にも複数のスルーホールＴＨ１が配置されている。

次に、このチップＣＨＰの製造工程の一例を説明する。まず、ウエハ状の基板１（ウエハＷＨ）の主面に、たとえばＬＯＣＯＳ法によって分離部２を形成し、活性領域Ｌａおよびダミー活性領域Ｌｂを形成した後、分離部２に囲まれた活性領域Ｌａに素子（たとえば高耐圧ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）および低耐圧ＭＩＳＦＥＴ）を形成する。ダミー用のパッドＰＤ４下のダミー活性領域Ｌｂには素子を形成しない。続いて、基板１の主面上に絶縁膜ＩＳ１をＣＶＤ（Chemical Vapor Deposition）法等によって堆積した後、絶縁膜ＩＳ１の所定の箇所に平面円形状のコンタクトホールＣＮＴをフォトリソグラフィ技術およびドライエッチング技術によって形成する。その後、その絶縁膜ＩＳ１上に、たとえば窒化チタン、チタン膜、アルミニウム膜および窒化チタン膜を下層から順にスパッタリング法等によって堆積した後、その積層金属膜をフォトリソグラフィ技術およびドライエッチング技術によりパターニングすることにより第１層配線Ｍ１を形成する。次いで、同様に絶縁膜ＩＳ１上に絶縁膜ＩＳ２を堆積し、絶縁膜ＩＳ２にスルーホールＴＨ１を形成後、その絶縁膜ＩＳ２上に第１層配線Ｍ１と同様に第２層配線Ｍ２を形成する。続いて、同様に絶縁膜ＩＳ２上に絶縁膜ＩＳ３を堆積し、絶縁膜ＩＳ３にスルーホールＴＨ２を形成後、その絶縁膜ＩＳ３上に第１層配線Ｍ１と同様に第３層配線Ｍ３を形成する。その後、絶縁膜ＩＳ３上に表面保護用の絶縁膜ＩＳ４を堆積した後、絶縁膜ＩＳ４に、第３層配線Ｍ３の一部が露出される開口部９を形成し、パッドＰＤ１、ＰＤ２を形成する。次いで、絶縁膜ＩＳ４上に、たとえばチタンまたはチタンタングステン等のような高融点金属膜の単体膜やチタン膜上にニッケル膜および金膜を下層から順に積み重ねた構造を有する積層膜からなる導体膜をスパッタリング法等によって堆積した後、その上にバンプ形成領域が露出され、それ以外が覆われるようなフォトレジストパターンを形成する。

次に、たとえば金からなるバンプ電極１１（パッドＰＤ１、ＰＤ２）を形成する。このバンプ電極１１は、フォトリソグラフィ技術によって開口部が設けられたフォトレジストパターンをマスクとしためっき法にてＡｕ膜を成膜することで形成することができる。

次に、そのフォトレジスト膜を除去し、さらに下地の導体膜をエッチング除去することにより、バンプ電極用下地膜１１Ａを形成する。その後、基板１（ウエハＷＨ）を各チップＣＨＰへと切断する。

図６はウエハＷＨを各チップＣＨＰへ切断する本実施の形態のダイサの説明図であり、図７はそのダイサに備えられたダイシングブレードの平面図であり、図８はそのダイシングブレードの側面図である。

図６に示すように、本実施の形態のダイサはステップカット（追従）方式のダイサであり、相対的に切削幅の広いダイシングブレードＤＢ１と、相対的に切削幅の狭いダイシングブレードＤＢ２とを備え、ダイサの進行方向に向かってダイシングブレードＤＢ１が先頭に配置され、その後をダイシングブレードＤＢ２が追従し、かつダイシングブレードＤＢ１、ＤＢ２が一体となって動作する構造となっている。

図７および図８に示すように、ダイシングブレードＤＢ１、ＤＢ２は、アルミニウム合金鋳物等で作られた台金（ハブ）２１と切刃２２とが一体形成され、切刃２２が台金２１の周囲を取り囲む構造となっている。台金２１の中央には、台金２１を貫通する穴２３が設けられ、この穴２３にスピンドル（軸）が装着されて、そのスピンドルが高速回転することでダイシングブレードＤＢ１、ＤＢ２に回転力が伝達される。

図９は、ダイシング工程（チップＣＨＰを個片化する工程）に供給されるウエハＷＨを説明する断面図であり、図１０は、ダイシング工程時のウエハＷＨを説明する断面図である。

上記ウエハＷＨに区画された複数のチップＣＨＰのそれぞれにＬＣＤドライバ回路を形成し、そのＬＣＤドライバ回路の電気試験を行ってその良否を判定した後、ダイシングを行う前には、ウエハＷＨの裏面をグラインダで研削してウエハＷＨを薄くしておく。グラインダによる研削後は、この研削によって生じたその裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去する。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの処理方法は、ウエハＷＨの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハＷＨおよびチップが割れにくくなるという効果がある。

上記ウエハＷＨの裏面研削後、ウエハＷＨの裏面（ＬＣＤドライバ回路形成面の反対側の面）に厚さ６０μｍ〜１２０μｍ程度のダイシングテープＤＴを貼り付け、この状態でダイシングテープＤＴの周辺部をウエハリングＷＲに固定する（図９参照）。ダイシングテープＤＴは、ポリオレフィン（ＰＯ（透明または半透明））、ポリ塩化ビニル（ＰＶＣ（透明または青色半透明））、ポリエチレンテレフタレート（ＰＥＴ（透明または半透明））などからなるテープ基材の表面に粘着材（図９での図示は省略）を塗布して粘着性(tackness)を持たせた円形に裁断したものでＵＶ硬化型粘着材やアクリル系粘着材を使用している場合も多い。

次に、図１０に示すように、前述のダイサ（ダイシングブレードＤＢ１、ＤＢ２）を使ってウエハＷＨをダイシング（切削）することにより、前記複数のチップＣＨＰを個片化する。この時、分割されたそれぞれのチップＣＨＰを円形のダイシングテープＤＴ上に残しておく必要があるので、ダイシングテープＤＴは、その厚さ方向に数十μｍのみ切り込む。なお、ダイシングテープＤＴとしてＵＶ硬化型粘着テープを使用した場合は、チップＣＨＰの剥離工程に先立ってダイシングテープＤＴに紫外線を照射し、粘着剤の粘着力を低下させておく。

次に、本実施の形態のダイサ（ダイシングブレードＤＢ１、ＤＢ２）を用いたダイシング（切削）工程の詳細を説明する。図１１〜図１５は、スクライブラインＳＬ１におけるダイシング工程を説明するウエハＷＨおよびダイシングテープＤＴの要部断面図であり、図１６〜図１８は、スクライブラインＳＬ２におけるダイシング工程を説明するウエハＷＨおよびダイシングテープＤＴの要部断面図である。図１１〜図１８中において、ガードリングＧＲはチップＣＨＰの外周を規定し、隣接する２つのガードリングＧＲ間（ガードリングＧＲは含まない）でスクライブラインＳＬ１、ＳＬ２も規定される。ガードリングＧＲは、チップＣＨＰ内でＬＣＤドライバ回路を形成する配線と同じ配線層で形成され、たとえばＡｌ（アルミニウム）を主導電層としている。また、スリットＳＬＴは、スクライブラインＳＬ１においてエッチング加工によってウエハＷＨの表面（表面保護用の絶縁膜ＩＳ４（図４および図５参照））に設けられた溝である。このようなスリットＳＬＴを設けることにより、ダイシング（切削）実行時にスクライブラインＳＬ１に進行性のある割れが発生しても、その割れをスリットＳＬＴで止め、割れがチップＣＨＰにまで及んでチップＣＨＰを破損してしまうことを防ぐことが可能となる。また、スクライブセンターＳＣ１、ＳＣ２は、それぞれスクライブラインＳＬ１、ＳＬ２の幅方向での中心を示している。また、ウエハＷＨの裏面へのダイシングテープＤＴの貼付に用いられた粘着材ＡＤＨも図示されている。

スクライブラインＳＬ１におけるダイシング工程は、まず、切刃２２（図７および図８参照）の幅（第３の幅）ＢＷ１が相対的に広いダイシングブレード（第１のダイシングブレード）ＤＢ１が、スクライブセンターＳＣ１と一方のスリットＳＬＴとの間でウエハＷＨの表面から深さＤ１程度を切削する（図１１参照）。この深さＤ１で規定されるのは、基板１（図４および図５参照）上の配線形成層（絶縁膜ＩＳ１、ＩＳ２、ＩＳ３、ＩＳ４、第１層配線Ｍ１、第２層配線Ｍ２および第３層配線Ｍ３（図４および図５参照））の総厚であり、本実施の形態では１００μｍ程度である。また、切刃２２の幅ＢＷ１は、スクライブラインＳＬ２の幅Ｗ２より狭くなっている。前述したように、スクライブラインＳＬ１中に形成されたＴＥＧは、ＬＣＤドライバ回路と同等の回路構成となっていることから、ＴＥＧを形成する配線形成層の総厚は、チップＣＨＰ中に形成された配線形成層の総厚と同等になる。また、本実施の形態では、ダイシングブレードＤＢ１の切刃２２の幅ＢＷ１は、３０μｍ程度とすることを例示できる。

次に、ダイシングブレードＤＢ１による切削によって形成された溝ＴＲ１に沿いつつ、切刃２２（図７および図８参照）の幅（第５の幅）ＢＷ２が相対的に狭いダイシングブレード（第２のダイシングブレード）ＤＢ２が溝ＴＲ１下の残りのウエハＷＨ（厚さ１８０μｍ程度）を切削する（図１２参照）。この時、ダイシングブレードＤＢ２は、粘着材ＡＤＨと、ダイシングテープＤＴの途中までとを切削する。本実施の形態では、ダイシングブレードＤＢ２の切刃２２の幅ＢＷ２は、２５μｍ程度とすることを例示できる。

次に、切刃２２の幅ＢＷ１が相対的に広いダイシングブレードＤＢ１が、スクライブセンターＳＣ１と他方のスリットＳＬＴとの間でウエハＷＨの表面から深さＤ１程度を切削する（図１３参照）。この深さＤ１は、図１１を用いて説明した深さＤ１と同様で、基板１（図４および図５参照）上の配線形成層（絶縁膜ＩＳ１、ＩＳ２、ＩＳ３、ＩＳ４、第１層配線Ｍ１、第２層配線Ｍ２および第３層配線Ｍ３（図４および図５参照））の総厚である。この時、ダイシングブレードＤＢ１による切削でウエハＷＨ（スクライブラインＳＬ１）には溝ＴＲ２（次図１４参照）が形成される。

次に、ダイシングブレードＤＢ１による切削によって形成された溝ＴＲ２に沿いつつ、切刃２２の幅ＢＷ２が相対的に狭いダイシングブレードＤＢ２が溝ＴＲ２下の残りのウエハＷＨ（厚さ１８０μｍ程度）を切削する（図１４参照）。この時、ダイシングブレードＤＢ２は、粘着材ＡＤＨと、ダイシングテープＤＴの途中までとを切削する。

上記のようなダイシングにより、１本のスクライブラインＳＬ１でのダイシングが完了し、２つのチップＣＨＰ間にはスクライブラインＳＬ１の一部である幅（第４の幅）Ｗ４の分割片（第１の分割片）ＤＶＰが残存する（図１５参照）。本発明者は、この分割片ＤＶＰの幅Ｗ４が小さくなり過ぎると、１本のスクライブラインＳＬ１でのダイシングが完了した際に分割片ＤＶＰが飛び散り、飛び散った分割片ＤＶＰがチップＣＨＰに接触した場合には、チップＣＨＰを破損してしまう虞があることを見出した。また、分割片ＤＶＰの幅Ｗ４が５０μｍ程度以上であると、その分割片の飛び散りを防ぐことができることも見出した。前述したように、本実施の形態では、スクライブラインＳＬ１の幅Ｗ１（図２も参照）は２００μｍ程度であるが、分割片ＤＶＰの幅Ｗ４を広く確保しようとすると、それに合わせてスクライブラインＳＬ１の幅Ｗ１も広く確保しければならなくなくなり、１枚のウエハＷＨから取得できるチップＣＨＰの数が減少してしまう虞がある。そこで、本実施の形態では、分割片ＤＶＰの幅Ｗ４を５０μｍ〜６０μｍ程度とすることを例示できる。

スクライブラインＳＬ２におけるダイシング工程は、まず、切刃２２（図７および図８参照）の幅ＢＷ１が相対的に広いダイシングブレードＤＢ１が、２つのスリットＳＬＴ間でスクライブセンターＳＣ２に沿ってウエハＷＨの表面から深さＤ１程度を切削する（図１６参照）。この深さＤ１は、図１１を用いて説明した深さＤ１と同様で、基板１（図４および図５参照）上の配線形成層（絶縁膜ＩＳ１、ＩＳ２、ＩＳ３、ＩＳ４、第１層配線Ｍ１、第２層配線Ｍ２および第３層配線Ｍ３（図４および図５参照））の総厚である。この時、ダイシングブレードＤＢ１による切削でウエハＷＨ（スクライブラインＳＬ２）には溝ＴＲ３（次図１７参照）が形成される。

次に、ダイシングブレードＤＢ１による切削によって形成された溝ＴＲ３に沿いつつ、切刃２２（図７および図８参照）の幅ＢＷ２が相対的に狭いダイシングブレードＤＢ２が溝ＴＲ３下の残りのウエハＷＨ（厚さ１８０μｍ程度）を切削する（図１７参照）。この時、ダイシングブレードＤＢ２は、粘着材ＡＤＨと、ダイシングテープＤＴの途中までとを切削する。このようなダイシングにより、１本のスクライブラインＳＬ２でのダイシングが完了する（図１８参照）。

ところで、ウエハＷＨ内において長辺と短辺を有する複数のチップＣＨＰを区画し、チップＣＨＰの短辺に沿って延在するスクライブラインＳＬ１の幅Ｗ１をチップＣＨＰの長辺に沿って延在するスクライブラインＳＬ２の幅Ｗ２より大きくしてチップＣＨＰの取得数の増加を図った場合において、スクライブラインＳＬ１とスクライブラインＳＬ２とで異なる幅の切刃２２を備えたダイシングブレードＤＢ１、ＤＢ２を用いてダイシングを行う手段が考えられる。このような手段を用いた場合には、相対的に幅の広いスクライブラインＳＬ１は相対的に切刃２２の幅の広いダイシングブレードＤＢ１、ＤＢ２でダイシングを行うことにより、切断個所は１個所にすることができる。しかしながら、相対的に幅の狭いスクライブラインＳＬ２のダイシング時には相対的に切刃２２の幅の狭いダイシングブレードＤＢ１、ＤＢ２を用いることになるため、ダイシングブレードＤＢ１、ＤＢ２の交換作業およびダイシング作業再開のための準備作業に長時間を要し、ダイシング工程の作業効率が低下してしまう不具合が懸念される。

一方、上記のように、本実施の形態では、スクライブラインＳＬ１とスクライブラインＳＬ２とで幅が異なる場合において、相対的に幅Ｗ１が大きいスクライブラインＳＬ１のダイシング時には２個所の切断個所を設けている。また、スクライブラインＳＬ１のダイシングもスクライブラインＳＬ２のダイシングも、すべて同一のダイシングブレードＤＢ１、ＤＢ２を備えたダイサを用いて行っている。それにより、ダイシングブレードＤＢ１、ＤＢ２の交換作業およびダイシング作業再開のための準備作業を省略できる。また、相対的に幅Ｗ１が広いスクライブラインＳＬ１の本数は、相対的に幅Ｗ２が狭いスクライブラインＳＬ２の本数に比べて圧倒的に少ないため、切断個所が２個所となっても、切断個所が１個所の場合と比べてウエハＷＨ全域でのダイシング工程の作業効率の低下は最小限に止めることができる。

また、上記の本実施の形態によれば、スクライブラインＳＬ１とスクライブラインＳＬ２とで幅が異なる場合でも、すべて同一のダイシングブレードＤＢ１、ＤＢ２を備えたダイサを用いて行っている。それにより、相対的に幅Ｗ１の広いスクライブラインＳＬ１においても極力チップＣＨＰの外周に近い位置でダイシングを行うことが可能となる。すなわち、ダイシング後のチップＣＨＰの寸法精度を向上できるので、ダイシング後のチップＣＨＰの外観不良率を低減し、歩留まりを向上できる。

また、上記の本実施の形態によれば、スクライブラインＳＬ１とスクライブラインＳＬ２とで幅が異なる場合でも、すべて同一のダイシングブレードＤＢ１、ＤＢ２を備えたダイサを用いて行っている。それにより、本実施の形態の半導体装置の製造コストの上昇を抑制することができる。

また、上記の本実施の形態によれば、スクライブラインＳＬ１とスクライブラインＳＬ２とで幅が異なる場合でも、スクライブラインＳＬ１、ＳＬ２の幅が同一の場合と同様に、すべて同一のダイシングブレードＤＢ１、ＤＢ２を備えたダイサを用いて行っている。それにより、新たなダイサを採用することなく、既存のダイサを用いた簡便なダイシング手段でダイシングを行うことができる。

ところで、切削工程時間の短縮を目的として、ダイシングブレードＤＢ１、ＤＢ２の一方を省略したダイサを用い、スクライブラインＳＬ１に沿ってダイサを１回動作させるのみで、相対的に幅Ｗ１の広い１本のスクライブラインＳＬ１でウエハＷＨを完全に切断する手段が考えられる。しかしながら、ダイサを１回動作させるのみとしたことによってダイシングブレードの切刃２２にウエハＷＨから加わる機械的負荷が増大し、切刃２２を破損してしまう虞がある。また、相対的に幅Ｗ１の広いスクライブラインＳＬ１での切断個所が１個所のみになってしまうことから、ダイシング後のチップＣＨＰの寸法精度が低下してしまう虞がある。

一方、上記の本実施の形態のステップカット（追従）方式のダイサを用いることにより、切削工程時間の増加を防ぎつつ、かつ切刃２２の破損も防ぐことが可能となる。それにより、切刃２２の破損に伴うダイシングブレードの交換作業およびダイシング作業再開のための準備作業も省略できるので、ダイシング工程の進捗が低下してしまう不具合を防ぐことができる。また、ダイシング後のチップＣＨＰの寸法精度の低下も防ぐことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ダイシングブレードの切刃の幅は、相対的に幅の狭いスクライブラインの幅に合わせて適宜変更可能である。

本発明の半導体装置の製造方法は、半導体装置の製造工程におけるダイシング工程に広く適用することができる。

本発明の一実施の形態である半導体装置の製造工程で用いられるウエハの平面図である。 図１に示したウエハの要部を拡大した平面図である。 図１および図２に示した半導体ウエハに区画されたチップ（チップ領域）を拡大した平面図である。 図３に示したチップ領域中の要部断面図である。 図３に示したチップ領域中の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程で用いられるダイサの説明図である。 図６に示すダイサに備えられたダイシングブレードの平面図である。 図７に示すダイシングブレードの側面図である。 本発明の一実施の形態である半導体装置の製造工程においてダイシング工程に供給されるウエハを説明する断面図である。 本発明の一実施の形態である半導体装置の製造工程中のダイシング工程におけるウエハを説明する断面図である。 本発明の一実施の形態である半導体装置の製造工程中のダイシング工程を説明する要部断面図である。 図１１に続くダイシング工程中の要部断面図である。 図１２に続くダイシング工程中の要部断面図である。 図１３に続くダイシング工程中の要部断面図である。 図１４に続くダイシング工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程中のダイシング工程を説明する要部断面図である。 図１６に続くダイシング工程中の要部断面図である。 図１７に続くダイシング工程中の要部断面図である。

符号の説明

１ 基板
２ 分離部
８ ｎ型半導体領域
９ 開口部
１１ バンプ電極（突起電極）
１１Ａ バンプ電極用下地膜
２１ 台金（ハブ）
２２ 切刃
２３ 穴
ＡＤＨ 粘着材
ＣＨＰ チップ（チップ領域）
ＣＮＴ コンタクトホール
ＤＢ１ ダイシングブレード（第１のダイシングブレード）
ＤＢ２ ダイシングブレード（第２のダイシングブレード）
ＤＴ ダイシングテープ
ＤＶＰ 分割片（第１の分割片）
ＧＲ ガードリング
ＩＳ１、ＩＳ２、ＩＳ３、ＩＳ４ 絶縁膜
Ｌａ 活性領域
Ｌｂ ダミー活性領域
Ｍ１ 第１層配線
Ｍ２ 第２層配線
Ｍ３ 第３層配線
ＭＬ１ 配線パターン
ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４ パッド
ＰＷＬ ｐ型ウエル
ＳＣ１、ＳＣ２ スクライブセンター
ＳＬ１ スクライブライン（第１の分割領域）
ＳＬ２ スクライブライン（第２の分割領域）
ＳＬＴ スリット
ＴＨ１、ＴＨ２ スルーホール
ＴＲ１、ＴＲ２、ＴＲ３ 溝
ＷＨ ウエハ
ＷＲ ウエハリング

Claims (9)

1. （ａ）半導体回路が形成され長辺および短辺を有するチップ領域が、前記長辺に沿って延在し第１の幅を有する第１の分割領域と前記短辺に沿って延在し前記第１の幅より狭い第２の幅を有する第２の分割領域とによって複数区画された半導体ウエハを用意する工程、
   （ｂ）前記第２の幅より狭い第３の幅を有するダイシングブレードを備えたダイサを用意する工程、
   （ｃ）前記ダイサが備えた前記ダイシングブレードにより前記第１の分割領域および前記第２の分割領域に沿って前記半導体ウエハを切断し、複数の半導体チップを形成する工程、
   を有し、
   前記（ｃ）工程において、前記第１の分割領域の切断時には、前記ダイシングブレードは、前記第１の分割領域を挟む２つの前記チップ領域の前記短辺に沿った２個所を切断し、
   前記第１の分割領域の切断後には、前記２つのチップ領域の前記短辺に挟まれた第４の幅を有する第１の分割片が残ることを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記（ｃ）工程において、前記第２の分割領域の切断時には、前記ダイシングブレードは、前記第２の分割領域を挟む２つの前記チップ領域の前記長辺に沿った１個所を切断することを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記第１の分割片の前記第４の幅は、５０μｍ以上であることを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、
   前記第１の分割片の前記第４の幅は、６０μｍ以下であることを特徴とする半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記チップ領域の前記長辺は、前記チップ領域の前記短辺の１０倍以上の長さを有することを特徴とする半導体装置の製造方法。
6. 請求項１記載の半導体装置の製造方法において、
   前記第１の分割領域および前記第２の分割領域の切断時において、前記ダイシングブレードは、同一個所に対して２回の切断処理を行うことを特徴とする半導体装置の製造方法。
7. 請求項６記載の半導体装置の製造方法において、
   前記ダイシングブレードは、前記第３の幅の第１のダイシングブレードおよび前記第３の幅より狭い第５の幅の第２のダイシングブレードから形成され、
   前記第１のダイシングブレードが前記同一個所において前記半導体ウエハの厚さの途中までを切断した後に、前記第２のダイシングブレードが前記同一個所の残りの前記半導体ウエハを切断することを特徴とする半導体装置の製造方法。
8. 請求項７記載の半導体装置の製造方法において、
   前記第１のダイシングブレードは、前記半導体ウエハのうち金属を含む配線形成層を切断し、
   前記第２のダイシングブレードは、前記配線形成層以外の前記半導体ウエハを切断することを特徴とする半導体装置の製造方法。
9. 請求項７記載の半導体装置の製造方法において、
   前記ダイシングブレードは、前記第１のダイシングブレードと前記第２のダイシングブレードとが一体となり、前記第１のダイシングブレードを前記第２のダイシングブレードが追従する追従式のダイシングブレードであることを特徴とする半導体装置の製造方法。

Images