JP2002231659A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002231659A
JP2002231659A JP2001027652A JP2001027652A JP2002231659A JP 2002231659 A JP2002231659 A JP 2002231659A JP 2001027652 A JP2001027652 A JP 2001027652A JP 2001027652 A JP2001027652 A JP 2001027652A JP 2002231659 A JP2002231659 A JP 2002231659A
Authority
JP
Japan
Prior art keywords
dicing
semiconductor device
scribing
region
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001027652A
Other languages
English (en)
Inventor
Mitsue Ueno
光江 上野
Takashi Wada
和田　　隆
Minoru Kimura
稔 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001027652A priority Critical patent/JP2002231659A/ja
Publication of JP2002231659A publication Critical patent/JP2002231659A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 ＴＥＧパターンの完全除去が可能となる狭ス
クライブ化に対応したダイシング技術を提供する。 【解決手段】 ウェハに設けられた複数の素子形成領域
を、隣接する素子形成領域間のスクライビング領域にて
切断し、夫々の素子形成領域を個々の半導体チップとし
て分離する半導体装置の製造方法において、前記スクラ
イビング領域に設けられたＴＥＧパターンの端部を除去
する第１のダイシング工程と、前記スクライビング領域
にて前記ウェハを切断し、夫々の素子形成領域を個々の
半導体チップに分離する第２のダイシング工程とによっ
てダイシングを行なう。この構成によれば、切削量が少
ない第１のダイシングによって、スクライビング領域に
形成されたＴＥＧパターンの両端を除去しているので、
素子形成領域に近接させてダイシングを行なうことが可
能であり、ＴＥＧパターンを切り残しなく除去して、狭
スクライブ化を進めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ウェハのダイシングに適用して有効
な技術に関するものである。
【０００２】
【従来の技術】半導体装置の製造では、図１に示すよう
に、単結晶シリコン等のウェハ１に設けられた複数の素
子形成領域２に、半導体素子或いは配線パターンを一括
して形成し、隣接する素子形成領域２間のスクライビン
グ領域３にてウェハ１を切断して、夫々の素子形成領域
２を個々の半導体チップとして分離するダイシングを行
ない、こうして分離された個々の半導体チップは、例え
ばベース基板或いはリードフレームに固定するダイボン
ディング及びワイヤボンディング等の実装を経て、樹脂
封止等が行なわれ半導体装置として完成する。
【０００３】前記ダイシングでは、Ｎｉ，Ｃｕ等のメタ
ル粉末を結合材としてダイヤモンド砥粒を焼結したダイ
ヤモンドブレードを高速回転させてウェハを切断する
が、ウェハ１の裏面を粘着性のダイシングテープに貼り
付け、ダイシングテープの周縁をリング状のフレームに
固定して、ダイシングテープをカッティングテーブルに
真空吸着させて固定した状態で行なわれる。
【０００４】
【発明が解決しようとする課題】そして、ウェハ１に
は、テストパターンをデバイスの全工程或いは部分的な
工程によって形成し、このテストパターンに種々の電気
的測定を行なって実際のデバイス特性をモニタし、プロ
セスの管理データの収集を行なっており、こうしたテス
トパターンはＴＥＧ(Test Element Group)と呼ばれてい
る。図２はウェハを拡大した部分平面を示し、図３は図
２中のａ‐ａ線に沿った縦断面を示しており、前記ＴＥ
Ｇは、各素子形成領域２間のスクライビング領域３に設
けられたＴＥＧ領域４に形成されている。
【０００５】ＴＥＧ領域４の主面上にはアルミニウム等
を用いた配線のＴＥＧパターン５が形成されているが、
このＴＥＧパターン５は、ウェハ状態で前記各種測定を
行なった後は不用であり、従来は図４に示すように、ダ
イシングブレード６によって切削されて、図４中に破線
にて示す位置にてウェハ１が切断されるダイシングの際
に、同時に切削除去される。
【０００６】しかしながら、近年、ウェハ当たりの半導
体チップ取得数を増加させるためにスクライビング領域
３の幅を縮小する狭スクライブ化が進められており、ス
クライビング領域の幅は１７０μｍ程度から９０μｍ程
度まで狭められている。これに対して、必要となるＴＥ
Ｇパターンの数は変わらないため、この狭スクライブ化
に合わせてＴＥＧ領域の幅を狭くすることは難しく、Ｔ
ＥＧ領域の幅は９０μｍ〜１００μｍ程度から７０μｍ
〜８０μｍ程度に縮小するのが限界である。
【０００７】また、前記ダイシングではブレード６によ
る切削の際の衝撃によって微細な破片を生じるチッピン
グ或いは微細な亀裂を生じるマイクロクラックが生じや
すいため、素子形成領域２から或る程度離れた位置で切
断を行なう必要があり、通常は素子形成領域２から１５
μｍ〜２０μｍ程度離れた位置を切断面としている。こ
のため、狭スクライブ化を進めるとＴＥＧパターン５を
完全に切削除去することができず、図５に示すように、
ＴＥＧパターン５の切り残し７が生じ、この切り残し７
には、切断の際の切削されたＴＥＧパターン５がめくれ
た切削屑が付着していることがある。こうした切り残し
７或いはそれに付着した切削屑は、実装の際にボンディ
ングワイヤ或いはインナーリード等と接触して短絡によ
る不良の原因となる。
【０００８】こうした問題を解決するために、例えば特
開平７‐３０２７７３号公報には、前記切削屑の長さを
短くしてインナーリード間の短絡を防止する技術が開示
されているが、この技術はＴＥＧパターンの切り残しが
残存することを前提としており、ＴＥＧパターンを完全
に除去するものではない。
【０００９】図６は、前述の方法で切断分離した半導体
チップを搭載したＣＳＰ型の半導体装置の一例を示す縦
断面図である。この半導体装置では、半導体チップ１１
が、半導体装置の外部電極となるバンプ電極１２を裏面
に形成したベース基板１３の表面に接着剤等によって固
定され、半導体チップ１１のパッドとベース基板１３の
配線とがボンディングワイヤ１４にて接続され、ベース
基板１３の表面側が封止体１５で覆われている。
【００１０】半導体チップ１１のパッドとベース基板１
３の配線とを接続するワイヤボンディングでは、以前
は、ボンディングワイヤ１４が、半導体チップ１１とは
ボールボンディングで、ベース基板１３とはウエッジボ
ンディングで接続されていた。しかし、近年では、ベー
ス基板１３の外形寸法を縮小するために、ボンディング
ワイヤ１４を、半導体チップ１１とはウエッジボンディ
ングで、ベース基板１３とはボールボンディングで接続
する逆ボンディングが用いられることがある。
【００１１】このような逆ボンディングを行なう場合
に、半導体チップ１１とボンディングワイヤ１４とがウ
エッジボンディングで接続されているため、半導体チッ
プ１１のパッド近傍ではボンディングワイヤ１４が半導
体チップ１１に接近することとなり、ＴＥＧパターンの
切り残し７とボンディングワイヤ１４とが接触する可能
性が特に高くなる。また、こうした逆ボンディングは半
導体チップを２段に積層した構成の半導体装置にて、上
段の半導体チップとベース基板との接続にも用いられて
おり、半導体装置の小型化に従ってより広く用いられる
ことが考えられるため、ダイシングにてＴＥＧパターン
を完全に除去し前記切り残しによる不良の発生を防止す
る技術が重要となってくる。
【００１２】本発明の課題は、このような問題を解決
し、ＴＥＧパターンの切り残しに起因する課題を解決
し、ＴＥＧパターンの完全除去が可能となる狭スクライ
ブ化に対応したダイシング技術を提供することにある。
【００１３】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１５】ウェハに設けられた複数の素子形成領域
を、隣接する素子形成領域間のスクライビング領域にて
切断し、夫々の素子形成領域を個々の半導体チップとし
て分離する半導体装置の製造方法において、前記スクラ
イビング領域に設けられたＴＥＧパターンの端部を除去
する第１のダイシング工程と、前記スクライビング領域
にて前記ウェハを切断し、夫々の素子形成領域を個々の
半導体チップに分離する第２のダイシング工程とによっ
てダイシングを行なう。
【００１６】本発明の構成によれば、第１のダイシング
によって、スクライビング領域に形成されたＴＥＧパタ
ーンの両端を除去しているので、ＴＥＧパターンを切り
残しなく除去することができるので、ＴＥＧパターンの
切り残しに起因する不良の発生を防止することが可能と
なる。また、このダイシングは切削量が少ないため、ダ
イシングによって素子形成領域に与える影響を小さく、
素子形成領域に近接させてダイシングを行なうことがで
きるので、狭スクライブ化を進めることが可能となる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態である
半導体装置の製造方法について説明する。なお、実施の
形態を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。
【００１８】本実施の形態の半導体装置の製造方法のダ
イシングでは、先ず、第１のダイシング及び第２のダイ
シングによって、複数の素子形成領域２に、半導体素子
或いは配線パターンを一括して形成し、隣接する素子形
成領域２間のスクライビング領域３にてウェハを切断し
て、夫々の素子形成領域２を個々の半導体チップとして
分離するダイシングを行なう。
【００１９】先ず、第１のダイシングによって図７中破
線にて示す位置で、２０μｍ〜２５μｍ程度の幅の狭い
ダイシングブレード８によって２０μｍ程度の深さに研
削しＴＥＧパターンの両方の端部を除去する。このダイ
シングでは幅の狭いダイシングブレード８によって浅く
切削を行なうため切断面に与える影響が小さいため素子
形成領域２から５μｍ程度までを切削することが可能で
ある。また、このダイシングは切削量が少ないため、通
常のダイシングよりも高速で行なうことができる。この
ダイシングでは、２枚のダイシングブレード８を用いて
両方の端部を同時に切削してもよいし、１枚のダイシン
グブレード８を用いて夫々の端部を順次に切削してもよ
い。
【００２０】次に、第２のダイシングによって、図８に
示すように、５０μｍ〜６０μｍ程度の通常の幅のダイ
シングブレード６によって、図中破線にて示す位置でフ
ルダイシングを行ないウェハを切断する。このダイシン
グによって、既に両端が除去されているＴＥＧパターン
５は完全に除去することができる。また、このダイシン
グでは、素子形成領域２から充分離れた位置で切断を行
なうため、切削の際の衝撃によって素子形成領域２に微
細な破片を生じるチッピング或いは微細な亀裂を生じる
マイクロクラックが発生するのを防止することができ
る。
【００２１】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００２２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、第１のダイシングによって、ス
クライビング領域に形成されたＴＥＧパターンの両端を
除去しているので、ＴＥＧパターンを切り残しなく除去
することができるという効果がある。 （２）本発明によれば、上記効果（１）により、ＴＥＧ
パターンの切り残しに起因する不良の発生を防止するこ
とができるという効果がある。 （３）本発明によれば、素子形成領域に近接する第１の
ダイシングの切削量が少ないため、ダイシングによって
素子形成領域に与える影響を低減することができるとい
う効果がある。 （４）本発明によれば、上記効果（３）より、素子形成
領域に近接させて第１のダイシングを行なうことができ
るという効果がある。 （５）本発明によれば、上記効果（４）により、狭スク
ライブ化を進めることができるという効果がある。
【図面の簡単な説明】
【図１】ダイシングの行なわれる前のウェハを示す平面
図である。
【図２】図１の一部を拡大して示す部分平面図である。
【図３】図２中のａ‐ａ線に沿った縦断面である。
【図４】従来のダイシングを示す縦断面図である。
【図５】従来のダイシングを示す縦断面図である。
【図６】本発明の一実施の形態である半導体装置の製造
方法によって製造される半導体装置の一例を示す縦断面
図である。
【図７】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
【図８】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
【符号の説明】
１…ウェハ、２…素子形成領域、３…スクライビング領
域、４…ＴＥＧ領域、５…ＴＥＧパターン、６，８…ダ
イシングブレード、７…切り残し、１１…半導体チッ
プ、１２…バンプ電極、１３…ベース基板、１４…ボン
ディングワイヤ、１５…封止体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 稔 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F044 AA02 CC00

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ウェハに設けられた複数の素子形成領域
    を、隣接する素子形成領域間のスクライビング領域にて
    切断し、夫々の素子形成領域を個々の半導体チップとし
    て分離する半導体装置の製造方法において、 前記スクライビング領域に設けられたＴＥＧパターンの
    端部を除去する第１のダイシング工程と、 前記スクライビング領域にて前記ウェハを切断し、夫々
    の素子形成領域を個々の半導体チップに分離する第２の
    ダイシング工程とを有することを特徴とする半導体装置
    の製造方法。
  2. 【請求項２】 前記第１のダイシングに用いられるダイ
    シングブレードの幅が前記第２のダイシングに用いられ
    るダイシングブレードの幅よりも狭いことを特徴とする
    請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記第１のダイシングが２０μｍ程度の
    深さに浅く切削することを特徴とする請求項１又は請求
    項２に記載の半導体装置の製造方法。
  4. 【請求項４】 前記半導体チップにボンディングワイヤ
    がウエッジボンディングで接続されることを特徴とする
    請求項１乃至請求項３の何れか一項に記載の半導体装置
    の製造方法。
  5. 【請求項５】 前記半導体装置がＣＳＰ型半導体装置で
    あることを特徴とする請求項１乃至請求項４の何れか一
    項に記載の半導体装置の製造方法。
JP2001027652A 2001-02-05 2001-02-05 半導体装置の製造方法 Pending JP2002231659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001027652A JP2002231659A (ja) 2001-02-05 2001-02-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001027652A JP2002231659A (ja) 2001-02-05 2001-02-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002231659A true JP2002231659A (ja) 2002-08-16

Family

ID=18892272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027652A Pending JP2002231659A (ja) 2001-02-05 2001-02-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002231659A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006068284A1 (en) * 2004-12-24 2006-06-29 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor chips
WO2006075725A2 (en) * 2005-01-12 2006-07-20 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor chips and semiconductor wafer
JP2007035760A (ja) * 2005-07-25 2007-02-08 Tokyo Seimitsu Co Ltd ウェーハダイシング方法及びウェーハダイシング装置
JP2007294729A (ja) * 2006-04-26 2007-11-08 Fujikura Ltd 半導体パッケージの製造方法
JP2016040796A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189012A (ja) * 1984-09-14 1986-05-07 セイコーエプソン株式会社 基板切断方法
JPH04199848A (ja) * 1990-11-29 1992-07-21 Nec Corp チップ分離方法
JPH0758064A (ja) * 1993-08-16 1995-03-03 Mitsubishi Electric Corp ウエハのダイシング方法
JPH0845879A (ja) * 1994-04-12 1996-02-16 Lsi Logic Corp 半導体ウエハを切断する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189012A (ja) * 1984-09-14 1986-05-07 セイコーエプソン株式会社 基板切断方法
JPH04199848A (ja) * 1990-11-29 1992-07-21 Nec Corp チップ分離方法
JPH0758064A (ja) * 1993-08-16 1995-03-03 Mitsubishi Electric Corp ウエハのダイシング方法
JPH0845879A (ja) * 1994-04-12 1996-02-16 Lsi Logic Corp 半導体ウエハを切断する方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006068284A1 (en) * 2004-12-24 2006-06-29 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor chips
US7678670B2 (en) 2004-12-24 2010-03-16 Panasonic Corporation TEG removing method in manufacturing method for semiconductor chips
WO2006075725A2 (en) * 2005-01-12 2006-07-20 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor chips and semiconductor wafer
WO2006075725A3 (en) * 2005-01-12 2007-02-08 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor chips and semiconductor wafer
US7989803B2 (en) 2005-01-12 2011-08-02 Panasonic Corporation Manufacturing method for semiconductor chips and semiconductor wafer
JP2007035760A (ja) * 2005-07-25 2007-02-08 Tokyo Seimitsu Co Ltd ウェーハダイシング方法及びウェーハダイシング装置
JP4636377B2 (ja) * 2005-07-25 2011-02-23 株式会社東京精密 ウェーハダイシング方法及びウェーハダイシング装置
JP2007294729A (ja) * 2006-04-26 2007-11-08 Fujikura Ltd 半導体パッケージの製造方法
JP2016040796A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法

Similar Documents

Publication Publication Date Title
EP1540728B1 (en) Forming a multi segment integrated circuit with isolated substrates
US6812548B2 (en) Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US5266528A (en) Method of dicing semiconductor wafer with diamond and resin blades
US6582983B1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
US6790709B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
US20020047199A1 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
JP2004179622A (ja) 半導体装置の製造方法
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JPH07221051A (ja) 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP2005005380A (ja) 半導体装置の製造方法
US7342296B2 (en) Wafer street buffer layer
JP6100396B2 (ja) 半導体素子の製造方法および半導体素子
JP2004146487A (ja) 半導体装置の製造方法
US20080029877A1 (en) Method for separating package of wlp
US6326676B1 (en) Semiconductor device
JP2010010514A (ja) 半導体装置の製造方法及び半導体装置
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2002231659A (ja) 半導体装置の製造方法
JPH097975A (ja) 半導体装置およびその製造方法
JP2009016420A (ja) 半導体装置の製造方法
JP2000183218A (ja) Ｉｃパッケージの製造方法
JP2014165388A (ja) 半導体装置の製造方法
KR100289403B1 (ko) 반도체패키지제조방법
US6894389B2 (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921