JP2016040796A - ウエーハの分割方法 - Google Patents

ウエーハの分割方法 Download PDF

Info

Publication number
JP2016040796A
JP2016040796A JP2014164222A JP2014164222A JP2016040796A JP 2016040796 A JP2016040796 A JP 2016040796A JP 2014164222 A JP2014164222 A JP 2014164222A JP 2014164222 A JP2014164222 A JP 2014164222A JP 2016040796 A JP2016040796 A JP 2016040796A
Authority
JP
Japan
Prior art keywords
wafer
film
insulating film
mask
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014164222A
Other languages
English (en)
Other versions
JP6318046B2 (ja
Inventor
健志 岡▲崎▼
Takeshi Okazaki
健志 岡▲崎▼
宏行 高橋
Hiroyuki Takahashi
宏行 高橋
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
吉輝 西田
Yoshiteru Nishida
吉輝 西田
晋 横尾
Susumu Yokoo
晋 横尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014164222A priority Critical patent/JP6318046B2/ja
Publication of JP2016040796A publication Critical patent/JP2016040796A/ja
Application granted granted Critical
Publication of JP6318046B2 publication Critical patent/JP6318046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】分割後のチップの抗折強度を低下させることなく、絶縁膜が形成されたウエーハを適切に分割すること。【解決手段】表面にLow−k膜(11)が形成され、分割予定ライン(15)におけるLow−k膜内にTEG(14)が配設されたウエーハを分割予定ラインに沿って分割する方法であり、分割予定ラインを除いてウエーハの表面をマスクする工程と、マスクから露出した分割予定ラインをドライエッチングしてLow−k膜を除去する工程と、切削ブレードによって分割予定ラインに沿ってTEGと共にウエーハを切断して個々のチップに分割する工程と、分割後のチップをドライエッチングする工程とを有する構成にした。【選択図】図4

Description

本発明は、Low−k膜(低誘電率絶縁膜)等の絶縁膜が積層されたウエーハの分割方法に関する。
近年、半導体デバイスの微細化に伴い、Low−k膜等の絶縁膜付きのウエーハが実用化されている。このLow−k膜は非常に脆く、切削ブレードを用いたメカニカルダイシングでは膜剥がれが生じ易いという問題がある。また、このウエーハには、チップの回路をテストするTEG(Test Element Group)と呼ばれる金属線が形成されている。ウエーハを分割するためにはTEGを破断する必要があるが、TEGを破断するためには切削ブレードが適している。このため、アブレーション加工とメカニカルダイシングを組み合わせてウエーハを分割する方法が提案されている(例えば、特許文献1参照)。
特許文献1に記載されたウエーハの分割方法では、ウエーハの分割予定ラインに沿ってレーザー光線が照射されて、ウエーハの表面からLow−k膜だけがアブレーション加工される。続いて、Low−k膜が除去された箇所が切削ブレードによって切り込まれて、ウエーハが分割予定ラインに沿って個々のチップに分割される。切削ブレードによってLow−k膜が切り込まれることがないため、Low−k膜の膜剥がれが防止されている。また、TEGが切削ブレードによって破断されるため、短い時間でウエーハを分割することが可能になっている。
特開2013−105821号公報
しかしながら、特許文献1に記載のウエーハの分割方法では、切削ブレードでウエーハが分割されるため、分割後のチップの側面に細かく刻まれたような凹凸が残存する。このため、チップの側面の凹凸からクラックが入り易くなり、チップの抗折強度が低下する可能性がある。更に、ウエーハの表面からLow−k膜がレーザー光線の照射によって除去されるため、アブレーション加工による熱ダメージがチップ内に残り、チップの抗折強度を低下させる原因となる。このように、Low−k膜付きのウエーハを分割できるものの、分割後のチップの抗折強度が低下するという問題があった。
本発明はかかる点に鑑みてなされたものであり、分割後のチップの抗折強度を低下させることなく、絶縁膜が形成されたウエーハを適切に分割することができるウエーハの分割方法を提供することを目的とする。
本発明のウエーハの分割方法は、表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、該分割予定ラインを除いてウエーハの表面をマスクするマスク形成工程と、該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、ウエーハの表面からウエーハを完全切断する深さに切削ブレードを切込ませ該絶縁膜が除去された該分割予定ラインに沿って該切削ブレードでウエーハを切断する切断工程と、該切断工程で切断されたウエーハの切断面をドライエッチングするエッチング工程と、該マスク形成工程で形成したマスクを除去するマスク除去工程と、からなっている。
本発明の他のウエーハの分割方法は、表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、該分割予定ラインを除いてウエーハの表面をマスクするマスク形成工程と、該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、ウエーハの表面から仕上げ厚みに達する深さまで切削ブレードを切込ませ該絶縁膜が除去された該分割予定ラインに沿って該切削ブレードで深溝を形成する深溝形成工程と、ウエーハを裏面から仕上げ厚みまで研削してウエーハを分割する裏面研削工程と、該裏面研削工程で分割されたウエーハの切断面をドライエッチングするエッチング工程と、該マスク形成工程で形成したマスクを除去するマスク除去工程と、からなっている。
これらの構成によれば、マスクから露出した分割予定ラインがドライエッチングされて、ウエーハの表面から分割予定ラインに沿って絶縁膜が除去される。このため、絶縁膜の膜剥がれが起こることがなく、さらにウエーハが熱ダメージを受けることもない。絶縁膜の除去によって測定パターンが露出されるが、切削ブレードによって分割予定ラインに沿って測定パターンが分断されると共にウエーハが個々のチップに切断される。さらに、ウエーハ(チップ)の切断面がドライエッチングされて滑らかになり、クラックの起点となる凹凸が形成されることがない。このようにして、分割後のチップの抗折強度を低下させることなく、ウエーハを個々のチップに分割することができる。
本発明によれば、絶縁膜をドライエッチングで除去し、切削ブレードでウエーハを切断して、分割後のチップの側面をドライエッチングするようにしたので、分割後のチップの抗折強度を低下させることなく、絶縁膜が形成されたウエーハを適切に分割することができる。
本実施の形態に係るウエーハの断面模式図である。 第1の実施の形態に係るマスク形成工程の一例を示す図である。 第1の実施の形態に係るテープ貼着工程の一例を示す図である。 第1の実施の形態に係る絶縁膜除去工程の一例を示す図である。 第1の実施の形態に係る切断工程の一例を示す図である。 第1の実施の形態に係るエッチング工程の一例を示す図である。 第1の実施の形態に係るマスク除去工程の一例を示す図である。 第2の実施の形態に係るマスク形成工程の一例を示す図である。 第2の実施の形態に係る絶縁膜除去工程の一例を示す図である。 第2の実施の形態に係るマスク除去工程の一例を示す図である。 第2の実施の形態に係る深溝形成工程の一例を示す図である。 第2の実施の形態に係るテープ貼着工程の一例を示す図である。 第2の実施の形態に係る裏面研削工程の一例を示す図である。 第2の実施の形態に係るエッチング工程の一例を示す図である。
添付図面を参照して、本実施の形態に係るウエーハの分割方法について説明する。図1を参照して、加工対象となるウエーハについて説明する。図1は、本実施の形態に係るウエーハの断面模式図である。
図1に示すように、ウエーハWは、無機物系膜又は有機物系膜等のLow−k膜11(低誘電率絶縁膜)と配線層13からなるデバイスDを、シリコン製の半導体基板12の表面に形成して構成されている。デバイスDは、ウエーハWの表面16に格子状に配列された複数の分割予定ライン15によって区画されている。各分割予定ライン15は所定幅を有しており、各分割予定ライン15が配列されたLow−k膜11内には、デバイスDの電気的特性等を測定するための測定パターンとしてTEG14(Test Element Group)が埋め込まれている。なお、半導体基板12は、ガリウム砒素で構成されていてもよい。
このようなウエーハWにおいては、Low−k膜11が非常に脆く、切削ブレードを用いた切削加工ではLow−k膜11の膜剥がれが生じやすい。一方で、レーザー光線によるアブレーション加工では分割後のチップに熱ダメージが残ってしまう。このため、本実施の形態に係るウエーハWの分割方法では、ドライエッチングによって分割予定ライン15からLow−k膜11を除去して、ウエーハWに対する膜剥がれや熱ダメージを抑えている。しかしながら、ドライエッチングでは、Low−k膜11を適切に除去できるものの、TEG14が金属線で形成されているため、分割予定ライン15からドライエッチングで除去するためには時間が長くかかってしまう。
そこで、第1の実施の形態に係るウエーハWの分割方法では、ドライエッチングとブレードダイシングを組み合わせてウエーハWを分割するようにしている。すなわち、分割予定ライン15に沿ってドライエッチングしてLow−k膜11を良好に除去した後、短い時間でTEG14を分断するようにブレードダイシングによってウエーハWを切断する。このようにして切断されたチップの側面を再びドライエッチングし、各チップの側面からクラックの起点になりうる細かな凹凸を除去して、抗折強度の低下を抑えたチップを形成している。
以下、添付図面を参照して、第1の実施の形態に係るウエーハの分割方法について説明する。第1の実施の形態に係るウエーハの分割方法は、既に薄化されたウエーハを分割する方法である。図2は、第1の実施の形態に係るマスク形成工程の一例を示す図である。図3は、第1の実施の形態に係るテープ貼着工程の一例を示す図である。図4は、第1の実施の形態に係る絶縁膜除去工程の一例を示す図である。図5は、第1の実施の形態に係る切断工程の一例を示す図である。図6は、第1の実施の形態に係るエッチング工程の一例を示す図である。図7は、第1の実施の形態に係るマスク除去工程の一例を示す図である。
図2に示すように、先ずマスク形成工程が実施される。図2Aに示すように、マスク形成工程では、スピンコート法等によってウエーハWの表面全域にプラズマ耐性の強いレジスト樹脂が塗布され、ウエーハWの表面16を覆うようにレジスト層21が形成される。そして、分割予定ライン15に対応したパターンが描かれたフォトマスクを介してレジスト層21が露光されて、レジスト層21に分割予定ライン15に沿ってパターンが転写される。露光されたウエーハWが現像液に浸漬されることで、レジスト層21の露光部分だけが溶解されてウエーハWの表面16が露出される。
図2Bに示すように、ウエーハWの表面16のデバイスD上にレジスト層21が残り、分割予定ライン15上のレジスト層21が除去されてLow−k膜11が上方に露出される。このようにして、プラズマエッチング時に分割予定ライン15だけがエッチングされるように、分割予定ライン15に沿ってLow−k膜11を露出させたマスクが形成される。このとき、レジスト層21から露出したLow−k膜11内には、後段の切断工程で分断されるTEG14が配設されている。マスクが形成されたウエーハWは、テープマウンタ(不図示)に搬入される。
図3に示すように、マスク形成工程の後にはテープ貼着工程が実施される。テープ貼着工程では、テープマウンタの貼着ローラ31によって、ウエーハWの裏面17にテープTが貼着される。なお、テープ貼着工程では、分割後の搬送が容易になるように、リングフレーム(不図示)に張られたテープTにウエーハWが貼着される構成にしてもよい。また、テープTとしては、プラズマ耐性が強い材質のものが使用される。また、テープ貼着工程は、オペレータによる手作業で実施されてもよい。テープTが貼着されたウエーハWは、エッチング装置(不図示)に搬入される。
図4に示すように、テープ貼着工程の後には絶縁膜除去工程が実施される。絶縁膜除去工程では、エッチング装置のチャックテーブル上にテープTを介してウエーハWが保持される。ウエーハWの表面16に向けてエッチングガスが噴射され、エッチングガスをプラズマ化することでウエーハWの表面16がドライエッチングされる。ウエーハWの表面16にはレジスト層21によってマスクが形成されているため、レジスト層21でマスクされていない分割予定ライン15だけがウエーハWの厚み方向にドライエッチングされて、分割予定ライン15のLow−k膜11が除去される。
この場合、異方性プラズマエッチングでLow−k膜11がエッチングされるため、分割予定ライン15においてウエーハWに対して垂直にエッチングが進められる。Low−k膜11の側面が略垂直に形成されるため、レジスト層21で覆われたデバイスD側が削られることがない。また、切削ブレードやレーザー光線でLow−k膜11が除去される場合と異なり、切削ブレードによってLow−k膜11の膜剥がれが起こることがなく、アブレーション加工によってウエーハWに熱ダメージが残ることがない。よって、ウエーハWの表面16から分割予定ライン15に沿ってLow−k膜11だけが適切に除去される。
なお、絶縁膜除去工程では、例えば、以下の加工条件でLow−k膜11の異方性プラズマエッチングが実施される。なお、コイル印加電力はプラズマを作り維持する電力、ステージ(チャックテーブル)印加電力はイオンを引き込むための電力、ガス種はイオン、ラジカルに分解されるガス、プロセス圧力はエッチング中設定圧力をそれぞれ示している。
<Low−kエッチングレシピ1>
・高周波電力周波数:13.56MHz
・ステージ温度(静電チャック温度):10℃
・ウエーハ冷却用He圧力:2000Pa
・コイル印加電力:2500W
・ステージ印加電力:400W
・ガス種:CF4、C4F8、O2、Ar混合ガス
・ガス流量:CF4=200sccm、C4F8=50sccm、O2=50sccm、Ar=200sccm
・プロセス圧力:5Pa
また、絶縁膜除去工程では、Low−k膜11だけがエッチングされるため、Low−k膜11内のTEG14が外部に露出される。Low−k膜11除去後のウエーハWは切削装置(不図示)に搬入される。
また、TEG14のデザインによっては、Low−k膜11の開口サイズが小さくアスペクト比が高い加工になる場合がある。この場合には、プロセス圧力を下げることで、平均自由工程を大きくし、且つステージ印加電力を増加させることでイオンの引き込みを大きくすることでエッチングの異方性を増した条件が望ましい。
<Low−kエッチングレシピ2>
・高周波電力周波数:13.56MHz
・ステージ温度(静電チャック温度):10℃
・ウエーハ冷却用He圧力:2000Pa
・コイル印加電力:2500W
・ステージ印加電力:600W
・ガス種:CF4、C4F8、O2、Ar混合ガス
・ガス流量:CF4=200sccm、C4F8=50sccm、O2=50sccm、Ar=200sccm
・プロセス圧力:1Pa
・処理時間: 任意(Low−k膜厚、アスペクト比に応じて調整)
さらに、ウエーハWによっては、TEG14及びLow−k膜11の上面にポリイミド膜が製膜される場合がある。この場合には、O2をガス種とするポリイミドエッチングステップを行った後、上記Low−kエッチングを行うことで対応が可能である。
<ポリイミドエッチングレシピの例>
・高周波電力周波数:13.56MHz
・ステージ温度(静電チャック温度):10℃
・ウエーハ冷却用He圧力:2000Pa
・コイル印加電力:3000W
・ステージ印加電力:400W
・ガス種:CF4、O2、Ar、N2混合ガス
・ガス流量:CF4=40sccm、O2=200sccm、N2=100sccm、Ar=100sccm
・プロセス圧力:5Pa
・処理時間:任意(ポリイミド膜厚に応じて調整)
図5に示すように、絶縁膜除去工程の後には切断工程が実施される。切断工程では、切削装置のチャックテーブル上にテープTを介してウエーハWが保持され、切削ブレード32の下方にウエーハWが移動される。そして、切削ブレード32がウエーハWの分割予定ライン15に位置合わせされ、切削ブレード32によってウエーハWの表面16からウエーハWを完全切断する深さ、すなわち貼着テープTの上面に達する深さまでウエーハWが切り込まれる。これにより、Low−k膜11が除去された分割予定ライン15において、切削ブレード32によってTEG14と共にウエーハWがフルカットされて、ウエーハWが分割予定ライン15に沿って個々のチップCに分割される。
この場合、切削ブレード32の幅寸法が、分割予定ライン15の所定幅よりも薄く形成されている。このため、レジスト層21側のLow−k膜11の側面に切削ブレード32の側面が当たることがなく、Low−k膜11が膜剥がれを起こすことがない。また、切削ブレード32によって金属製のTEG14が分断されるため、分割予定ライン15から短時間でTEG14を除去することができる。なお、チップCの切断面23には、切削ブレード32の切削加工によって、クラックの起点となるような細かな凹凸が僅かに外側に張り出すように形成されている。切断後のウエーハWは再びエッチング装置(不図示)に搬入される。
図6に示すように、切断工程の後にはエッチング工程(ストレスリリーフ)が実施される。エッチング工程では、エッチング装置のチャックテーブル上にテープTを介して個々のチップCが保持される。チップC(分割されたウエーハW)の表面に向けてエッチングガスが噴射され、エッチングガスをプラズマ化することでチップCの切断面23がドライエッチングされる。チップCの表面はレジスト層21によってマスクされているため、レジスト層21でマスクされていないチップCの切断面23がドライエッチングされて、分割予定ライン15に沿って切断面23に表面処理が施される。
この場合、チップCが等方性プラズマエッチングされるため、レジスト層21から露出したチップCの切断面23に対して垂直にエッチングが進められる。チップCの切断面23から僅かに張り出した凹凸が無くなる程度までエッチングされる。これにより、ウエーハWの切断時に形成されたチップCの切断面23から微細な凹凸が除去されて、チップCの切断面23が滑らか仕上げられて抗折強度の低下が抑えられている。このように、チップCの切断面23に平滑化処理が施されて、側面形状が良好なチップCが形成される。
なお、エッチング工程では、例えば、以下の加工条件で切断面23の等方性プラズマエッチングが実施される。なお、コイル印加電力はプラズマを作り維持する電力、ステージ(チャックテーブル)印加電力はイオンを引き込むための電力、ガス種はイオン、ラジカルに分解されるガス、プロセス圧力はエッチング中設定圧力をそれぞれ示している。また、ステージ印加電力は、基板に対するイオンによるダメージを最小限に抑えるように、イオンの入射エネルギーが最小になるように0Wに設定されている。
(エッチングステップ)
・コイル印加電力:3500W
・ステージ印加電力:0W
・ガス種:SF6
・ガス流量:1000sccm
・プロセス圧力:7Pa
・ステップ時間:例えば60秒
・ステージ温度:10℃
図7に示すように、エッチング工程の後にはマスク除去工程が実施される。マスク除去工程では、薬液等によって分割後のチップCからレジスト層21(図6参照)が剥離されて、マスク形成工程で形成したマスクが除去される。なお、マスク除去工程は、チップCからレジスト層21を除去可能であればよく、チップCのレジスト層21に剥離テープ(不図示)を貼着して、剥離テープによってレジスト層21を引き剥がすようにしてもよいし、薬液によってレジスト層21を溶解させて除去してもよい。
以上のように、第1の実施の形態に係るウエーハWの分割方法によれば、マスクから露出した分割予定ライン15がドライエッチングされて、ウエーハWの表面16から分割予定ライン15に沿ってLow−k膜11が除去される。このため、Low−k膜11の膜剥がれが起こることがなく、さらにウエーハWが熱ダメージを受けることもない。Low−k膜11の除去によってTEG14が露出されるが、切削ブレード32によって分割予定ライン15に沿ってTEG14が分断されると共にウエーハWが個々のチップCに切断される。さらに、チップCの切断面23がドライエッチングされて滑らかになり、クラックの起点となる凹凸が形成されることがない。このようにして、分割後のチップCの抗折強度を低下させることなく、ウエーハWを個々のチップCに分割することができる。
なお、第1の実施の形態においては、研削加工が切削加工前に実施されるDAG(Dicing After Grinding)にウエーハWの分割方法を適用した例について説明したが、第2の実施の形態に示すように、研削加工が切削加工後に実施されるDBG(Dicing Before Grinding)にウエーハWの分割方法を適用してもよい。
以下、第2の実施の形態に係るウエーハの分割方法について説明する。第2の実施の形態に係るウエーハの分割方法は、薄化される前のウエーハを分割する点で第1の実施の形態と相違している。なお、第1の実施の形態と同じ工程については、できるだけ簡略化して説明する。
図8は、第2の実施の形態に係るマスク形成工程の一例を示す図である。図9は、第2の実施の形態に係る絶縁膜除去工程の一例を示す図である。図10は、第2の実施の形態に係るマスク除去工程の一例を示す図である。図11は、第2の実施の形態に係る深溝形成工程の一例を示す図である。図12は、第2の実施の形態に係るテープ貼着工程の一例を示す図である。図13は、第2の実施の形態に係る裏面研削工程の一例を示す図である。図14は、第2の実施の形態に係るエッチング工程の一例を示す図である。
図8に示すように、先ずマスク形成工程が実施される。マスク形成工程では、第1の実施の形態と同様にして、ウエーハWの表面16にレジスト樹脂が塗布され、フォトマスクを介した露光によって分割予定ライン15に沿ってレジスト樹脂が変質され、現像液で露光部分が溶解される。これにより、ウエーハWの表面16のデバイスD上だけにレジスト層21を残して、分割予定ライン15上からレジスト層21が除去される。
図9に示すように、マスク形成工程の後には絶縁膜除去工程が実施される。絶縁膜除去工程では、第1の実施の形態と同様にして、異方性プラズマエッチングでウエーハWの表面16からLow−k膜11だけが分割予定ライン15に沿って除去される。このため、第2の実施の形態においても、Low−k膜11の膜剥がれが起こることがなく、ウエーハWに熱ダメージが残ることがない。また、分割予定ライン15では、Low−k膜11だけがエッチングされるため、Low−k膜11内のTEG14が外部に露出される。
図10に示すように、絶縁膜除去工程後にはマスク除去工程が実施される。マスク除去工程では、第1の実施の形態と同様にして、薬液等によって分割後のウエーハWからレジスト層21が剥離されて、マスク形成工程で形成したマスクが除去される。なお、マスク除去工程は、ウエーハWからレジスト層21を除去可能であればよく、ウエーハWのレジスト層21に剥離テープ(不図示)を貼着して、剥離テープによってレジスト層21を引き剥がすようにしてもよいし、薬液によってレジスト層21を溶解させて除去してもよい。
図11に示すように、マスク除去工程の後には深溝形成工程が実施される。深溝形成工程では、切削装置のチャックテーブル上にウエーハWが保持され、切削ブレード32の下方にウエーハWが移動される。そして、切削ブレード32がウエーハWの分割予定ライン15に位置合わせされ、後段の裏面研削工程におけるウエーハWの仕上げ厚みLよりも深い位置まで切削ブレード32によって切り込まれる。これにより、Low−k膜11が除去された分割予定ライン15において、切削ブレード32によってTEG14と共にウエーハWがハーフカットされて、ウエーハWが分割予定ライン15に沿って深溝25が形成される。
この場合、切削ブレード32の幅寸法が、分割予定ライン15の所定幅よりも薄く形成されている。このため、レジスト層21側のLow−k膜11の側面に切削ブレード32の側面が当たることがなく、Low−k膜11が膜剥がれを起こすことがない。また、切削ブレード32によって金属製のTEG14が分断されるため、分割予定ライン15から短時間でTEG14を除去することができる。なお、深溝25の側面27には、切削ブレード32の切削加工によって、クラックの起点となるような細かな凹凸が僅かに外側に張り出すように形成されている。
図12に示すように、深溝形成工程の後にはテープ貼着工程が実施される。テープ貼着工程では、テープマウンタの貼着ローラ31によって、ウエーハWの表面16にテープTが貼着される。なお、オペレータの手作業でウエーハWの表面16にテープTが貼着されてもよい。
図13に示すように、テープ貼着工程の後には裏面研削工程が実施される。裏面研削工程では、研削装置(不図示)のチャックテーブル上にウエーハWの裏面を上方に向けた状態で保持される。ウエーハWの上方に研削ホイール33が位置付けられ、研削ホイール33とウエーハWの裏面17とが回転接触することでウエーハWが研削される。そして、ウエーハWが仕上げ厚みLまで研削されることで、ウエーハWの裏面17から深溝25が露出してウエーハWが個々のチップC(図14参照)に分割される。
図14に示すように、裏面研削工程の後にはエッチング工程(ストレスリリーフ)が実施される。エッチング工程では、エッチング装置のチャックテーブル上にテープTを介して個々のチップCが保持される。チップC(分割されたウエーハW)の表面に向けてエッチングガスが噴射され、エッチングガスをプラズマ化することでチップCの裏面17及び側面27がドライエッチングされる。この場合、チップCが等方性プラズマエッチングされるため、チップCの裏面17及び側面27に対して垂直にエッチングが進められる。
チップCの裏面17には、裏面研削工程の研削ダメージが残っているため、研削ダメージが除去される程度までエッチングされる。同時に、チップCの側面27から僅かに張り出した凹凸が無くなる程度までエッチングされる。これにより、チップCの裏面17の研削ダメージ及びチップCの側面27の凹凸が除去されて、チップCの抗折強度の低下が抑えられている。なお、第2の実施の形態に係るエッチング工程では、第1の実施の形態に係るエッチング工程と略同様な加工条件で実施される。
以上のように、第2の実施の形態に係るウエーハWの分割方法においても、Low−k膜11がドライエッチングで除去されるため、Low−k膜11の膜剥がれが起こることがなく、さらにLow−k膜11の除去によってウエーハWが熱ダメージを受けることもない。また、ドライエッチングによって分割後のチップCの側面27が滑らかに形成されて、クラックの起点となる凹凸が形成されることがない。よって、分割後のチップCの抗折強度を低下させることなく、Low−k膜11付きのウエーハWを個々のチップCに分割することができる。さらに、ウエーハWにリングフレーム(不図示)を付けて搬送する必要がないため、搬送が容易となっている。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、上記した第1の実施の形態では、事前に裏面研削加工によって薄化されたウエーハWに対して、マスク形成工程、絶縁膜除去工程を実施する構成にしたが、この構成に限定されない。薄化前のウエーハWに対してマスク形成工程、絶縁膜除去工程を実施した後にウエーハWを裏面研削して薄化し、薄化後のウエーハWに対して切断工程、エッチング工程を実施するようにしてもよい。すなわち、マスク形成工程(図2参照)、絶縁膜除去工程(図4参照)、マスク除去工程(図7参照)、テープ貼着工程(図3参照)、裏面研削工程(図13参照)、切断工程(図5参照)、エッチング工程(図6参照)の順に実施されてもよい。
また、上記した第1の実施の形態では、マスク形成工程の次にテープ貼着工程が実施される構成としたが、この構成に限定されない。テープ貼着工程は分割工程よりも前に実施されていればよく、例えば、マスク形成工程の前にテープ貼着工程が実施されてもよい。
また、上記した第2の実施の形態では、絶縁膜除去工程の次にマスク除去工程が実施される構成としたが、この構成に限定されない。マスク除去工程は、テープ貼着工程よりも前に実施されていればよく、例えば、深溝形成工程の次にマスク除去工程が実施されてもよい。
以上説明したように、本発明は、分割後のチップの抗折強度を低下させることなく、絶縁膜が形成されたウエーハを適切に分割することができるという効果を有し、特に、Low−k膜等の絶縁膜が積層されたウエーハの分割方法に有用である。
11 Low−k膜(絶縁膜)
14 TEG(測定パターン)
15 分割予定ライン
16 ウエーハの表面
17 ウエーハの裏面
21 レジスト層
25 深溝
32 切削ブレード
33 研削ホイール
D デバイス
W ウエーハ

Claims (2)

  1. 表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、
    該分割予定ラインを除いてウエーハの表面をマスクするマスク形成工程と、
    該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、
    ウエーハの表面からウエーハを完全切断する深さに切削ブレードを切込ませ該絶縁膜が除去された該分割予定ラインに沿って該切削ブレードでウエーハを切断する切断工程と、
    該切断工程で切断されたウエーハの切断面をドライエッチングするエッチング工程と、
    該マスク形成工程で形成したマスクを除去するマスク除去工程と、
    からなるウエーハの分割方法。
  2. 表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、
    該分割予定ラインを除いてウエーハの表面をマスクするマスク形成工程と、
    該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、
    ウエーハの表面から仕上げ厚みに達する深さまで切削ブレードを切込ませ該絶縁膜が除去された該分割予定ラインに沿って該切削ブレードで深溝を形成する深溝形成工程と、
    ウエーハを裏面から仕上げ厚みまで研削してウエーハを分割する裏面研削工程と、
    該裏面研削工程で分割されたウエーハの切断面をドライエッチングするエッチング工程と、
    該マスク形成工程で形成したマスクを除去するマスク除去工程と、
    からなるウエーハの分割方法。
JP2014164222A 2014-08-12 2014-08-12 ウエーハの分割方法 Active JP6318046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014164222A JP6318046B2 (ja) 2014-08-12 2014-08-12 ウエーハの分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014164222A JP6318046B2 (ja) 2014-08-12 2014-08-12 ウエーハの分割方法

Publications (2)

Publication Number Publication Date
JP2016040796A true JP2016040796A (ja) 2016-03-24
JP6318046B2 JP6318046B2 (ja) 2018-04-25

Family

ID=55541061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014164222A Active JP6318046B2 (ja) 2014-08-12 2014-08-12 ウエーハの分割方法

Country Status (1)

Country Link
JP (1) JP6318046B2 (ja)

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129855A (ja) * 1989-10-16 1991-06-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04297056A (ja) * 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JP2000091274A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2002231659A (ja) * 2001-02-05 2002-08-16 Hitachi Ltd 半導体装置の製造方法
JP2003100665A (ja) * 2001-09-19 2003-04-04 Tokyo Electron Ltd 処理装置及び接着剤除去方法
JP2005183866A (ja) * 2003-12-24 2005-07-07 Elpida Memory Inc 半導体ウェーハ及びダイシング方法
JP2005322738A (ja) * 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法
JP2007035760A (ja) * 2005-07-25 2007-02-08 Tokyo Seimitsu Co Ltd ウェーハダイシング方法及びウェーハダイシング装置
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
JP2010109182A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010171156A (ja) * 2009-01-22 2010-08-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2011124277A (ja) * 2009-12-08 2011-06-23 Shinko Electric Ind Co Ltd 電子装置の切断方法
JP2012124211A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
JP2012138449A (ja) * 2010-12-27 2012-07-19 Teramikros Inc 半導体装置の製造方法
JP2012146892A (ja) * 2011-01-14 2012-08-02 Renesas Electronics Corp 半導体装置の製造方法
JP2012164872A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置の製造方法
JP2012243945A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体チップの製造方法
JP2013080972A (ja) * 2005-11-10 2013-05-02 Renesas Electronics Corp 半導体装置の製造方法
JP2014007351A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129855A (ja) * 1989-10-16 1991-06-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04297056A (ja) * 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JP2000091274A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2002231659A (ja) * 2001-02-05 2002-08-16 Hitachi Ltd 半導体装置の製造方法
JP2003100665A (ja) * 2001-09-19 2003-04-04 Tokyo Electron Ltd 処理装置及び接着剤除去方法
JP2005183866A (ja) * 2003-12-24 2005-07-07 Elpida Memory Inc 半導体ウェーハ及びダイシング方法
JP2005322738A (ja) * 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法
JP2007035760A (ja) * 2005-07-25 2007-02-08 Tokyo Seimitsu Co Ltd ウェーハダイシング方法及びウェーハダイシング装置
JP2013080972A (ja) * 2005-11-10 2013-05-02 Renesas Electronics Corp 半導体装置の製造方法
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
JP2010109182A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010171156A (ja) * 2009-01-22 2010-08-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2011124277A (ja) * 2009-12-08 2011-06-23 Shinko Electric Ind Co Ltd 電子装置の切断方法
JP2012124211A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
JP2012138449A (ja) * 2010-12-27 2012-07-19 Teramikros Inc 半導体装置の製造方法
JP2012146892A (ja) * 2011-01-14 2012-08-02 Renesas Electronics Corp 半導体装置の製造方法
JP2012164872A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置の製造方法
JP2012243945A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体チップの製造方法
JP2014007351A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6318046B2 (ja) 2018-04-25

Similar Documents

Publication Publication Date Title
JP6377449B2 (ja) ウエーハの分割方法
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP4285455B2 (ja) 半導体チップの製造方法
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
US10410923B2 (en) Method of processing wafer
JP6302644B2 (ja) ウェーハの加工方法
US20180096892A1 (en) Device wafer processing method
US10083867B2 (en) Method of processing a wafer
US20180130709A1 (en) Method of processing wafer
JP2019114712A (ja) 素子チップの製造方法
JP6314047B2 (ja) ウエーハの加工方法
JP6315470B2 (ja) 分割方法
JP6318046B2 (ja) ウエーハの分割方法
JP2016058578A (ja) 分割方法
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
US10115636B2 (en) Processing method for workpiece
JP6305269B2 (ja) 加工方法
JP6573803B2 (ja) 半導体ウエーハの分割方法
JP2016025267A (ja) ウェーハの加工方法
JP6550324B2 (ja) ウエーハの加工方法
JP2017084896A (ja) デバイスの製造方法
TW202129740A (zh) 半導體晶圓切割製程
TW201802906A (zh) 晶圓的加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6318046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250